CN111526353A - 一种基于fpga的裸眼3d图像处理驱动电路及其算法 - Google Patents

Abstract

本发明提供一种基于FPGA的裸眼3D图像处理驱动电路及其算法。该驱动电路包括：FPGA数据处理模块、SD卡图像存储模块、SDRAM缓存模块以及裸眼3D显示屏模块，其中，SD卡图像存储模块用于存储左右格式的立体对3D视图；SD卡图像存储模块与FPGA数据处理模块相连接，FPGA数据处理模块获取立体对3D视图中的RGB视图；SDRAM缓存模块与FPGA数据处理模块连接，用于缓存立体对RGB视图；FPGA数据处理模块读取缓存的立体对RGB视图数据进行分割得到左眼视图、右眼视图；裸眼3D显示屏模块与FPGA数据处理模块相连接，用于裸眼3D显示。本发明填补了目前缺乏满足裸眼3D的图像处理要求的MCU、图形芯片的空白。

Description

一种基于FPGA的裸眼3D图像处理驱动电路及其算法

技术领域

本发明属于集成电路与图像处理技术领域，特别涉及一种基于FPGA的裸眼3D图像处理驱动电路及其算法。

背景技术

裸眼3D显示技术可使观看者摆脱3D眼镜等的束缚，符合人们对3D显示技术的最终要求，是虚拟现实和增强现实技术的关键图像显示技术，目前已在视频及图像显示领域获得重要应用，具有广阔的市场前景。继裸眼3D光学机理和效果评定等关键瓶颈问题得到解决后，需进一步研究3D视频图像的逻辑处理方法。

与二维显示技术不同，裸眼3D显示技术需要特别的视频图像数据处理方法。裸眼3D显示的像素重配是产业化应用的关键技术。然而，目前还没有成熟的MCU、图形芯片满足裸眼3D的图像处理要求，大大的限制了裸眼3D技术的应用领域。因此，设计一种将3D图像和视频数据进行精确的处理和控制，把左右格式的图像数据精确配置到左、右眼亚屏幕像素上的裸眼3D图像处理驱动电路，是目前亟待解决的问题。

发明内容

本发明是为了解决上述问题而进行的，目的在于提供一种基于FPGA的裸眼3D图像处理驱动电路及其算法。

为了达到上述目的，本发明采用如下技术方案：

本发明提供一种基于FPGA的裸眼3D图像处理驱动电路，其特征在于，包括：FPGA数据处理模块、SD卡图像存储模块、SDRAM缓存模块以及裸眼3D显示屏模块，裸眼3D显示屏模块，其中，SD卡图像存储模块用于存储左右格式的立体对3D视图；SD卡图像存储模块与FPGA数据处理模块相连接，FPGA数据处理模块获取立体对3D视图中的RGB视图；SDRAM缓存模块与FPGA数据处理模块相连接，用于缓存立体对RGB视图；FPGA数据处理模块还读取缓存的立体对RGB视图数据进行分割得到左眼视图、右眼视图；裸眼3D显示屏模块与FPGA数据处理模块相连接，FPGA数据处理模块将左眼视图、右眼视图进行像素重配后按显示驱动时序输出到裸眼3D显示屏模块上显示。

在本发明提供的基于FPGA的裸眼3D图像处理驱动电路中，还具有这样的特征：其中，FPGA数据处理模块包括：时钟与复位模块、SD卡操作模块、FIFO控制模块、SDRAM控制器模块以及显示驱动模块，时钟与复位模块用于控制SD卡操作模块、FIFO控制模块、SDRAM控制器模块、显示驱动模块的运行时序；SD卡操作模块用于对SD卡图像存储模块进行操作；SDRAM控制器模块与FIFO控制模块通信连接，用于将立体对RGB视图写入SDRAM缓存模块中，根据SDRAM读地址生成逻辑分时交错产生读取立体对RGB视图的左眼视图和右眼视图的状态；FIFO控制模块用于完成跨时钟域操作，获取立体对3D视图中的RGB视图以及对立体对RGB视图进行左、右眼视图进行分割；显示驱动模块用于进行像素重配及驱动裸眼3D显示屏模块进行显示。

在本发明提供的基于FPGA的裸眼3D图像处理驱动电路中，还具有这样的特征：其中，FIFO控制模块包含wrFIFO模块、rdFIFO_L模块以及rdFIFO_R模块，wrFIFO模块与SD卡操作模块和SDRAM控制器模块通信连接，用于获取立体对3D视图中的RGB视图进行缓存；rdFIFO_L模块与SDRAM控制器模块、显示驱动模块通信连接，用于获取左眼视图进行缓存；rdFIFO_R模块与SDRAM控制器模块、显示驱动模块通信连接，用于获取右眼视图进行缓存。

在本发明提供的基于FPGA的裸眼3D图像处理驱动电路中，还具有这样的特征：其中，SD卡操作模块包含SD卡控制模块以及SPI总线控制模块。

在本发明提供的基于FPGA的裸眼3D图像处理驱动电路中，还具有这样的特征：其中，像素重配为列插值融合处理。

在本发明提供的基于FPGA的裸眼3D图像处理驱动电路中，还具有这样的特征：其中，FPGA数据处理模块还与外部的3D视图输入设备相连接，从中获取立体对3D视图。

在本发明提供的基于FPGA的裸眼3D图像处理驱动电路中，还具有这样的特征：其中，立体对3D视图为24位BMP格式，图像分辨率为800×600，裸眼3D显示屏模块为TTL接口的裸眼3D液晶显示屏。

本发明提供上述基于FPGA的裸眼3D图像处理驱动电路的算法，其特征在于，包括如下步骤：步骤1：获取立体对3D视图；步骤2：将立体对3D视图中的RGB视图进行缓存；步骤3：对立体对RGB视图进行左、右眼视图进行分割，并将左眼视图、右眼视图进行缓存；步骤4：将左眼视图、右眼视图进行像素重配；步骤5：根据显示驱动时序输出到裸眼3D显示屏模块上，实现裸眼3D显示。

在本发明提供的基于FPGA的裸眼3D图像处理驱动电路的算法中，还具有这样的特征：其中，步骤1为从3D视图输入设备获取立体对3D视图或从SD卡图像存储模块获取3D视图。

在本发明提供的基于FPGA的裸眼3D图像处理驱动电路的算法中，还具有这样的特征：其中，当对SD卡图像存储模块进行读写操作时，预先进行如下初始化操作：a)上电延时，发送至少74个SPI时钟周期；b)发送CMD0指令，当相应为01时进入步骤c)，否则继续发送CMD0指令；c)发送CMD55指令，当相应为01时进入步骤d)，否则继续发送CMD55指令；d)发送ACMD41指令，当相应为00时进入步骤e)，否则继续发送ACMD41指令；e)发送CMD16指令，当相应为00时，初始化完成；否则继续发送CMD16指令。

本发明的作用与效果：

本发明的基于FPGA的裸眼3D图像处理驱动电路填补了目前缺乏满足裸眼3D的图像处理要求的MCU、图形芯片的空白。本发明采用模块化的设计，将FPGA内部的硬件逻辑划分为时钟与复位模块、SD卡操作模块、FIFO控制模块、SDRAM控制器模块以及显示驱动模块，通过该电路运行逻辑算法，实现了从SD卡中读取左右格式立体对图像数据、像素重配及裸眼3D LCD显示驱动，通过左、右眼视图数据分割，并在裸眼3D LCD亚屏幕上进行像素重配，最终实现了裸眼3D显示效果。

附图说明

图1是本发明的实施例中基于FPGA的裸眼3D图像处理驱动电路的框图；

图2是本发明的实施例中基于FPGA的裸眼3D图像处理驱动电路的的逻辑功能图；

图3是本发明的实施例中SD卡初始化过程示意图；

图4是本发明的实施例中左、右眼视图分割示意图；

图5是本发明的实施例中左、右眼视图的像素重配示意图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，以下实施例结合附图对本发明基于FPGA的裸眼3D图像处理驱动电路及其算法作具体阐述。

<实施例>

如图1所示，本实施例的基于FPGA的裸眼3D图像处理驱动电路包括：FPGA数据处理模块1、SD卡图像存储模块2、SDRAM缓存模块3、裸眼3D显示屏模块4、3D视图输入设备5、AS模块6、JTAG模块7、独立按键8以及电源9。

SD卡图像存储模块用于存储左右格式的立体对3D视图。3D视图输入设备具有3D视图输入接口，用于传输3D视频图像。SD卡图像存储模块、3D视图输入设备分别与FPGA数据处理模块相连接，FPGA数据处理模块从SD卡图像存储模块或3D视图输入设备中获取3D视频图像数据，FPGA数据处理模块负责完成跨时钟域操作和像素重配。SDRAM缓存模块与FPGA数据处理模块相连接，用于缓存图像数据。裸眼3D显示屏模块与FPGA数据处理模块相连接，用于实现裸眼3D显示。AS模块用于执行AS配置模式。JTAG模块用于执行JTAG配置模式。独立按键用于供操作者进行人工操作。

在本实施例中，立体对3D视图为24位BMP格式，图像分辨率为800×600，裸眼3D显示屏模块为基于视差障壁技术的裸眼3D液晶显示屏，且裸眼3D显示屏为TTL接口屏，这样的设置实现了分辨率相匹配，使得显示效果佳。

如图2所示，FPGA数据处理模块内部的硬件逻辑划分为五个模块：时钟与复位模块、SD卡操作模块、FIFO控制模块、SDRAM控制器模块以及显示驱动模块。

时钟与复位模块用于控制SD卡操作模块、FIFO控制模块、SDRAM控制器模块、显示驱动模块的运行时序。

SD卡操作模块用于对SD卡图像存储模块进行操作。SD卡操作模块包含SD卡控制模块以及SPI总线控制模块。SD卡控制模块用于完成SD卡的一些基本操作，如SD卡的上电初始化及读写操作等。SPI总线控制模块用于模拟生成SPI协议，控制FPGA与SD卡之间命令或数据的传输。SD卡操作模块在进行读写操作前，必须先对SD卡进行初始化，当SD卡初始化完成进入到IDLE状态后，就可读取SD卡中存储的立体对图像数据，可对SD卡进行读写操作。

SDRAM控制器模块与FIFO控制模块通信连接，用于将经由wrFIFO缓存的立体对RGB视图写入SDRAM缓存模块中，如图4所示，根据SDRAM读地址生成逻辑分时交错产生读取立体对RGB视图的左眼视图和右眼视图的状态，根据读状态的切换，从而把左、右眼视图数据分别对应经过rdFIFO_L模块与rdFIFO_R模块缓存,完成左、右眼视图的分割，为后续像素重配做好必要的数据准备；

FIFO控制模块用于完成跨时钟域操作。FIFO控制模块包含wrFIFO模块、rdFIFO_L模块以及rdFIFO_R模块。wrFIFO模块与SD卡操作模块和SDRAM控制器模块通信连接，用于获取立体对3D视图中的RGB视图进行缓存；rdFIFO_L模块与SDRAM控制器模块、显示驱动模块通信连接，用于获取左眼视图进行缓存；rdFIFO_R模块与SDRAM控制器模块、显示驱动模块通信连接，用于获取右眼视图进行缓存。

显示驱动模块用于进行像素重配及驱动裸眼3D显示屏模块进行显示。如图5所示，L1、L2和L3为左眼视图的部分列像素，R1、R2和R3为右眼视图的部分列像素，通过列插值融合处理，配合精确的时序控制，将立体对图像中的左眼视图以像素点为单位显示在裸眼3D的左视图亚屏幕上，同时将右眼视图以像素点为单位显示在裸眼3D屏的右视图亚屏幕上。

本实施例中的基于FPGA的裸眼3D图像处理驱动电路的算法按照如下步骤运行：

步骤1：从3D视图输入设备获取立体对3D视图或从SD卡图像存储模块获取3D视图；

步骤2：将立体对3D视图中的RGB视图进行缓存；

步骤3：对立体对RGB视图进行左、右眼视图进行分割，并将左眼视图、右眼视图进行缓存；

步骤4：将左眼视图、右眼视图进行像素重配；

步骤5：根据显示驱动时序将左眼视图以像素点为单位显示在裸眼3D的左视图亚屏幕上，同时将右眼视图以像素点为单位显示在裸眼3D屏的右视图亚屏幕上，实现裸眼3D显示。

如图3所示，在上述算法运行过程中，当对SD卡图像存储模块进行读写操作时，需先进行如下初始化操作：a)上电延时，发送至少74个SPI时钟周期；b)发送CMD0指令，当相应为01时进入步骤c)，否则继续发送CMD0指令；c)发送CMD55指令，当相应为01时进入步骤d)，否则继续发送CMD55指令；d)发送ACMD41指令，当相应为00时进入步骤e)，否则继续发送ACMD41指令；e)发送CMD16指令，当相应为00时，初始化完成；否则继续发送CMD16指令。

在本实施例中，基于FPGA的裸眼3D图像处理驱动电路根据裸眼3D亚屏幕分区特点，使用硬件描述语言设计从SD卡中读取左右格式立体对图像数据、像素重配及裸眼3DLCD显示驱动等逻辑代码,完成左、右眼视图数据分割，并在裸眼3D LCD亚屏幕上进行像素重配，实现了裸眼3D显示。本发明为裸眼3D视频及图像数据处理的集成电路设计提供了有益的参考方法。

上述实施方式为本发明的具体案例，并不用来限制本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种基于FPGA的裸眼3D图像处理驱动电路，其特征在于，包括：FPGA数据处理模块、SD卡图像存储模块、SDRAM缓存模块以及裸眼3D显示屏模块，

其中，所述SD卡图像存储模块用于存储左右格式的立体对3D视图；

所述SD卡图像存储模块与所述FPGA数据处理模块相连接，所述FPGA数据处理模块获取立体对3D视图中的RGB视图；

所述SDRAM缓存模块与所述FPGA数据处理模块相连接，用于缓存立体对RGB视图；

所述FPGA数据处理模块还读取缓存的立体对RGB视图数据并进行分割得到左眼视图、右眼视图；

所述裸眼3D显示屏模块与所述FPGA数据处理模块相连接，所述FPGA数据处理模块将所述左眼视图、所述右眼视图进行像素重配后按显示驱动时序输出到所述裸眼3D显示屏模块上显示。

2.如权利要求1所述的基于FPGA的裸眼3D图像处理驱动电路，其特征在于：

其中，所述FPGA数据处理模块包括：时钟与复位模块、SD卡操作模块、FIFO控制模块、SDRAM控制器模块以及显示驱动模块，

所述时钟与复位模块用于控制所述SD卡操作模块、所述FIFO控制模块、所述SDRAM控制器模块、所述显示驱动模块的运行时序；

所述SD卡操作模块用于对所述SD卡图像存储模块进行操作；

所述SDRAM控制器模块与所述FIFO控制模块通信连接，用于将立体对RGB视图写入所述SDRAM缓存模块中，根据SDRAM读地址生成逻辑分时交错产生读取立体对RGB视图的左眼视图和右眼视图的状态；

所述FIFO控制模块用于完成跨时钟域操作，获取立体对3D视图中的RGB视图以及对立体对RGB视图进行左、右眼视图进行分割；

所述显示驱动模块用于进行像素重配及驱动所述裸眼3D显示屏模块进行显示。

3.如权利要求2所述的基于FPGA的裸眼3D图像处理驱动电路，其特征在于：

其中，所述FIFO控制模块包含wrFIFO模块、rdFIFO_L模块以及rdFIFO_R模块，

所述wrFIFO模块与所述SD卡操作模块和所述SDRAM控制器模块通信连接，用于获取立体对3D视图中的RGB视图进行缓存；

所述rdFIFO_L模块与所述SDRAM控制器模块、所述显示驱动模块通信连接，用于获取左眼视图进行缓存；

所述rdFIFO_R模块与所述SDRAM控制器模块、所述显示驱动模块通信连接，用于获取右眼视图进行缓存。

4.如权利要求2所述的基于FPGA的裸眼3D图像处理驱动电路，其特征在于：

其中，所述SD卡操作模块包含SD卡控制模块以及SPI总线控制模块。

5.如权利要求1所述的基于FPGA的裸眼3D图像处理驱动电路，其特征在于：

其中，所述像素重配为列插值融合处理。

6.如权利要求1所述的基于FPGA的裸眼3D图像处理驱动电路，其特征在于：

其中，所述FPGA数据处理模块还与外部的3D视图输入设备相连接，从中获取立体对3D视图。

7.如权利要求1～6中任意一项所述的基于FPGA的裸眼3D图像处理驱动电路，其特征在于：

其中，所述立体对3D视图为24位BMP格式，图像分辨率为800×600，

所述裸眼3D显示屏模块为TTL接口的裸眼3D液晶显示屏。

8.如权利要求7中任意一项所述的基于FPGA的裸眼3D图像处理驱动电路的算法，其特征在于，包括如下步骤：

步骤1：获取立体对3D视图；

步骤2：将立体对3D视图中的RGB视图进行缓存；

步骤3：对立体对RGB视图进行左、右眼视图进行分割，并将左眼视图、右眼视图进行缓存；

步骤4：将左眼视图、右眼视图进行像素重配；

步骤5：根据显示驱动时序将像素重配的左眼视图、右眼视图输出到裸眼3D显示屏模块上，实现裸眼3D显示。

9.如权利要求8所述的基于FPGA的裸眼3D图像处理驱动电路的算法，其特征在于：

其中，步骤1为从3D视图输入设备获取立体对3D视图或从SD卡图像存储模块获取3D视图。

10.如权利要求9所述的基于FPGA的裸眼3D图像处理驱动电路的算法，其特征在于：

其中，当对所述SD卡图像存储模块进行读写操作时，预先进行如下初始化操作：

a)上电延时，发送至少74个SPI时钟周期；

b)发送CMD0指令，当相应为01时进入步骤c)，否则继续发送CMD0指令；

c)发送CMD55指令，当相应为01时进入步骤d)，否则继续发送CMD55指令；

d)发送ACMD41指令，当相应为00时进入步骤e)，否则继续发送ACMD41指令；

e)发送CMD16指令，当相应为00时，初始化完成；否则继续发送CMD16指令。

Images