CN111490690A - 双路输出有源整流器结构和无线充电电路 - Google Patents

双路输出有源整流器结构和无线充电电路 Download PDF

Info

Publication number
CN111490690A
CN111490690A CN202010387461.4A CN202010387461A CN111490690A CN 111490690 A CN111490690 A CN 111490690A CN 202010387461 A CN202010387461 A CN 202010387461A CN 111490690 A CN111490690 A CN 111490690A
Authority
CN
China
Prior art keywords
output
input end
active rectifier
dual
mos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010387461.4A
Other languages
English (en)
Other versions
CN111490690B (zh
Inventor
林杰
詹陈长
路延
马许愿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southern University of Science and Technology
University of Macau
Original Assignee
Southern University of Science and Technology
University of Macau
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southern University of Science and Technology, University of Macau filed Critical Southern University of Science and Technology
Priority to CN202010387461.4A priority Critical patent/CN111490690B/zh
Publication of CN111490690A publication Critical patent/CN111490690A/zh
Application granted granted Critical
Publication of CN111490690B publication Critical patent/CN111490690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

本发明公开了一种双路输出有源整流器结构和无线充电电路。双路输出有源整流器结构包括第一MOS管、第二MOS管、第三MOS管和第四MOS管和功率管控制驱动电路；双路输出有源整流器结构还包括交流输入端、第一输出端和第二输出端；第一MOS管连接于双路输出有源整流器结构的交流输入端的第一端和第一输出端之间，第二MOS管连接于双路输出有源整流器结构的交流输入端的第一端和接地之间；第三MOS管连接于双路输出有源整流器结构的交流输入端的第二端和第二输出端之间，第四MOS管连接于双路输出有源整流器结构的交流输入端的第二端和接地之间；第一MOS管和第三MOS管为P型管，第二MOS管和第四MOS管为N型管。本实施例的双路输出有源整流器结构具有两路输出的功能。

Description

双路输出有源整流器结构和无线充电电路
技术领域
本发明实施例涉及电子技术领域，尤其涉及一种具有两路输出的双路输出有源整流器结构和无线充电电路。
背景技术
双路输出有源整流器结构在现代电子技术中有着广泛的应用，尤其是随着近年来无线充电技术的普及，双路输出有源整流器结构的作用越来越重要。
双路输出有源整流器结构负责把AC电源转换成DC电源，再由DC-DC电源转换器转换成一个或者两个不同的电压输出。然而，现有的双路输出有源整流器结构需要接DC-DC电源转换器才能够将一路信号转换成两路输出，转化过程中会产生较多的能量损耗，使得双路输出有源整流器结构的应用范围较窄。
发明内容
本发明提供一种双路输出有源整流器结构和无线充电电路，以实现双路输出有源整流器结构的两路输出。
第一方面，本发明实施例提供了一种具有两路输出的双路输出有源整流器结构，包括第一MOS管、第二MOS管、第三MOS管和第四MOS管和功率管控制驱动电路；所述双路输出有源整流器结构还包括交流输入端、第一输出端和第二输出端；其中，所述第一MOS管连接于所述双路输出有源整流器结构的交流输入端的第一端和第一输出端之间，所述第二MOS管连接于所述双路输出有源整流器结构的交流输入端的第一端和接地之间；所述第三MOS管连接于所述双路输出有源整流器结构的交流输入端的第二端和第二输出端之间，所述第四MOS管连接于所述双路输出有源整流器结构的交流输入端的第二端和接地之间；所述第一MOS管和所述第三MOS管为P型管，所述第二MOS管和所述第四MOS管为N型管；所述功率管控制驱动电路分别与所述第一MOS管的栅极、所述第二MOS管的栅极、所述第三MOS管的栅极和所述第四MOS管的栅极连接，用于控制所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管导通或者关断。
可选地，所述第一MOS管的源极和衬底连接所述双路输出有源整流器结构的第一输出端，所述第一MOS管的漏极连接所述交流输入端的第一端；所述第二MOS管的源极和衬底接地，所述第二MOS管的漏极连接所述交流输入端的第一端；所述第三MOS管的源极和衬底连接所述双路输出有源整流器结构的第二输出端，所述第三MOS管的漏极连接所述交流输入端的第二端；所述第四MOS管的源极和衬底接地，所述第四MOS管的漏极连接所述交流输入端的第二端。
可选地，还包括第五MOS管和第六MOS管；所述第五MOS管与所述第二MOS管并联，所述第六MOS管与所述第四MOS管并联。
可选地，所述功率管控制驱动电路包括时钟发生器、第一模式控制器、第二模式控制器、和驱动逻辑和功率级尺寸调节器；所述时钟发生器的输入端与所述双路输出有源整流器结构的交流输入端连接，所述第一模式控制器与所述时钟发生器的第一输出端以及所述双路输出有源整流器结构的第一输出端连接；所述第二模式控制器与所述时钟发生器的第二输出端以及所述双路输出有源整流器结构的第二输出端连接；所述驱动逻辑和功率级尺寸调节器与所述第一模式控制器以及所述第二模式控制器连接，所述驱动逻辑和功率级尺寸调节器的各输出端分别与各MOS管的栅极连接；所述驱动逻辑和功率级尺寸调节器用于根据所述第一模式控制器以及所述第二模式控制器输出的不同调制模式信号，控制各MOS管导通或者关断。
可选地，所述第一模式控制器包括第一分压电路、至少两个第一比较器、至少两个第一D触发器、两个第二D触发器、至少两个第一与非门和第二与非门；所述第一分压电路的输入端连接所述双路输出有源整流器结构的第一输出端，所述第一分压电路将输入端的电压分压后从至少两个输出端输出，至少两个所述第一比较器的第一输入端与所述第一分压电路的至少两个输出端对应连接，所述第一比较器的第二输入端输入参考电压；各所述第一D触发器的数据输入端与各所述第一比较器的输出端一一对应连接，所述第一D触发器的时钟信号输入端连接所述时钟发生器的第一输出端；两个所述第二D触发器级联，第一个所述第二D触发器的时钟信号输入端连接所述时钟发生器的第一输出端，两个所述第二D触发器输出的信号相与后输出至一所述第一与非门的第一输入端，两个所述第二D触发器输出的信号分别输出至另外两个所述第一与非门的第一输入端；各所述第一与非门的第二输入端分别与各所述第一D触发器的输出端一一对应连接；所述第二与非门的输入端分别与各所述第一与非门的输出端连接，其中一所述第一D触发器的输出端以及所述第二与非门的输出端输出调制模式信号。
可选地，所述第二模式控制器包括第二分压电路、至少两个第二比较器、至少两个第三D触发器、两个第四D触发器、至少两个第三与非门和第四与非门；所述第二分压电路的输入端连接所述双路输出有源整流器结构的第一输出端，所述第二分压电路将输入端的电压分压后从至少两个输出端输出，至少两个所述第二比较器的第一输入端与所述第二分压电路的至少两个输出端对应连接，所述第二比较器的第二输入端输入参考电压；各所述第三D触发器的数据输入端与各所述第二比较器的输出端一一对应连接，所述第三D触发器的时钟信号输入端连接所述时钟发生器的第二输出端；两个所述第四D触发器级联，第一个所述第四D触发器的时钟信号输入端连接所述时钟发生器的第二输出端，两个所述第四D触发器输出的信号相与后输出至一所述第三与非门的第一输入端，两个所述第四D触发器输出的信号分别输出至另外两个所述第三与非门的第一输入端；各所述第三与非门的第二输入端分别与各所述第三D触发器的输出端一一对应连接；所述第四与非门的输入端分别与各所述第三与非门的输出端连接，其中一所述第三D触发器的输出端以及所述第四与非门的输出端输出调制模式信号。
可选地，所述时钟发生器包括第三比较器、第四比较器、第一下降沿探测器、第二下降沿探测器、SR锁存器和第一反相器；所述第三比较器和所述第四比较器的第一输入端输入参考电压，所述第三比较器的第二输入端和所述第四比较器的第二输入端分别与所述双路输出有源整流器结构的交流输入端的两个端连接；所述第一下降沿探测器的输入端与所述第三比较器的输出端连接，所述第一下降沿探测器的输出端与所述SR锁存器的第一输入端连接，所述第二下降沿探测器的输入端与所述第四比较器的输出端连接，所述第二下降沿探测器的输出端与所述SR锁存器的第二输入端连接；所述第一反相器的时输入端与所述SR锁存器的输出端连接，所述SR锁存器的输出端以及所述第一反相器的输出端输出时钟信号。
可选地，所述驱动逻辑和功率级尺寸调节器包括第三分压电路、第五比较器和第一死区时间控制电路；所述第三分压电路的输入端连接所述双路输出有源整流器结构的第一输出端，所述第三分压电路的输出端连接所述第五比较器的第一输入端，所述第五比较器的第二输入端输入参考电压；所述第一死区时间控制电路接收所述第五比较器的输出端输出的信号以及第一模式控制器的调制模式信号，所述第一死区时间控制电路连接所述第一MOS管的栅极和所述第二MOS管的栅极；所述驱动逻辑和功率级尺寸调节器还包括第四分压电路、第六比较器和第二死区时间控制电路；所述第四分压电路的输入端连接所述双路输出有源整流器结构的第二输出端，所述第四分压电路的输出端连接所述第六比较器的第一输入端，所述第六比较器的第二输入端输入参考电压；所述第二死区时间控制电路接收所述第六比较器的输出端输出的信号以及第二模式控制器的调制模式信号，所述第二死区时间控制电路连接所述第三MOS管的栅极和所述第四MOS管的栅极。
可选地，还包括升压电路，所述升压电路连接于所述第一MOS管的栅极和所述驱动逻辑和功率级尺寸调节器之间，对输入所述第一MOS管的电压进行升压。
第二方面，本发明实施例还提供了一种无线充电电路，包括充电接收线圈和第一方面所述的双路输出有源整流器结构；所述双路输出有源整流器结构的输入端与所述充电接收线圈连接。
本实施例的技术方案，采用的双路输出有源整流器结构包括第一MOS管、第二MOS管、第三MOS管、第四MOS管和功率管控制驱动电路；双路输出有源整流器结构还包括交流输入端、第一输出端和第二输出端；其中，第一MOS管连接于双路输出有源整流器结构的交流输入端的第一端和第一输出端之间，第二MOS管连接于双路输出有源整流器结构的交流输入端的第一端和接地之间；第三MOS管连接于双路输出有源整流器结构的交流输入端的第二端和第二输出端VOUT2之间，第四MOS管连接于双路输出有源整流器结构的交流输入端的第二端和接地之间；第一MOS管和第三MOS管为P型管，第二MOS管和第四MOS管为N型管；功率管控制驱动电路分别与第一MOS管的栅极、第二MOS管的栅极、第三MOS管的栅极和第四MOS管的栅极连接，用于控制第一MOS管、第二MOS管、第三MOS管和第四MOS管导通或者关断。通过功率管控制驱动电路的作用，将交流输入端输入的电流轮流通过两个输出端输出，从而完成双路输出有源整流器结构的两路输出功能，扩大双路输出有源整流器结构的应用范围。
附图说明
图1为本发明实施例提供的一种双路输出有源整流器结构的电路结构示意图；
图2为本发明实施例提供的一种双路输出有源整流器结构的时序图；
图3为本发明实施例提供的又一种双路输出有源整流器结构的电路结构示意图；
图4为本发明实施例提供的一种第一模式控制器的电路结构示意图；
图5为本发明实施例提供的一种第一模式控制器的时序图；
图6为本发明实施例提供的一种第二模式控制器的电路结构示意图；
图7为本发明实施例提供的一种时钟发生器的电路结构示意图；
图8为本发明实施例提供的一种时钟发生器的时序图；
图9为本发明实施例提供的一种驱动逻辑和功率级尺寸调节器的电路结构示意图；
图10为本发明实施例提供的一种无线充电电路的电路结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种双路输出有源整流器结构的电路结构示意图，参考图1，双路输出有源整流器结构包括：第一MOS管MP1、第二MOS管MN1、第三MOS管MP2、第四MOS管MN2和功率管控制驱动电路101；双路输出有源整流器结构还包括交流输入端、第一输出端VOUT1和第二输出端VOUT2；其中，第一MOS管MP1连接于双路输出有源整流器结构的交流输入端的第一端Vac1和第一输出端VOUT1之间，第二MOS管MN1连接于双路输出有源整流器结构的交流输入端的第一端Vac1和接地之间；第三MOS管MP2连接于双路输出有源整流器结构的交流输入端的第二端Vac2和第二输出端VOUT2之间，第四MOS管MN2连接于双路输出有源整流器结构的交流输入端的第二端Vac2和接地之间；第一MOS管MP1和第三MOS管MP2为P型管，第二MOS管MN1和第四MOS管MN2为N型管；功率管控制驱动电路101分别与第一MOS管MP1的栅极、第二MOS管MN1的栅极、第三MOS管MP2的栅极和第四MOS管MN2的栅极连接，用于控制第一MOS管MP1、第二MOS管MN1、第三MOS管MP2和第四MOS管MN2导通或者关断。
具体地，图2为本发明实施例提供的一种双路输出有源整流器结构的时序图，其可对应于图1中的双路输出有源整流器结构，结合图1和图2，交流输入端输入正弦形式的交流电流Iac，第一电压信号V1为加载在第一MOS管MP1和第二MOS管MN1上的电压信号，第一输出电流IRX1表示流过第一负载电阻R1的电流，第二电压信号V2为加载在第三MOS管MP2和第四MOS管MN2上的电压信号，第二输出电流IRX2表示流过第二负载电阻R2的电流；在第一个半波周期t1，功率管控制驱动电路101控制第一电压信号V1为低电平，第二电压信号V2为高电平，此时第一MOS管MP1导通，第四MOS管MN2导通，第二MOS管MN1和第三MOS管MP2关断，交流输入端的第一端Vac1输入的电流经第一MOS管MP1、第一负载电阻R1以及第四MOS管MN2流回交流输入端的第二端Vac2，从而形成电流回路，也即在第一个半波周期t1，第一输出端VOUT1处的电流IRX1与交流输入端输入电流Iac保持一致；在第二个半波周期t2，功率管控制驱动电路控制第一电压信号V1为高电平，第二电压信号V2为低电平，此时第一MOS管MP1关断，第四MOS管MN2关断，第二MOS管MN1和第三MOS管MP2导通，此时由于电流流向为交流输入端第二端Vac2至第四MOS管MN2、经第二负载电阻R2以及第一MOS管MP1流回交流输入端的第一端Vac1，从而形成电流回路，因此，第二输出端VOUT2对地电流IRX2与此时交流输入端输入电流Iac反相；在第三个半波周期t3，与第一个半波周期t1各MOS管的状态保持一致；在第四个半波周期t4，与第二个半波周期t2各MOS管的状态保持一致；也即为得到图2中的波形，也即形成了两路输出，通过对第一输出端VOUT1、第二输出端VOUT2输出的电流信号通过负载转换成电压信号，还可通过斩波等方式将半正弦形式的电压信号转换成稳定的直流信号，从而使双路输出有源整流器结构完成两路输出和稳压的作用。需要说明的是，本实施例中的第一负载电阻R1和第二负载电阻R2均可由电容替代。第一MOS管MP1和第二MOS管MN1可为高压MOS管，第三MOS管MP2和第四MOS管MN2可为低压MOS管，从而使得双路输出有源整流器结构可支持高压和低压两种输出电压。
本实施例的技术方案，采用的双路输出有源整流器结构包括第一MOS管、第二MOS管、第三MOS管、第四MOS管和功率管控制驱动电路；双路输出有源整流器结构还包括交流输入端、第一输出端和第二输出端；其中，第一MOS管连接于双路输出有源整流器结构的交流输入端的第一端和第一输出端之间，第二MOS管连接于双路输出有源整流器结构的交流输入端的第一端和接地之间；第三MOS管连接于双路输出有源整流器结构的交流输入端的第二端和第二输出端VOUT2之间，第四MOS管连接于双路输出有源整流器结构的交流输入端的第二端和接地之间；第一MOS管和第三MOS管为P型管，第二MOS管和第四MOS管为N型管；功率管控制驱动电路分别与第一MOS管的栅极、第二MOS管的栅极、第三MOS管的栅极和第四MOS管的栅极连接，用于控制第一MOS管、第二MOS管、第三MOS管和第四MOS管导通或者关断。通过功率管控制驱动电路的作用，将交流输入端输入的电流轮流通过两个输出端输出，从而完成双路输出有源整流器结构的两路输出功能，扩大双路输出有源整流器结构的应用范围。
可选地，继续参考图1，第一MOS管MP1的源极和衬底连接双路输出有源整流器结构的第一输出端VOUT1，第一MOS管MP1的漏极连接交流输入端的第一端Vac1；第二MOS管MN1的源极和衬底接地，第二MOS管MN1的漏极连接交流输入端的第一端Vac1；第三MOS管MP2的源极和衬底连接双路输出有源整流器结构的第二输出端VOUT2，第三MOS管MP2的漏极连接交流输入端的第二端Vac2；第四MOS管MN2的源极和衬底接地，第四MOS管MN2的漏极连接交流输入端的第二端Vac2。
这样设置，能够保证相应的MOS管在功率管控制驱动电路101的控制下打开或者关断，进而保证将交流输入端输入的电流轮流通过两个输出端输出，从而完成双路输出有源整流器结构的两路输出功能。
可选地，图3为本发明实施例提供的又一种双路输出有源整流器结构的电路结构示意图，参考图3，还包括第五MOS管和第六MOS管，第五MOS管与第二MOS管MN1并联，第六MOS管与第四MOS管MN2并联。
具体地，如图3所示，第二MOS管MN1和第五MOS管可并联形成第一功率结构102，第二MOS管MN2和第六MOS管可并联形成第二功率结构103，第五MOS管与第二MOS管MN1的栅极可通过总线形式与功率管控制驱动电路101连接，例如，功率管控制驱动电路101可分别向第一功率结构102输出一个2位的控制信号VGN1[1:2],向第二功率结构103输出一个2位的控制信号VGN2[1:2]，该控制信号可分别控制两个功率结构中各个MOS管的导通或者关断，例如在双路输出有源整流器结构相应的输出端接的负载较小时，可通过使相应的功率结构中两个MOS管均导通，进而优化此时双路输出有源整流器结构系统的功率转换效率，提高双路输出有源整流器结构的性能。需要说明的是，在其他一些实施方式中，两个功率结构中还可分别并联更多的MOS管，并且两个功率结构中MOS管的数量也可不同。
可选地，继续参考图3，功率管控制驱动电路包括时钟发生器201、第一模式控制器202、第二模式控制器203和驱动逻辑和功率级尺寸调节器204；时钟发生器201的输入端与双路输出有源整流器结构的交流输入端连接，第一模式控制器202与时钟发生器201的第一输出端CLK及双路输出有源整流器结构的第一输出端VOUT1连接，第二模式控制器203与时钟发生器的第二输出端
Figure BDA0002484323140000111
及双路输出有源整流器结构的第二输出端VOUT2连接；驱动逻辑和功率级尺寸调节器204与第一模式控制器202及第二模式控制器203连接，驱动逻辑和功率级尺寸调节器的各输出端分别与各MOS管的栅极连接；驱动逻辑和功率级尺寸调节器204用于根据第一模式控制器202以及第二模式控制器203输出不同的调制模式信号，控制各MOS管导通或关断。
具体地，当负载变化时，如第一负载电容CO1或者第二负载电容CO2中的一个或两个电容发生变化时，双路输出有源整流器结构的两个输出端输出电压发生变化，从而反馈给第一模式控制器202或者第二模式控制器203，模式控制器根据反馈信号产生模式调制信号，驱动逻辑和功率级尺寸调节器根据调制信息，产生对应的功率栅极控制信号(如VGN1，VGN2、VGP1和VGP2)传递给各个MOS管。驱动逻辑和功率级尺寸调节器204可根据模式控制器产生的尺寸调制信号MS_L和MS_H，调节第一功率结构102和第二功率结构103的尺寸，从而优化低负载下双路输出有源整流器结构的功率转换效率。需要说明的是，第一模式控制器202和第二模式控制器203可分别接入第一参考信号VREF_H和第二参考信号VREF_L。
可选地，图4为本发明实施例提供的一种第一模式控制器的电路结构示意图，参考图4，第一模式控制器包括：第一分压电路2021、至少两个第一比较器2022、至少两个第一D触发器2023、两个第二D触发器2024、至少两个第一与非门2025和第二与非门2026；第一分压电路2021的输入端连接所述双路输出有源整流器结构的第一输出端VOUT1，第一分压电路2021将输入端的电压分压后从至少两个输出端输出，至少两个第一比较器2022的第一输入端与第一分压电路2021的至少两个输出端对应连接，第一比较器2022的第二输入端输入参考电压VREF_H；各第一D触发器的数据输入端与各第一比较器2022的输出端一一对应连接，第一D触发器2023的时钟信号输入端连接时钟发生器的第一输出端CLK；两个第二D触发器级联，第一个第二D触发器2024的时钟信号输入端连接时钟发生器的第一输出端CLK，两个第二D触发器2024输出的信号相与后输出至一第一与非门2025的第一输入端，两个第二D触发器2024输出的信号分别输出至另外两个第一与非门2025的第一输入端；各第一与非门2025的第二输入端分别与各第一D触发器2023的输出端一一对应连接；第二与非门2026的输入端分别与各第一与非门2025的输出端连接，其中一第一D触发器2023的输出端以及第二与非门2026的输出端输出调制模式信号。
具体地，图5为本发明实施例提供的一种第一模式控制器的时序图，其可对应于图4中所示的模式控制器，结合图4和图5，在图4中，可包括三个第一与非门2025和一个或非门，连接成图4中所示的结构；第一分压电路2021可为多个串联的电阻，用于将双路输出有源整流器结构第一输出端VOUT1输出的电压分压，第一比较器2022的第一输入端可为正相输入端，第二输入端可为反相输入端；第二D触发器为分频器连接方式，当双路输出有源整流器结构的第一输出端VOUT1输出的电压较高时，第一分压电路2021每个分压输出端的输出电压均较高，此时每个第一比较器2022的输出端均输出高电平；当第一输出端VOUT1输出的电压逐渐降低时，第一分压电路的输出端输出电压降低，然而，图4中最上部的第一比较器2022由于分压较大，其输出仍为高电平，而最底部的第一比较器由于分压较小，输出变为低电平；从而在第一模式控制器包括四个第一比较器2022时，共能够产生五种模式，也即在一个周期T内，根据双路输出有源整流器结构第一输出端VOUT1输出电压的不同，第一模式控制器产生五种不同的调制模式信号MS_H，进而使得驱动逻辑和功率级尺寸调节器输出不同的控制信号，如调整MOS管控制信号的占空比，进而控制双路输出有源整流器结构输出端的输出功率。
可选地，图6为本发明实施例提供的一种第二模式控制器的电路结构示意图，参考图6，第一模式控制器包括：第二分压电路2031、至少两个第二比较器2032、至少两个第三D触发器2033、两个第四D触发器2034、至少两个第三与非门2035和第四与非门2036；第二分压电路2031的输入端连接所述双路输出有源整流器结构的第二输出端VOUT2，第二分压电路2031将输入端的电压分压后从至少两个输出端输出，至少两个第二比较器2032的第一输入端与第二分压电路2031的至少两个输出端对应连接，第二比较器2032的第二输入端输入参考电压VREF_L；各第三D触发器的数据输入端与各第二比较器2032的输出端一一对应连接，第三D触发器2033的时钟信号输入端连接时钟发生器的第二输出端
Figure BDA0002484323140000131
两个第四D触发器2034级联，第一个第二D触发器2034的时钟信号输入端连接时钟发生器的第二输出端
Figure BDA0002484323140000132
两个第四D触发器2034输出的信号相与后输出至一第三与非门2035的第一输入端，两个第四D触发器2034输出的信号分别输出至另外两个第三与非门2035的第一输入端；各第三与非门2035的第二输入端分别与各第三D触发器2033的输出端一一对应连接；第四与非门2036的输入端分别与各第三与非门2035的输出端连接，其中一第三D触发器2033的输出端以及第四与非门2036的输出端输出调制模式信号。
具体地，图5的时序图也可对应于图6中所示的第二模式控制器，在图6中，可包括三个第三与非门2035和一个或非门，连接成图6中所示的结构；结合图5和图6，第二分压电路2031可为多个串联的电阻，用于将双路输出有源整流器结构第二输出端VOUT2输出的电压分压，第二比较器2032的第一输入端可为正相输入端，第二输入端可为反相输入端；第四D触发器为分频器连接方式，当双路输出有源整流器结构的第二输出端VOUT2输出的电压较高时，分压电路2031每个分压输出端的输出电压均较高，此时每个第二比较器2032的输出端均输出高电平；当第二输出端VOUT2输出的电压逐渐降低时，分压电路的输出端输出电压降低，然而，图6中最上部的第二比较器2032由于分压较大，其输出仍为高电平，而最底部的第二比较器由于分压较小，输出变为低电平；从而在第二模式控制器包括四个第二比较器2032时，共能够产生五种模式，也即在一个周期T内，根据双路输出有源整流器结构第一输出端VOUT2输出电压的不同，第二模式控制器产生五种不同的调制模式信号(MS_L)，进而使得驱动逻辑和功率级尺寸调节器输出不同的控制信号，如调整MOS管控制信号的占空比，进而控制双路输出有源整流器结构输出端的输出功率。
可选地，图7为本发明实施例提供的一种时钟发生器的电路结构示意图，参考图7，时钟发生器包括第三比较器CMP1、第四比较器CMP2、第一下降沿探测器301、第二下降沿探测器302、SR锁存器303和第一反相器304；第三比较器CMP1和第四比较器CMP2的第一输入端接入参考电压，第三比较器CMP1的第二输入端和第四比较器CMP2的第二输入端分别于双路输出有源整流器结构的交流输入端的两个端连接；第一下降沿探测器301的输入端与第三比较器CMP1的输出端CN1连接，第一下降沿探测器301的输出端与SR锁存器303的第一输入端连接；第二下降沿探测器302的输入端与第四比较器CMP2的输出端CN2连接，第二下降沿探测器302的输出端与SR锁存器的第二输入端电连接；第一反相器304的输入端与SR锁存器的输出端连接，SR锁存器301的输出端以及第一反相器304的输出端输出时钟信号。
具体地，图8为本发明实施例提供的一种时钟发生器的时序图，其可对应图7的时钟发生器，结合图7和图8，第三比较器CMP1的第一输入端可为正相输入端，第二输入端可为反相输入端；第四比较器CMP2的第一输入端可为正相输入端，第二输入端可为反相输入端；参考信号看为接地信号，第三比较器CMP1和第四比较器CMP2分别比较第一交流输入端Vac1的信号与接地信号，第二交流输入端Vac2的信号与接地信号的大小，当第一交流输入端Vac1的信号和第二交流输入端Vac2的信号分别小于接地信号时，第三比较器和第四比较器分别输出高电平，下降沿探测器探测到对应的比较器输出信号的下降沿，并传递给SR锁存器和反相器，进而使得时钟信号发生器的第一时钟信号输出端CLK和第二时钟信号输出端
Figure BDA0002484323140000151
分别输出对应的时钟信号。需要说明的是，如图7所示，下降沿探测器的输入端IN与对应的比较器的输出端连接，输出端OUT与SR锁存器对应的输入端连接，下降沿探测器可包括三个反相器和一个或非门，连接成图7中所示的结构。
可选地，图9为本发明实施例提供的一种驱动逻辑和功率级尺寸调节器的电路结构示意图，参考图9，驱动逻辑和功率级尺寸调节器包括第三分压电路401、第五比较器402和第一死区时间控制电路403；第三分压电路401的输入端连接双路输出有源整流器结构的第一输出端，第三分压电路401的输出端连接第五比较器402的第一输入端，第五比较器402的第二输入端输入参考电压；第一死区时间控制电路403接收第五比较器402的输出端输出的信号以及第一模式控制器的调制模式信号，第一死区时间控制电路403连接第一MOS管的栅极和第二MOS管的栅极；
驱动逻辑和功率级尺寸调节器还包括第四分压电路501、第六比较器502和第二死区时间控制电路503；第四分压电路501的输入端连接双路输出有源整流器结构的第二输出端，第四分压电路501的输出端连接第六比较器502的第一输入端，第六比较器502的第二输入端输入参考电压；第二死区时间控制电路503接收第六比较器502的输出端输出的信号以及第二模式控制器的调制模式信号，第二死区时间控制电路503连接第三MOS管的栅极和第四MOS管的栅极。
具体地，第三分压电路401和第五比较器402组成启动电路，当启动电路的输出信号EN为低电平时，驱动逻辑会使MOS管栅极控制信号VGP1保持高电平，VGN1保持低电平，MOS管利用体二极管导通。当EN为高电平时，功率管栅极控制信号受第一模式控制器的调制，双路输出有源整流器结构正常工作。第一死区时间控制电路403用于防止P型和N型功率管同时导通造成损耗；且还可根据尺寸调制信号MS_H，驱动逻辑和功率级尺寸调节器进行第一功率结构的尺寸调节。
第四分压电路501和第六比较器502组成启动电路，当启动电路的输出信号EN为低电平时，驱动逻辑会使MOS管栅极控制信号VGP2保持高电平，VGN2保持低电平，MOS管利用体二极管导通。当EN为高电平时，功率管栅极控制信号受第二模式控制器的调制，双路输出有源整流器结构正常工作。第二死区时间控制电路503用于防止P型和N型功率管同时导通造成损耗；且还可根据尺寸调制信号MS_L，驱动逻辑和功率级尺寸调节器进行第一功率结构的尺寸调节。
可选地，继续参考图3，双路输出有源整流器结构还包括升压电路601，升压电路601连接于第一MOS管的栅极和驱动逻辑和功率级尺寸调节器之间，对输入第一MOS管的电压进行升压。
具体地，升压电路可对输入第一MOS管的电压进行升压，以使得第一MOS管的栅极电压满足正常工作所需的电压，使得第一MOS管正常工作，进而避免第一MOS管损坏，提高双路输出有源整流器结构工作的稳定性。
需要说明的是，在图3中，第一电感L1和第二电感L2分别是谐振式无线充电的发射线圈和接收线圈的电感，第一电容C1和第二电容C2分别是谐振电容，K是发射线圈和接收线圈的耦合系数。双路输出有源整流器结构的第一交流输入端Vac1和第二交流输入端Vac2可接入第二电感L2和第二电容构成的谐振式电路，其具体工作原理为本领域技术人员所熟知，在此不再赘述。
本发明实施例还提供了一种无线充电电路，如图10所示，图10为本发明实施例提供的一种无线充电电路的电路结构示意图，无线充电电路包括充电接收线圈12和本发明任意实施例提供的双路输出有源整流器结构11；双路输出有源整流器结构11的输入端与充电接收线圈电12连接。因其包含本发明任意实施例所提供的双路输出有源整流器结构，因此也具有相同的有益效果，在此不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种双路输出有源整流器结构，其特征在于，包括第一MOS管、第二MOS管、第三MOS管和第四MOS管和功率管控制驱动电路；所述双路输出有源整流器结构还包括交流输入端、第一输出端和第二输出端；
其中，所述第一MOS管连接于所述双路输出有源整流器结构的交流输入端的第一端和第一输出端之间，所述第二MOS管连接于所述双路输出有源整流器结构的交流输入端的第一端和接地之间；所述第三MOS管连接于所述双路输出有源整流器结构的交流输入端的第二端和第二输出端之间，所述第四MOS管连接于所述双路输出有源整流器结构的交流输入端的第二端和接地之间；所述第一MOS管和所述第三MOS管为P型管，所述第二MOS管和所述第四MOS管为N型管；
所述功率管控制驱动电路分别与所述第一MOS管的栅极、所述第二MOS管的栅极、所述第三MOS管的栅极和所述第四MOS管的栅极连接，用于控制所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管导通或者关断。
2.根据权利要求1所述的双路输出有源整流器结构，其特征在于，所述第一MOS管的源极和衬底连接所述双路输出有源整流器结构的第一输出端，所述第一MOS管的漏极连接所述交流输入端的第一端；所述第二MOS管的源极和衬底接地，所述第二MOS管的漏极连接所述交流输入端的第一端；所述第三MOS管的源极和衬底连接所述双路输出有源整流器结构的第二输出端，所述第三MOS管的漏极连接所述交流输入端的第二端；所述第四MOS管的源极和衬底接地，所述第四MOS管的漏极连接所述交流输入端的第二端。
3.根据权利要求2所述的双路输出有源整流器结构，其特征在于，还包括第五MOS管和第六MOS管；
所述第五MOS管与所述第二MOS管并联，所述第六MOS管与所述第四MOS管并联。
4.根据权利要求1所述的双路输出有源整流器结构，其特征在于，所述功率管控制驱动电路包括时钟发生器、第一模式控制器、第二模式控制器、和驱动逻辑和功率级尺寸调节器；
所述时钟发生器的输入端与所述双路输出有源整流器结构的交流输入端连接，所述第一模式控制器与所述时钟发生器的第一输出端以及所述双路输出有源整流器结构的第一输出端连接；所述第二模式控制器与所述时钟发生器的第二输出端以及所述双路输出有源整流器结构的第二输出端连接；所述驱动逻辑和功率级尺寸调节器与所述第一模式控制器以及所述第二模式控制器连接，所述驱动逻辑和功率级尺寸调节器的各输出端分别与各MOS管的栅极连接；所述驱动逻辑和功率级尺寸调节器用于根据所述第一模式控制器以及所述第二模式控制器输出的不同调制模式信号，控制各MOS管导通或者关断。
5.根据权利要求4所述的双路输出有源整流器结构，其特征在于，所述第一模式控制器包括第一分压电路、至少两个第一比较器、至少两个第一D触发器、两个第二D触发器、至少两个第一与非门和第二与非门；
所述第一分压电路的输入端连接所述双路输出有源整流器结构的第一输出端，所述第一分压电路将输入端的电压分压后从至少两个输出端输出，至少两个所述第一比较器的第一输入端与所述第一分压电路的至少两个输出端对应连接，所述第一比较器的第二输入端输入参考电压；各所述第一D触发器的数据输入端与各所述第一比较器的输出端一一对应连接，所述第一D触发器的时钟信号输入端连接所述时钟发生器的第一输出端；
两个所述第二D触发器级联，第一个所述第二D触发器的时钟信号输入端连接所述时钟发生器的第一输出端，两个所述第二D触发器输出的信号相与后输出至一所述第一与非门的第一输入端，两个所述第二D触发器输出的信号分别输出至另外两个所述第一与非门的第一输入端；各所述第一与非门的第二输入端分别与各所述第一D触发器的输出端一一对应连接；所述第二与非门的输入端分别与各所述第一与非门的输出端连接，其中一所述第一D触发器的输出端以及所述第二与非门的输出端输出调制模式信号。
6.根据权利要求4所述的双路输出有源整流器结构，其特征在于，所述第二模式控制器包括第二分压电路、至少两个第二比较器、至少两个第三D触发器、两个第四D触发器、至少两个第三与非门和第四与非门；
所述第二分压电路的输入端连接所述双路输出有源整流器结构的第一输出端，所述第二分压电路将输入端的电压分压后从至少两个输出端输出，至少两个所述第二比较器的第一输入端与所述第二分压电路的至少两个输出端对应连接，所述第二比较器的第二输入端输入参考电压；各所述第三D触发器的数据输入端与各所述第二比较器的输出端一一对应连接，所述第三D触发器的时钟信号输入端连接所述时钟发生器的第二输出端；
两个所述第四D触发器级联，第一个所述第四D触发器的时钟信号输入端连接所述时钟发生器的第二输出端，两个所述第四D触发器输出的信号相与后输出至一所述第三与非门的第一输入端，两个所述第四D触发器输出的信号分别输出至另外两个所述第三与非门的第一输入端；各所述第三与非门的第二输入端分别与各所述第三D触发器的输出端一一对应连接；所述第四与非门的输入端分别与各所述第三与非门的输出端连接，其中一所述第三D触发器的输出端以及所述第四与非门的输出端输出调制模式信号。
7.根据权利要求4所述的双路输出有源整流器结构，其特征在于，所述时钟发生器包括第三比较器、第四比较器、第一下降沿探测器、第二下降沿探测器、SR锁存器和第一反相器；
所述第三比较器和所述第四比较器的第一输入端输入参考电压，所述第三比较器的第二输入端和所述第四比较器的第二输入端分别与所述双路输出有源整流器结构的交流输入端的两个端连接；所述第一下降沿探测器的输入端与所述第三比较器的输出端连接，所述第一下降沿探测器的输出端与所述SR锁存器的第一输入端连接，所述第二下降沿探测器的输入端与所述第四比较器的输出端连接，所述第二下降沿探测器的输出端与所述SR锁存器的第二输入端连接；所述第一反相器的时输入端与所述SR锁存器的输出端连接，所述SR锁存器的输出端以及所述第一反相器的输出端输出时钟信号。
8.根据权利要求4所述的双路输出有源整流器结构，其特征在于，所述驱动逻辑和功率级尺寸调节器包括第三分压电路、第五比较器和第一死区时间控制电路；
所述第三分压电路的输入端连接所述双路输出有源整流器结构的第一输出端，所述第三分压电路的输出端连接所述第五比较器的第一输入端，所述第五比较器的第二输入端输入参考电压；所述第一死区时间控制电路接收所述第五比较器的输出端输出的信号以及第一模式控制器的调制模式信号，所述第一死区时间控制电路连接所述第一MOS管的栅极和所述第二MOS管的栅极；
所述驱动逻辑和功率级尺寸调节器还包括第四分压电路、第六比较器和第二死区时间控制电路；
所述第四分压电路的输入端连接所述双路输出有源整流器结构的第二输出端，所述第四分压电路的输出端连接所述第六比较器的第一输入端，所述第六比较器的第二输入端输入参考电压；所述第二死区时间控制电路接收所述第六比较器的输出端输出的信号以及第二模式控制器的调制模式信号，所述第二死区时间控制电路连接所述第三MOS管的栅极和所述第四MOS管的栅极。
9.根据权利要求1所述的双路输出有源整流器结构，其特征在于，还包括升压电路，所述升压电路连接于所述第一MOS管的栅极和所述驱动逻辑和功率级尺寸调节器之间，对输入所述第一MOS管的电压进行升压。
10.一种无线充电电路，其特征在于，包括充电接收线圈和权利要求1-9任一项所述的双路输出有源整流器结构；所述双路输出有源整流器结构的输入端与所述充电接收线圈连接。
CN202010387461.4A 2020-05-09 2020-05-09 双路输出有源整流器结构和无线充电电路 Active CN111490690B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010387461.4A CN111490690B (zh) 2020-05-09 2020-05-09 双路输出有源整流器结构和无线充电电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010387461.4A CN111490690B (zh) 2020-05-09 2020-05-09 双路输出有源整流器结构和无线充电电路

Publications (2)

Publication Number Publication Date
CN111490690A true CN111490690A (zh) 2020-08-04
CN111490690B CN111490690B (zh) 2023-05-23

Family

ID=71795619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010387461.4A Active CN111490690B (zh) 2020-05-09 2020-05-09 双路输出有源整流器结构和无线充电电路

Country Status (1)

Country Link
CN (1) CN111490690B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202261022U (zh) * 2011-09-23 2012-05-30 东南大学 一种单电感双输出dc-dc开关电源的控制电路
CN202721604U (zh) * 2012-06-14 2013-02-06 石家庄通合电子科技股份有限公司 一种三相有源功率因数校正电路
CN103560728A (zh) * 2013-11-13 2014-02-05 中国兵器工业集团第二一四研究所苏州研发中心 一种带死区延时的电机驱动电路
CN204578387U (zh) * 2015-04-24 2015-08-19 南方科技大学 一种电源适配器
US20160268834A1 (en) * 2014-01-08 2016-09-15 Mediatek Inc. Wireless power receiver with dynamically configurable power path

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202261022U (zh) * 2011-09-23 2012-05-30 东南大学 一种单电感双输出dc-dc开关电源的控制电路
CN202721604U (zh) * 2012-06-14 2013-02-06 石家庄通合电子科技股份有限公司 一种三相有源功率因数校正电路
CN103560728A (zh) * 2013-11-13 2014-02-05 中国兵器工业集团第二一四研究所苏州研发中心 一种带死区延时的电机驱动电路
US20160268834A1 (en) * 2014-01-08 2016-09-15 Mediatek Inc. Wireless power receiver with dynamically configurable power path
CN204578387U (zh) * 2015-04-24 2015-08-19 南方科技大学 一种电源适配器

Also Published As

Publication number Publication date
CN111490690B (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
US10135350B2 (en) AC/DC converters with wider voltage regulation range
US10651731B1 (en) Zero voltage switching of interleaved switched-capacitor converters
CN105684287B (zh) 用于谐振转换器的栅驱动装置
US10476398B1 (en) Power conversion circuit for photovoltaic power generation with high efficiency over wide input voltage range
US9780695B2 (en) Control method of inverter circuit
US9653996B2 (en) Adaptive off time control scheme for semi-resonant and hybrid converters
CN102801341B (zh) 具有pfc和dc/dc转换器的ac/dc转换器
US10554127B2 (en) Control circuit and control method for multi-output DC-DC converter
US6269012B1 (en) Energy efficient power supply with light-load detection
US8674669B2 (en) Switching regulator with a single inductor in a multiple output power supply configuration
CN100574066C (zh) Dc-dc变换器及控制装置和方法、电源装置和电子设备
US9041372B2 (en) Wide output voltage range switching power converter
US10374447B2 (en) Power converter circuit including at least one battery
WO2014034530A1 (ja) スイッチング電源装置
TWI672898B (zh) 雙向ｄｃ－ｄｃ轉換器
JP2014180110A (ja) Ｄｃ−ｄｃコンバータ
US20120320633A1 (en) Variable frequency pwm synchronous rectifier power supply
US11063526B2 (en) Power conversion equipment
CN107276393B (zh) 一种高压电源电路
US11539348B1 (en) Open loop reactance matching circuitry
CN115549469A (zh) 开关变换器及其控制电路
CN111490690B (zh) 双路输出有源整流器结构和无线充电电路
CN114614675B (zh) 用于电源供应电路的具有节电模式的控制电路
WO2023127464A1 (ja) 電力変換システム
Tang et al. A 2MHz Constant-Frequency AOT V 2 Buck Converter with Adaptive Dead Time Control for Data Centers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant