CN111489313A - 一种cfa图像去马赛克方法及装置 - Google Patents

Abstract

本发明公开了一种CFA图像去马赛克方法及装置，由于第一矩阵行数据和第二矩阵行数据是通过逻辑并行计算方式计算得到，使得行缓存的资源占用减少，与现有的CFA图像去马赛克算法的逐行计算相比减少了计算时间，节省了存储空间。方法包括：获取原始CFA图像的像素点矩阵；通过逻辑并行计算方式计算像素点矩阵，得到第一矩阵行数据；根据第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算像素点矩阵及色彩通道分量插值矩阵，计算得到第二矩阵行数据；通过第二矩阵行数据对原始CFA图像进行滤波处理，得到去马赛克图像。

Description

一种CFA图像去马赛克方法及装置

技术领域

本发明涉及图像处理领域，特别是涉及一种CFA图像去马赛克方法及装置。

背景技术

为了降低成本，图像采集均使用单个传感器来采集图像，在传感器之前有一层色彩滤波阵列(Color Filter Array，CFA)，使得每个像素点只能获取R/G/B三原色的一种。因此在对图像进行处理时需要对每个像素点缺少的颜色分量进行插值来重建全彩色图像，这个过程称为去马赛克(demosaic)。因为CFA数据每个点只有一个颜色分量，其缺失的分量必须根据其相邻像素进行估计。

现有的CFA图像去马赛克算法为：(a)根据水平和垂直方向的梯度，使用5x5矩阵对原始图像的R/B像素点进行G分量插值；(b)基于(a)的插值结果的3x3矩阵和原始图像的5x5矩阵对原始图像的R/B像素点进行B/R分量的插值；(c)基于前两步的插值结果使用三个3x3矩阵和一个原始5x5矩阵对原始图像中的G像素点进行R和B插值；(d)基于前三步插值后的RGB进行7x7矩阵的滤波，以对插值结果进一步修正。

现有的CFA图像去马赛克算法中用到了大量的不同大小的矩阵来进行插值，使得算法耗时较长，并且(a)、(b)、(c)所用的矩阵计算出的数据都需要存储，占用了行缓存(line_buffer)的资源。

发明内容

本发明的目的是提供一种CFA图像去马赛克方法及装置，由于计算滤波矩阵之前，像素点矩阵及色彩通道分量插值矩阵是预先保存在行缓存中的，在滤波矩阵计算之前不需要存储来自前一步骤的计算结果或原始数据，使得行缓存的资源占用减少，通过逻辑并行计算方式计算得到滤波矩阵，减少了计算时间，节省了存储空间。

本发明第一方面提供一种CFA图像去马赛克方法，包括：

获取原始CFA图像的像素点矩阵，像素点矩阵中每一个像素点对应一个色彩通道分量；

通过逻辑并行计算方式计算像素点矩阵，得到第一矩阵行数据；

根据第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算像素点矩阵及色彩通道分量插值矩阵，计算得到第二矩阵行数据；

通过第二矩阵行数据对原始CFA图像进行滤波处理，得到去马赛克图像。

进一步的，通过逻辑并行计算方式计算像素点矩阵，得到第一矩阵行数据之前，还包括：

预先设置像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵大小；

计算得到像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵总数及矩阵行数总和；

根据矩阵行数总和及矩阵总数的差值，得到行缓存数；

根据行缓存数设置行缓存。

进一步的，通过逻辑并行计算方式计算像素点矩阵，得到第一矩阵行数据，包括：

构建得到N个像素点矩阵，N的值为行缓存数加1；

增加第一逻辑并行计算程序，第一逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数，再加1；

根据第一逻辑并行计算程序和原第一计算程序，计算得到第一矩阵行数据。

进一步的，根据第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算像素点矩阵及色彩通道分量插值矩阵，计算得到第二矩阵行数据，包括：

根据第一矩阵行数据及像素点矩阵构建得到M个色彩通道分量插值矩阵，M为第一矩阵行数据的行数；

增加第二逻辑并行计算程序，第二逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数及色彩通道分量插值矩阵的行数，再加2；；

根据第二逻辑并行计算程序和原第二计算程序，计算得到第二矩阵行数据。

进一步的，色彩通道分量包括G分量、R分量及B分量，色彩通道分量插值矩阵包括G分量插值矩阵、R分量插值矩阵及B分量插值矩阵，

根据第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算像素点矩阵及色彩通道分量插值矩阵，计算得到第二矩阵行数据，包括：

根据第一矩阵行数据及像素点矩阵构建得到M1个G分量插值矩阵，M1的值为第一矩阵行数据的矩阵行数；

第三逻辑并行计算程序，第三逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数及G分量插值矩阵的行数，再加2；

根据第三逻辑并行计算程序和原第三计算程序，计算得到G分量插值矩阵行数据；

根据G分量插值矩阵行数据及像素点矩阵构建得到M2个R分量插值矩阵及B分量插值矩阵，M2的值为G分量插值矩阵行数据的行数；

增加第四逻辑并行计算程序，第四逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数、G分量插值矩阵的行数及R分量/或B分量插值矩阵的行数，再加3；

根据第四逻辑并行计算程序和原第四计算程序，计算得到第二矩阵行数据。

本发明第二方面提供一种CFA图像去马赛克装置，包括：

获取模块，用于获取原始CFA图像的像素点矩阵，像素点矩阵中每一个像素点对应一个色彩通道分量；

第一逻辑计算模块，用于通过逻辑并行计算方式计算像素点矩阵，得到第一矩阵行数据；

第二逻辑计算模块，用于根据第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算像素点矩阵及色彩通道分量插值矩阵，计算得到第二矩阵行数据；

滤波处理模块，用于通过第二矩阵行数据对原始CFA图像进行滤波处理，得到去马赛克图像。

进一步的，装置还包括：

行缓存设置模块，用于预先设置像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵大小；

行缓存设置模块，还用于计算得到像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵总数及矩阵行数总和；

行缓存设置模块，还用于根据矩阵行数总和及矩阵总数的差值，得到行缓存数；

行缓存设置模块，还用于根据行缓存数设置行缓存。

进一步的，第一逻辑计算模块包括：

第一矩阵构建单元，用于构建得到N个像素点矩阵，N的值为行缓存数加1；

第一逻辑计算单元，用于增加第一逻辑并行计算程序，第一逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数，再加1；

第一逻辑计算单元，还用于根据第一逻辑并行计算程序和原第一计算程序，计算得到第一矩阵行数据。

进一步的，第二逻辑计算模块包括：

第二矩阵构建单元，用于根据第一矩阵行数据及像素点矩阵构建得到M个色彩通道分量插值矩阵，M为第一矩阵行数据的行数；

第二逻辑计算单元，用于增加第二逻辑并行计算程序，第二逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数及色彩通道分量插值矩阵的行数，再加2；

第二逻辑计算单元，还用于根据第二逻辑并行计算程序和原第二计算程序，计算得到第二矩阵行数据。

进一步的，色彩通道分量包括G分量、R分量及B分量，色彩通道分量插值矩阵包括G分量插值矩阵、R分量插值矩阵及B分量插值矩阵，

第二逻辑计算模块包括：

G分量矩阵构建单元，用于根据第一矩阵行数据及像素点矩阵构建得到M1个G分量插值矩阵，M1的值为第一矩阵行数据的矩阵行数；

G分量逻辑计算单元，用于增加第三逻辑并行计算程序，第三逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数及G分量插值矩阵的行数，再加2；

G分量逻辑计算单元，还用于根据第三逻辑并行计算程序和原第三计算程序，计算得到G分量插值矩阵行数据；

B和R分量矩阵构建单元，用于根据G分量插值矩阵行数据及像素点矩阵构建得到M2个R分量插值矩阵及B分量插值矩阵，M2的值为G分量插值矩阵行数据的行数；

B和R分量逻辑计算单元，用于增加第四逻辑并行计算程序，第四逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数、G分量插值矩阵的行数及R分量/或B分量插值矩阵的行数，再加3；

B和R分量逻辑计算单元，还用于根据第四逻辑并行计算程序和原第四计算程序，计算得到第二矩阵行数据。

由此可见，本发明中获取原始CFA图像的像素点矩阵，通过逻辑并行计算方式计算像素点矩阵，得到第一矩阵行数据，根据第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算像素点矩阵及色彩通道分量插值矩阵，计算得到第二矩阵行数据，通过第二矩阵行数据对原始CFA图像进行滤波处理，得到去马赛克图像。与现有的CFA图像去马赛克算法相比，由于第一矩阵行数据和第二矩阵行数据是通过逻辑并行计算方式计算得到，使得行缓存的资源占用减少，与现有的CFA图像去马赛克算法的逐行计算相比减少了计算时间，节省了存储空间。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的CFA图像去马赛克方法的一个实施例的流程示意图；

图2为本发明提供的CFA图像的示意图；

图3为本发明提供的CFA图像去马赛克方法的另一个实施例的流程示意图；

图4为本发明提供的CFA图像去马赛克方法的又一个实施例的流程示意图；

图5为本发明提供的CFA图像去马赛克装置的一个实施例的结构示意图；

图6为本发明提供的CFA图像去马赛克装置的另一个实施例的结构示意图；

图7为本发明提供的CFA图像去马赛克装置的又一个实施例的结构示意图；

图8为本发明提供的CFA图像去马赛克装置的再一个实施例的结构示意图；

图9为本发明提供的CFA图像去马赛克装置的又一个实施例的结构示意图。

具体实施方式

本发明的核心是提供一种CFA图像去马赛克方法及装置，由于第一矩阵行数据和第二矩阵行数据是通过逻辑并行计算方式计算得到，使得行缓存的资源占用减少，减少了计算时间，节省了存储空间。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，本发明实施例提供一种CFA图像去马赛克方法，包括：

101、获取原始CFA图像的像素点矩阵；

本实施例中，CFA图像的像素点矩阵中每一个像素点对应一个色彩通道分量，如图2所示，色彩通道分量插值矩阵至少为一个，现有的CFA图像去马赛克算法为：

每次只出一行数据，计算完第一行之后再计算第二行数据，因此前几行数据需要存储；(1)、初始需要使用4行line_buffer，由于在步骤(2)和步骤(3)中需要使用原始CFA图像的5x5矩阵，因此需要多加4行数据用于步骤(2)和步骤(3)中的原始CFA图像的5x5矩阵的存储，一共使用8行line_buffer；(2)、初始需要使用2行line_buffer，存储来自于步骤(1)输出的前两行数据，由于步骤(3)中需要使用来自于步骤(2)的G分量的3x3矩阵，因此需要多加1行line_buffer，一共使用3行line_buffer；(3)、需要使用R分量的3x3和B分量的3x3矩阵，因此需要4行line_buffer；(4)、需要使用R分量的7x7，B分量的7x7，G分量的7x7矩阵，因此需要3*6＝18行line_buffer。最终需要8+3+4+18＝33行的line_buffer。

102、通过逻辑并行计算方式计算像素点矩阵，得到第一矩阵行数据；

本实施例中，通过逻辑并行计算方式计算像素点矩阵，由于是逻辑并行计算方式，因此不需要和现有的CFA图像去马赛克算法逐行计算方法相同，是同时对所有的像素点矩阵的矩阵行数据进行计算的。

103、根据第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算像素点矩阵及色彩通道分量插值矩阵，计算得到第二矩阵行数据；

本实施例中，通过逻辑并行计算方式，根据像素点矩阵及色彩通道分量插值矩阵，计算得到第二矩阵行数据，色彩通道分量插值矩阵又是根据第一矩阵行数据计算得到的。通过逻辑并行计算方式进行并列逻辑计算，得到第二矩阵行数据，不需要进行逐行的计算，因此缩短了计算时间。

104、通过第二矩阵行数据对原始CFA图像进行滤波处理，得到去马赛克图像。

本实施例中，得到第二矩阵行数据之后，对原始CFA图像进行滤波处理，得到去马赛克图像。根据以上的描述，行缓存需要使用的数量为像素点矩阵、色彩通道分量插值矩阵的行数之和减去矩阵总数的差值。

本发明实施例中，与现有的CFA图像去马赛克算法相比，由于计算过程中，只需要保存像素点矩阵、色彩通道分量插值矩阵及原始CFA图像的待滤波部分，不需要存储来自前一步骤的计算结果或原始数据，使得行缓存的资源占用减少；并且是通过逻辑并行计算方式计算的，与现有的CFA图像去马赛克算法的逐行计算相比减少了计算时间，节省了存储空间。

请参阅图3，本发明实施例提供一种CFA图像去马赛克方法，包括：

301、获取原始CFA图像的像素点矩阵；

详情请参考图1所示实施例的步骤101。

302、预先设置像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵大小；

本实施例中，假设像素点矩阵的矩阵大小为a*a，色彩通道分量插值矩阵的G分量插值矩阵的矩阵大小为b*b，R和B分量插值矩阵的矩阵大小为c*c，滤波矩阵的矩阵大小为d*d。

303、计算得到像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵总数及矩阵行数总和；

本实施例中，按照行缓存的存储规则，一般是当前行不保存，非当前行保存在行缓存中，因此，需要计算得到像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵总数4及矩阵行数总和a+b+c+d。

304、根据矩阵行数总和及矩阵总数的差值，得到行缓存数；

本实施例中，根据矩阵行数总和及矩阵总数的差值，得到行缓存数y＝(a+b+c+d)-4。如果a＝5，b＝3，c＝3，d＝7，那么共需要使用4+2+2+6＝14行的line_buffer，与如图1中步骤101中现有的CFA图像去马赛克算法相比，本实施例的line_buffer数量减少了19个。

305、根据行缓存数设置行缓存；

306、构建得到N个像素点矩阵；

本实施例中，N为行缓存数+1，即构建15个5*5像素点矩阵。

307、增加第一逻辑并行计算程序，第一逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数，再加1；

本实施例中，第一逻辑并行计算程序的数量具体是：

行缓存数14减去像素点矩阵的行数5，再加上1，即14-5+1＝10个。

308、根据第一逻辑并行计算程序和原第一计算程序，计算得到第一矩阵行数据；

本实施例中，在新增了10个第一逻辑并行计算程序之后，将10个第一逻辑并行计算程序和原第一计算程序逻辑并列计算，得到第一矩阵行数据，第一矩阵行数据的行数为11行。

309、根据第一矩阵行数据及像素点矩阵构建得到M个色彩通道分量插值矩阵；

本实施例中，根据第一矩阵行数据及像素点矩阵构建得到M个色彩通道分量插值矩阵，M的值为第一矩阵行数据的行数。

310、增加第二逻辑并行计算程序，第二逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数及色彩通道分量插值矩阵的行数，再加2；

本实施例中，第二逻辑并行计算程序的数量具体是：

行缓存数减去像素点矩阵的行数及及色彩通道分量插值矩阵的行数，再加2。

311、根据第二逻辑并行计算程序和原第二计算程序，计算得到第二矩阵行数据；

本实施例中，根据第二逻辑并行计算程序和原第二计算程序，计算得到第二矩阵行数据。

312、通过第二矩阵行数据对原始CFA图像进行滤波处理，得到去马赛克图像。

详情请参考图1所示实施例的步骤104。

请参阅图4，本发明实施例提供一种CFA图像去马赛克方法，包括：

401、获取原始CFA图像的像素点矩阵；

详情请参考图1所示实施例的步骤101。

402、预先设置像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵大小；

详情请参考图3所示实施例的步骤302。

403、计算得到像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵总数及矩阵行数总和；

详情请参考图3所示实施例的步骤303。

404、根据矩阵行数总和及矩阵总数的差值，得到行缓存数；

详情请参考图3所示实施例的步骤304。

405、根据行缓存数设置行缓存；

406、构建得到N个像素点矩阵；

本实施例中，M为行缓存数+1，即构建15个5*5像素点矩阵。

407、增加第一逻辑并行计算程序，第一逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数，再加1；

本实施例中，第一逻辑并行计算程序的数量具体是：

行缓存数14减去像素点矩阵的行数5，再加上1，即14-5+1＝10个。

408、根据第一逻辑并行计算程序和原第一计算程序，计算得到第一矩阵行数据；

本实施例中，在新增了10个第一逻辑并行计算程序之后，将10个第一逻辑并行计算程序和原第一计算程序逻辑并列计算，得到第一矩阵行数据，第一矩阵行数据的行数为11行。

409、根据第一矩阵行数据及像素点矩阵构建得到M1个G分量插值矩阵；

本实施例中，根据第一矩阵行数据及像素点矩阵构建得到M1个G分量插值矩阵3*3，M1的值为第一矩阵行数据的行数，即11行。

410、增加第三逻辑并行计算程序，第三逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数及G分量插值矩阵的行数，再加2；

本实施例中，第三逻辑并行计算程序的数量具体是：

行缓存数14减去像素点矩阵的行数5及G分量插值矩阵的行数3，再加上2，即14-5-3+2＝8。

411、根据第三逻辑并行计算程序和原第三计算程序，计算得到G分量插值矩阵行数据；

本实施例中，根据第三逻辑并行计算程序和原第三计算程序，即9个逻辑并列计算，计算之后得到G分量插值矩阵行数据。

412、根据G分量插值矩阵行数据及像素点矩阵构建得到M2个R分量插值矩阵及B分量插值矩阵；

本实施例中，根据G分量插值矩阵行数据及像素点矩阵构建得到M2个R分量插值矩阵及B分量插值矩阵，R分量插值矩阵及B分量插值矩阵的大小均为3*3，M2的值为G分量插值矩阵行数据的行数。

413、增加第四逻辑并行计算程序，第四逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数、G分量插值矩阵的行数及R分量/或B分量插值矩阵的行数，再加3；

本实施例中，第四逻辑并行计算程序的数量具体是：

行缓存数14减去像素点矩阵的行数5、G分量插值矩阵的行数3及R分量/或B分量插值矩阵的行数3，再加上3，即14-5-3-3+3＝6。

414、根据第四逻辑并行计算程序和原第四计算程序，计算得到第二矩阵行数据；

本实施例中，根据6个第四逻辑并行计算程序和原第四计算程序，计算得到第二矩阵行数据，第二矩阵行数据的行数为7行。

415、通过第二矩阵行数据对原始CFA图像进行滤波处理，得到去马赛克图像。

详情请参考图1所示实施例的步骤104。

请参阅图5，本发明实施例提供一种CFA图像去马赛克装置，包括：

获取模块501，用于获取原始CFA图像的像素点矩阵，像素点矩阵中每一个像素点对应一个色彩通道分量；

第一逻辑计算模块502，用于通过逻辑并行计算方式计算像素点矩阵，得到第一矩阵行数据；

第二逻辑计算模块503，用于根据第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算像素点矩阵及色彩通道分量插值矩阵，计算得到第二矩阵行数据；

滤波处理模块504，用于通过第二矩阵行数据对原始CFA图像进行滤波处理，得到去马赛克图像。

本发明实施例中，获取模块501获取原始CFA图像的像素点矩阵，第一逻辑计算模块502通过逻辑并行计算方式计算像素点矩阵，得到第一矩阵行数据，第二逻辑计算模块503根据第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算像素点矩阵及色彩通道分量插值矩阵，计算得到第二矩阵行数据，滤波处理模块504通过第二矩阵行数据对原始CFA图像进行滤波处理，得到去马赛克图像。与现有的CFA图像去马赛克算法相比，由于第一矩阵行数据和第二矩阵行数据是通过逻辑并行计算方式计算得到，使得行缓存的资源占用减少，与现有的CFA图像去马赛克算法的逐行计算相比减少了计算时间，节省了存储空间。

可选的，基于图5所示的实施例，如图6所示，本发明的一些实施例中，装置还包括：

行缓存设置模块601，用于预先设置像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵大小；

行缓存设置模块601，还用于计算得到像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵总数及矩阵行数总和；

行缓存设置模块601，还用于根据矩阵行数总和及矩阵总数的差值，得到行缓存数；

行缓存设置模块601，还用于根据行缓存数设置行缓存。

本发明实施例中，详细介绍了行缓存设置模块601设置行缓存是根据像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵大小，计算得到像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵总数及矩阵行数总和，根据矩阵行数总和及矩阵总数的差值，得到行缓存数，从而设置行缓存。

可选的，基于图6所示的实施例，如图7所示，本发明的一些实施例中，第一逻辑计算模块502包括：

第一矩阵构建单元701，用于构建得到N个像素点矩阵，N的值为行缓存数加1；

第一逻辑计算单元702，用于增加第一逻辑并行计算程序，第一逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数，再加1；

第一逻辑计算单元702，还用于根据第一逻辑并行计算程序和原第一计算程序，计算得到第一矩阵行数据。

可选的，基于图7所示的实施例，如图8所示，本发明的一些实施例中，第二逻辑计算模块503包括：

第二矩阵构建单元801，用于根据第一矩阵行数据及像素点矩阵构建得到M个色彩通道分量插值矩阵，M为第一矩阵行数据的行数；

第二逻辑计算单元802，用于增加第二逻辑并行计算程序，第二逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数及色彩通道分量插值矩阵的行数，再加2；

第二逻辑计算单元802，还用于根据第二逻辑并行计算程序和原第二计算程序，计算得到第二矩阵行数据。

可选的，基于图7所示的实施例，如图9所示，色彩通道分量包括G分量、R分量及B分量，色彩通道分量插值矩阵包括G分量插值矩阵、R分量插值矩阵及B分量插值矩阵，

第二逻辑计算模块503包括：

G分量矩阵构建单元901，用于根据第一矩阵行数据及像素点矩阵构建得到M1个G分量插值矩阵，M1的值为第一矩阵行数据的矩阵行数；

G分量逻辑计算单元902，用于增加第三逻辑并行计算程序，第三逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数及G分量插值矩阵的行数，再加2；

G分量逻辑计算单元902，还用于根据第三逻辑并行计算程序和原第三计算程序，计算得到G分量插值矩阵行数据；

B和R分量矩阵构建单元903，用于根据G分量插值矩阵行数据及像素点矩阵构建得到M2个R分量插值矩阵及B分量插值矩阵，M2的值为G分量插值矩阵行数据的行数；

B和R分量逻辑计算单元904，用于增加第四逻辑并行计算程序，第四逻辑并行计算程序的数量为行缓存数减去像素点矩阵的行数、G分量插值矩阵的行数及R分量/或B分量插值矩阵的行数，再加3；

B和R分量逻辑计算单元904，还用于根据第四逻辑并行计算程序和原第四计算程序，计算得到第二矩阵行数据。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种CFA图像去马赛克方法，其特征在于，包括：

获取原始CFA图像的像素点矩阵，所述像素点矩阵中每一个像素点对应一个色彩通道分量；

通过逻辑并行计算方式计算所述像素点矩阵，得到第一矩阵行数据；

根据所述第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算所述像素点矩阵及所述色彩通道分量插值矩阵，计算得到第二矩阵行数据；

通过所述第二矩阵行数据对所述原始CFA图像进行滤波处理，得到去马赛克图像。

2.根据权利要求1所述的方法，其特征在于，所述通过逻辑并行计算方式计算所述像素点矩阵，得到第一矩阵行数据之前，还包括：

预先设置像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵大小；

计算得到所述像素点矩阵、所述色彩通道分量插值矩阵及所述滤波矩阵的矩阵总数及矩阵行数总和；

根据所述矩阵行数总和及所述矩阵总数的差值，得到行缓存数；

根据所述行缓存数设置行缓存。

3.根据权利要求2所述的方法，其特征在于，所述通过逻辑并行计算方式计算所述像素点矩阵，得到第一矩阵行数据，包括：

构建得到N个所述像素点矩阵，所述N的值为所述行缓存数加1；

增加第一逻辑并行计算程序，所述第一逻辑并行计算程序的数量为所述行缓存数减去所述像素点矩阵的行数，再加1；

根据所述第一逻辑并行计算程序和原第一计算程序，计算得到第一矩阵行数据。

4.根据权利要求3所述的方法，其特征在于，所述根据所述第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算所述像素点矩阵及所述色彩通道分量插值矩阵，计算得到第二矩阵行数据，包括：

根据所述第一矩阵行数据及所述像素点矩阵构建得到M个所述色彩通道分量插值矩阵，所述M为所述第一矩阵行数据的行数；

增加第二逻辑并行计算程序，所述第二逻辑并行计算程序的数量为所述行缓存数减去所述像素点矩阵的行数及所述色彩通道分量插值矩阵的行数，再加2；

根据所述第二逻辑并行计算程序和原第二计算程序，计算得到第二矩阵行数据。

5.根据权利要求3所述的方法，其特征在于，所述色彩通道分量包括G分量、R分量及B分量，所述色彩通道分量插值矩阵包括G分量插值矩阵、R分量插值矩阵及B分量插值矩阵，

所述根据所述第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算所述像素点矩阵及所述色彩通道分量插值矩阵，计算得到第二矩阵行数据，包括：

根据所述第一矩阵行数据及所述像素点矩阵构建得到M1个所述G分量插值矩阵，所述M1的值为所述第一矩阵行数据的矩阵行数；

增加第三逻辑并行计算程序，所述第三逻辑并行计算程序的数量为所述行缓存数减去所述像素点矩阵的行数及所述G分量插值矩阵的行数，再加2；

根据所述第三逻辑并行计算程序和原第三计算程序，计算得到G分量插值矩阵行数据；

根据所述G分量插值矩阵行数据及所述像素点矩阵构建得到M2个所述R分量插值矩阵及所述B分量插值矩阵，所述M2的值为所述G分量插值矩阵行数据的行数；

增加第四逻辑并行计算程序，所述第四逻辑并行计算程序的数量为所述行缓存数减去所述像素点矩阵的行数、所述G分量插值矩阵的行数及所述R分量/或B分量插值矩阵的行数，再加3；

根据所述第四逻辑并行计算程序和原第四计算程序，计算得到第二矩阵行数据。

6.一种CFA图像去马赛克装置，其特征在于，包括：

获取模块，用于获取原始CFA图像的像素点矩阵，所述像素点矩阵中每一个像素点对应一个色彩通道分量；

第一逻辑计算模块，用于通过逻辑并行计算方式计算所述像素点矩阵，得到第一矩阵行数据；

第二逻辑计算模块，用于根据所述第一矩阵行数据得到色彩通道分量插值矩阵，通过逻辑并行计算方式计算所述像素点矩阵及所述色彩通道分量插值矩阵，计算得到第二矩阵行数据；

滤波处理模块，用于通过所述第二矩阵行数据对所述原始CFA图像进行滤波处理，得到去马赛克图像。

7.根据权利要求6所述的装置，其特征在于，所述装置还包括：

行缓存设置模块，用于预先设置像素点矩阵、色彩通道分量插值矩阵及滤波矩阵的矩阵大小；

所述行缓存设置模块，还用于计算得到所述像素点矩阵、所述色彩通道分量插值矩阵及所述滤波矩阵的矩阵总数及矩阵行数总和；

所述行缓存设置模块，还用于根据所述矩阵行数总和及所述矩阵总数的差值，得到行缓存数；

所述行缓存设置模块，还用于根据所述行缓存数设置行缓存。

8.根据权利要求7所述的装置，其特征在于，所述第一逻辑计算模块包括：

第一矩阵构建单元，用于构建得到N个所述像素点矩阵，所述N的值为所述行缓存数加1；

第一逻辑计算单元，用于增加第一逻辑并行计算程序，所述第一逻辑并行计算程序的数量为所述行缓存数减去所述像素点矩阵的行数，再加1；

所述第一逻辑计算单元，还用于根据所述第一逻辑并行计算程序和原第一计算程序，计算得到第一矩阵行数据。

9.根据权利要求8所述的装置，其特征在于，所述第二逻辑计算模块包括：

第二矩阵构建单元，用于根据所述第一矩阵行数据及所述像素点矩阵构建得到M个所述色彩通道分量插值矩阵，所述M为所述第一矩阵行数据的行数；

第二逻辑计算单元，用于增加第二逻辑并行计算程序，所述第二逻辑并行计算程序的数量为所述行缓存数减去所述像素点矩阵的行数及所述色彩通道分量插值矩阵的行数，再加2；

所述第二逻辑计算单元，还用于根据所述第二逻辑并行计算程序和原第二计算程序，计算得到第二矩阵行数据。

10.根据权利要求8所述的装置，其特征在于，所述色彩通道分量包括G分量、R分量及B分量，所述色彩通道分量插值矩阵包括G分量插值矩阵、R分量插值矩阵及B分量插值矩阵，

所述第二逻辑计算模块包括：

G分量矩阵构建单元，用于根据所述第一矩阵行数据及所述像素点矩阵构建得到M1个所述G分量插值矩阵，所述M1的值为所述第一矩阵行数据的矩阵行数；

G分量逻辑计算单元，用于增加第三逻辑并行计算程序，所述第三逻辑并行计算程序的数量为所述行缓存数减去所述像素点矩阵的行数及所述G分量插值矩阵的行数，再加2；

所述G分量逻辑计算单元，还用于根据所述第三逻辑并行计算程序和原第三计算程序，计算得到G分量插值矩阵行数据；

B和R分量矩阵构建单元，用于根据所述G分量插值矩阵行数据及所述像素点矩阵构建得到M2个所述R分量插值矩阵及所述B分量插值矩阵，所述M2的值为所述G分量插值矩阵行数据的行数；

所述B和R分量逻辑计算单元，用于增加第四逻辑并行计算程序，所述第四逻辑并行计算程序的数量为所述行缓存数减去所述像素点矩阵的行数、所述G分量插值矩阵的行数及所述R分量/或B分量插值矩阵的行数，再加3；

所述B和R分量逻辑计算单元，还用于根据所述第四逻辑并行计算程序和原第四计算程序，计算得到第二矩阵行数据。

Images