CN111479078B - 图像传感器芯片、电子装置及操作图像传感器芯片的方法 - Google Patents

图像传感器芯片、电子装置及操作图像传感器芯片的方法 Download PDF

Info

Publication number
CN111479078B
CN111479078B CN201910812312.5A CN201910812312A CN111479078B CN 111479078 B CN111479078 B CN 111479078B CN 201910812312 A CN201910812312 A CN 201910812312A CN 111479078 B CN111479078 B CN 111479078B
Authority
CN
China
Prior art keywords
image sensor
sensor chip
synchronization signal
frame synchronization
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910812312.5A
Other languages
English (en)
Other versions
CN111479078A (zh
Inventor
金泰瓒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111479078A publication Critical patent/CN111479078A/zh
Application granted granted Critical
Publication of CN111479078B publication Critical patent/CN111479078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/45—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from two or more image sensors being of different type or operating in different modes, e.g. with a CMOS sensor for moving images in combination with a charge-coupled device [CCD] for still images
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/665—Control of cameras or camera modules involving internal camera communication with the image sensor, e.g. synchronising or multiplexing SSIS control signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Abstract

公开了一种图像传感器芯片、电子装置及操作图像传感器芯片的方法。该图像传感器芯片包括：帧同步信号转换器，其被配置为对从第一图像传感器芯片接收的第一帧同步信号进行转换以生成第二帧同步信号；以及图像生成块，其联接到帧同步信号转换器并被配置为在与第一帧同步信号相同的时间点基于第二帧同步信号生成图像数据。

Description

图像传感器芯片、电子装置及操作图像传感器芯片的方法
技术领域
所公开的技术的实施方式总体上涉及一种图像传感器芯片、电子装置以及操作该图像传感器芯片的方法。
背景技术
图像感测装置是通过将光转换为电信号来捕获图像的半导体装置。近年来，随着计算机行业和通信行业中的技术的不断发展，在诸如智能电话、数字相机、游戏机、物联网(IoT)、机器人、监测相机、医疗微型相机等的各种技术领域中对高质量、高性能图像传感器的需求快速增加。
图像传感器可大致分类为基于电荷耦合器件(CCD)的图像传感器和基于互补金属氧化物半导体(CMOS)的图像传感器。CCD图像传感器提供最佳的可用图像质量。缺点是它们与CMOS图像传感器相比往往消耗更多功率并且更大。CMOS图像传感器尺寸较小并且消耗较少功率。它们可使用许多不同的扫描方案来实现。另外，由于CMOS传感器使用CMOS制造技术来制造，所以CMOS传感器和其它信号处理电路可被集成到单个芯片中，导致制造成本降低。近来，CMOS图像传感器已被设计为与移动装置更兼容，使得CMOS图像感测装置已被深入研究并快速得到广泛使用。
发明内容
除了别的以外，本专利文献提供了图像传感器芯片、电子装置以及操作该图像传感器芯片的方法的设计。
本专利文献的实施方式涉及集成在单个电子装置中的多个图像传感器芯片的设计和操作。
在所公开的技术的实施方式中，一种图像传感器芯片包括：帧同步信号转换器，其被配置为对从与所述图像传感器芯片分离的第一图像传感器芯片接收的第一帧同步信号进行转换以生成第二帧同步信号；以及图像生成块，其被配置为包括成像传感器像素的阵列以接收入射光以生成图像数据，并且联接到帧同步信号转换器并被配置为在与第一帧同步信号相同的时间点基于第二帧同步信号生成图像数据。
在所公开的技术的另一实施方式中，一种电子装置包括：图像传感器组，其包括第一图像传感器芯片、第二图像传感器芯片和第三图像传感器芯片，第一图像传感器芯片被配置为生成第一帧同步信号，第二图像传感器芯片被配置为对第一帧同步信号进行转换以生成第二帧同步信号，第三图像传感器芯片被配置为从第二图像传感器芯片接收第二帧同步信号；以及主机，其与图像传感器组通信并被配置为处理从图像传感器组接收的图像数据。
在所公开的技术的另一实施方式中，一种操作图像传感器芯片的方法包括以下步骤：通过对从第一图像传感器芯片接收的第一帧同步信号进行转换来生成第二帧同步信号；以及在与第一帧同步信号相同的时间点基于第二帧同步信号生成图像数据。
将理解，本专利文献所公开的技术的以上一般描述、附图和以下详细描述是所公开的技术的技术特征和实现方式的例示和说明。
附图说明
图1是示出基于所公开的技术的实施方式的电子装置的示例的框图。
图2是示出基于所公开的技术的实施方式的图1所示的图像传感器组的示例的框图。
图3是示出基于所公开的技术的实施方式的图2所示的第二图像传感器芯片的示例的框图。
图4是示出基于所公开的技术的实施方式的图3所示的帧同步信号(Fsync)转换器的示例转换操作的时序图。
图5是示出基于所公开的技术的实施方式的图3所示的帧同步信号(Fsync)转换器的其它示例转换操作的时序图。
图6是示出基于所公开的技术的实施方式的图3所示的帧同步信号(Fsync)转换器的其它示例转换操作的时序图。
附图中各个元件的符号
1：电子装置
10：图像传感器组
1000：主机
具体实施方式
现在将详细参照特定实施方式，其示例示出于附图中。只要可能，贯穿附图将使用相同的标号来表示相同或相似的部分。
本专利文献中所公开的成像技术涉及使用在电子装置或系统中被配置为具有不同成像特性的两个或更多个不同图像传感器芯片的图像传感器组来对场景或对象进行光学成像并且在对一个或更多个对象、场景或周围环境成像时在不同图像传感器芯片之间执行帧同步。来自这两个或更多个不同图像传感器芯片的图像可被处理以生成期望的最终输出图像，从而相比使用单个图像传感器芯片的成像操作增强装置或系统的成像操作。
图1是示出基于所公开的技术的实施方式的电子装置或系统1的示例的框图。
参照图1，电子装置1可包括具有两个或更多个不同图像传感器芯片的图像传感器组10以及与图像传感器组10通信的主机1000。电子装置1可按照能够捕获图像的各种形式或配置来实现，包括例如移动装置(例如，智能电话、数字相机等)、个人计算机(PC)、膝上型计算机、家用电器或工业系统。
图像传感器组10可包括多个图像传感器芯片，各个图像传感器芯片可独立地捕获场景的图像，因此不同图像传感器芯片捕获相同场景的相应图像。这样通过图像传感器组10中的不同图像传感器芯片捕获的相同场景的图像可用于生成场景的期望的图像。在所公开的技术的实施方式中，图像传感器芯片可按照不同图像传感器芯片以不同成像特性检测场景的方式布置。例如，不同图像传感器芯片可分别捕获并检测在不同方向上入射的光(例如，对电子装置1的前方、后方、侧方位置处的周围环境成像)。在所公开的技术的另一实施方式中，图像传感器芯片可被布置为使得不同图像传感器芯片以其它不同成像特性检测在相同或近似相同的方向上入射的光。例如，图像传感器组10可组合在相同方向上取向但具有不同焦距的多个图像传感器芯片。在一些实现方式中，图像传感器芯片可彼此间隔开，或者可彼此相邻。图像传感器组10的图像传感器芯片的成像特性可在其它方面(例如，快门速度或积分时间)不同。
各个图像传感器芯片可基于主机1000的请求或中断消息来生成图像数据，并且可将所生成的图像数据发送到主机1000。中断消息可指示由于事件的发生而要通过各个图像传感器芯片输出的图像数据的存在。各个图像传感器芯片可将图像数据同时或依次发送到主机1000。
与图像传感器组10通信的主机1000可处理从图像传感器组10接收的图像数据，可存储所处理的图像数据，并且可显示或输出所存储的图像数据。作为示例而非限制，主机1000可以是图像信号处理器(ISP)、中央处理单元(CPU)、显示器或应用处理器(AP)中的任一个。
图2是示出图1所示的图像传感器组10的示例的框图，其示出第一图像传感器芯片50、第二图像传感器芯片100和第三图像传感器芯片200作为包括在图像传感器组10中的不同图像传感器芯片的示例以及其用于承载帧同步信号的互连的示例。
第一至第三图像传感器芯片50、100和200中的每一个可基于捕获的场景来生成图像数据，并且可基于帧响应于帧同步信号Fsync1和Fsync2来将所生成的图像数据发送到主机1000。在这种情况下，帧可以是当仅通过第一至第三图像传感器芯片50、100和200同时捕获一个场景时获取的像素数据的集合或聚合。另外，帧同步信号Fsync1或Fsync2可被发送到主机1000，使得图像数据的各个帧的起始点或结束点可被标识。
在一些实现方式中，图像传感器组10中的不同图像传感器芯片可以是对等图像传感器芯片而不由另一图像传感器芯片控制。在实现方式中，图像传感器组10中的一个或更多个图像传感器芯片可关于其它图像传感器芯片被指派特定控制功能。例如，第一至第三图像传感器芯片当中的一个图像传感器芯片可被指定为主图像传感器芯片，其发送单个帧同步信号以通过控制其它图像传感器芯片来使至少一个其它图像传感器芯片从属。在一个实现方式中，这种主图像传感器芯片可以是剩余图像传感器芯片的主设备。在这种主从设计下，各个从图像传感器芯片基于来自主图像传感器芯片的单个帧同步信号来将图像数据发送到主机1000。
在不同应用中，第一至第三图像传感器芯片50、100和200可使用不同的同步方案以备它们被制造成具有不同规格(例如，不同分辨率和不同帧频)。例如，当具有不同同步方案的第一至第三图像传感器芯片使用相同帧同步信号发送图像数据时，由于误同步，可能发生错误。
在同步方案中，图像传感器可基于帧同步信号的波形来标识帧起始点和结束点。例如，各个图像传感器芯片可将脉冲形帧同步信号的上升沿识别为帧起始点，并且可将脉冲形帧同步信号的下降沿识别为帧结束点。在这种情况下，高压脉冲的持续时间可用作单个帧。另选地，各个图像传感器芯片可将脉冲形帧同步信号的下降沿识别为帧起始点，并且可将脉冲形帧同步信号的下降沿识别为帧结束点。在这种情况下，低压脉冲的持续时间可用作单个帧。如果用作从图像传感器芯片的图像传感器芯片具有不同的同步方案，则各个图像传感器芯片可将相同的帧同步信号识别为具有不同定时的不同帧。在这种情况下，这种不兼容可能导致一些图像传感器芯片生成和/或输出错误的图像数据。此外，在一些情况下，主机1000可能无法正常地识别从各个图像传感器芯片接收的图像数据的帧。
另外，由各个图像传感器芯片生成的图像数据可具有不同的分辨率。图像数据的分辨率越高，生成/输出与单个帧对应的图像数据所花费的时间越长。在使用不同的从图像传感器的情况下，如果不同的从图像传感器芯片的图像数据具有不同的分辨率，则一些图像传感器芯片可基于帧同步信号正常地生成并输出图像数据，而其它图像传感器芯片(例如，高分辨率图像传感器芯片)可能无法输出整个图像数据，并且可能发生非预期的数据损失。
另选地，在不同的从图像传感器芯片的图像数据具有不同的分辨率的相同情况下，这些高分辨率图像传感器芯片可基于相同的帧同步信号正常地生成并输出部分图像数据。然而，由于它们无法在单个帧内输出整个图像数据，所以将花费另一帧来输出图像数据的剩余部分，因此使总帧频劣化。如果图像传感器芯片被设计用于高速操作，则图像传感器芯片的性能可严重劣化。
图2所示的图像传感器组10被设计为解决上述问题。对于第一至第三图像传感器芯片50、100和200之间的帧同步，图像传感器组10可使用多个帧同步信号。在这种情况下，术语“帧同步”可指允许图像传感器芯片50、100和200中的每一个在预定义的帧内正常地生成并输出基于帧的图像数据的控制操作。
为了描述方便，假设第一至第三图像传感器芯片50、100、200当中的第一图像传感器芯片50被设定为主图像传感器芯片。另外，假设在第一图像传感器芯片50和第二图像传感器芯片100可基于相同的帧同步信号正常地操作的同时，第三图像传感器芯片200按照与第一图像传感器芯片50和第二图像传感器芯片100不同的方式操作或者可具有与第一图像传感器芯片50和第二图像传感器芯片100不同的规格，使得第三图像传感器芯片200无法像第一图像传感器芯片和第二图像传感器芯片一样基于相同的帧同步信号正常地操作。
第一图像传感器芯片50可向第二图像传感器芯片100发送帧同步所需的第一帧同步信号(Fsync1)。第二图像传感器芯片100可响应于所接收的第一帧同步信号(Fsync1)在预定义的帧内生成并输出图像数据。在这种情况下，第一图像传感器芯片50可通过主引脚(M)输出第一帧同步信号(Fsync1)，并且第二图像传感器芯片100可通过从引脚(S)接收第一帧同步信号(Fsync1)。
第三图像传感器芯片200可从第二图像传感器芯片100而非第一图像传感器芯片50接收帧同步所需的第二帧同步信号(Fsync2)。第三图像传感器芯片200可基于所接收的二帧同步信号(Fsync2)在预定义的帧内生成并输出图像数据。在这种情况下，在第二帧同步信号(Fsync2)的发送和/或接收期间，第二图像传感器芯片100可作为主图像传感器芯片操作，并且第三图像传感器芯片200可作为从图像传感器芯片操作。换言之，第二图像传感器芯片100可通过主引脚(M)输出第二帧同步信号(Fsync2)，并且第三图像传感器芯片200可通过从引脚(S)接收第二帧同步信号(Fsync2)。
第二图像传感器芯片100可包括两个引脚以分别发送和接收帧同步信号。第二图像传感器芯片100可将第一帧同步信号(Fsync1)转换为适合于第三图像传感器芯片200的操作的另一信号，使得第二图像传感器芯片100可生成第二帧同步信号(Fsync2)。以下将参照图3至图6描述第二图像传感器芯片10通过第一帧同步信号(Fsync1)的转换来生成第二帧同步信号(Fsync2)的上述操作的详细描述。
图3是示出图2所示的第二图像传感器芯片100的示例的框图。
参照图3，作为示例而非限制，第二图像传感器芯片100可包括成像传感器阵列110(也可被称为有源像素传感器(APS)阵列)、行解码器120、相关双采样(CDS)电路130、模数转换(ADC)电路140、输出缓冲器150、列解码器160和定时控制器170。应该注意的是，上述元件中的至少一个可被省略或者由其它元件代替。在图3中，定时控制器170以外的元件110-160作为用于被同步以执行成像操作的两个或更多个不同图像传感器芯片的一个图像传感器芯片的一个图像生成块105的一部分而被包括。各个图像传感器芯片可检测图像生成块105内的成像传感器阵列110处的入射光以在基于第一帧同步信号(Fsync1)的时间点生成并输出图像数据。
成像传感器阵列110可包括按照行和列布置的多个像素。成像传感器阵列110的各个像素可包括将入射光转换为电信号的光电转换元件(例如，光电二极管)以及处理电信号的至少一个晶体管。各个像素可响应于从行驱动器120输出的控制信号(CS)来检测/转换光，并且由各个像素生成的电信号可通过多条列线(未示出)发送到CDS块130。控制信号(CS)的类型可根据各个像素的结构(例如，3T、4T、5T等)而变化。例如，在4T像素结构的情况下，控制信号(CS)可包括重置控制信号RG、发送(Tx)控制信号TG和选择控制信号SEL。
行解码器120可生成选择控制信号SEL以选择成像传感器阵列110的任一列。行解码器120可将重置控制信号RS和发送控制信号TG发送到与所选行对应的像素。结果，由所选行的像素生成的模拟型基准信号(或重置信号)和图像信号可被发送到CDS电路130。
CDS电路130可依次采样并保持从成像传感器阵列110传送到各条列线的基准信号和图像信号的集合。即，CDS电路130可采样并保持与各列对应的基准信号和图像信号的电平。
ADC电路140可从CDS电路130接收各列的相关双采样(CDS)信号，可将所接收的CDS信号转换为数字信号，因此可基于数字信号输出图像数据。为此，ADC电路140可包括多个比较器和多个计数器，多个比较器和多个计数器各自被指派给一个或更多个列。
输出缓冲器150可从ADC电路140接收各列的图像数据，可锁存所接收的图像数据，并且可输出锁存的图像数据。输出缓冲器150可暂时存储从ADC电路140输出的图像数据，并且可响应于从定时控制器170接收的控制信号依次输出锁存的图像数据。
列解码器160可响应于从定时控制器170接收的控制信号而选择输出缓冲器150的列。在由列解码器160选择一个或更多个列时，输出缓冲器150可依次输出为各列存储的图像数据。
定时控制器170可向成像传感器阵列110、行解码器120、CDS电路130、ADC电路140、输出缓冲器150和列解码器160发送生成并输出图像数据所需的定时信号、基准信号和控制信号。具体地，定时控制器170可按照可在基于从外部接收的外部帧同步信号或内部帧同步信号的帧时间期间生成并输出与单个帧对应的图像数据的方式来控制成像传感器阵列110、行解码器120、CDS电路130、ADC电路140、输出缓冲器150和列解码器160。即，帧同步信号可以是被配置为生成并输出与各个帧对应的图像数据的第二图像传感器芯片100所需的基准信号。
可从图3的实施方式看出，定时控制器170可接收第一帧同步信号(Fsync1)，并且可按照可在基于第一帧同步信号(Fsync1)的帧时间期间生成并输出与单个帧对应的图像数据的方式来控制第二图像传感器芯片100的构成元件。例如，在接收到第一帧同步信号(Fsync1)时，定时控制器170可生成水平同步信号(Hsync)以确定单行中要启用的像素的范围，并且还生成垂直同步信号(Vsync)以确定成像传感器阵列110中要启用的一个或更多个行。
定时控制器170可包括帧同步信号(Fsync)转换器180。帧同步信号(Fsync)转换器180可将第一帧同步信号(Fsync1)转换为适合于第三图像传感器芯片200的操作的另一信号，因此可生成第二帧同步信号(Fsync2)。如图3所示，在所公开的技术的实施方式中，帧同步信号(Fsync)转换器180可被实现于定时控制器170中。在另一实施方式中，帧同步信号(Fsync)转换器180可作为单独的元件实现在定时控制器170外部。
如上所述，第一帧同步信号(Fsync1)被转换为适合于第三图像传感器芯片200的操作的帧同步信号，并且该转换方案可基于第三图像传感器芯片200的特性来预定义。例如，第三图像传感器芯片200的特性可包括同步方案、分辨率、帧频等，并且以下将参照图4至图6描述基于各种特性的帧同步信号的转换方案。
在另一实施方式中，帧同步信号(Fsync)转换器180可将第一帧同步信号(Fsync1)转换为适合于第三图像传感器芯片200的操作的帧同步信号，并且还可将第一帧同步信号(Fsync1)转换为适合于第二图像传感器芯片100的操作的帧同步信号。在这种情况下，定时控制器170可按照可在基于通过第一帧同步信号(Fsync1)的转换获取的帧同步信号(例如，第三帧同步信号)的帧时间期间生成并输出与单个帧对应的图像数据的方式来控制第二图像传感器芯片100的构成元件。
图3示出第二图像传感器芯片100作为示例。在所公开的技术的一些实施方式中，第一图像传感器芯片50和第三图像传感器芯片200可包括第二图像传感器芯片100的帧同步信号(Fsync)转换器180以外的所有元件。
图4是示出图3所示的帧同步信号(Fsync)转换器180的示例转换操作的时序图。
假设第一图像传感器芯片50和第二图像传感器芯片100中的每一个基于帧同步信号的下降沿被识别为帧起始点并且帧同步信号的上升沿被识别为帧结束点的同步方案来操作。因此，基于第一帧同步信号(Fsync1)，第一图像传感器芯片50和第二图像传感器芯片100中的每一个可如图4所示的时序图表示将其识别为单个帧(1帧)。
然而，在第三图像传感器芯片200基于与第一图像传感器芯片50和第二图像传感器芯片100不同的另一同步方案操作的情况下，需要第一帧同步信号(Fsync1)的转换。假设第三图像传感器芯片200基于帧同步信号的上升沿被识别为帧起始点并且帧同步信号的下降沿被识别为帧结束点的另一同步方案操作。如果第三图像传感器芯片200接收第一帧同步信号(Fsync1)而没有转换，则第三图像传感器芯片200可能错误地将帧起始点识别为帧结束点(反之亦然)，导致第三图像传感器芯片200无法正确地生成并输出图像数据。
在所公开的技术的一些实施方式中，在接收到第一帧同步信号(Fsync1)时，第二图像传感器芯片100的帧同步信号(Fsync)转换器180可反转第一帧同步信号(Fsync1)的电平以生成第二帧同步信号(Fsync2)。帧同步信号(Fsync)转换器180可将第二帧同步信号(Fsync2)发送到第三图像传感器芯片200。
这样，被配置为基于第二帧同步信号(Fsync2)操作的第三图像传感器芯片200可基于第一帧同步信号(Fsync1)操作。因此，第三图像传感器芯片200可将对应帧识别为具有第一帧同步信号(Fsync1)所预期的相同定时的帧(即，1帧)，使得可生成并输出正常图像数据。
图5是示出图3所示的帧同步信号(Fsync)转换器的其它示例转换操作的时序图。
参照图5，假设由第三图像传感器芯片200生成的图像数据的分辨率高于由第一图像传感器芯片50和第二图像传感器芯片100中的每一个生成的图像数据的分辨率。第一图像传感器芯片50和第二图像传感器芯片100可在基于第一帧同步信号(Fsync1)的单个帧(1帧)内生成并输出图像数据。
然而，由于由第三图像传感器芯片200生成的图像数据的分辨率高于从第一图像传感器芯片50和第二图像传感器芯片100中的每一个生成的图像数据的分辨率，所以第三图像传感器芯片200可能无法在第一帧同步信号(Fsync1)的单个帧(1帧)内输出整个图像数据，因此除非第一帧同步信号(Fsync1)被转换，否则可发生非预期的数据损失。
第二图像传感器芯片100的帧同步信号(Fsync)转换器180可接收第一帧同步信号(Fsync1)，可将第一帧同步信号(Fsync1)的指示帧结束点的时间点(例如，上升沿)延迟预定时间(例如，上升沿的滞后)以生成第二帧同步信号(Fsync2)。帧同步信号(Fsync)转换器180可将第二帧同步信号(Fsync2)发送到第三图像传感器芯片200。
在这种情况下，所述预定时间可基于第三图像传感器芯片200可正常地生成并输出图像数据的帧时间来确定。另外，第一帧同步信号(Fsync1)的指示帧结束点的时间点延迟预定时间还可指示第一帧同步信号(Fsync1)的频率与增加的帧时间成比例地逐渐减小。
第三图像传感器芯片200基于具有增加的帧时间的第二帧同步信号(Fsync2)操作，使得第三图像传感器芯片200可在第二帧同步信号(Fsync2)的单个帧(1帧)中生成并输出正常图像数据而不会发生数据损失。
图6是示出基于所公开的技术的实施方式的图3所示的帧同步信号(Fsync)转换器180的其它示例转换操作的时序图。
参照图6，假设由第三图像传感器芯片200生成的图像数据的分辨率低于由第一图像传感器芯片50和第二图像传感器芯片100中的每一个生成的图像数据的分辨率。第一图像传感器芯片50和第二图像传感器芯片100可在基于第一帧同步信号(Fsync1)的单个帧(1帧)内生成并输出图像数据。
然而，从第三图像传感器芯片200生成的图像数据的分辨率显著低于从第一图像传感器芯片50和第二图像传感器芯片100中的每一个生成的图像数据的分辨率。结果，在第一帧同步信号(Fsync1)的单个帧(1帧)内在第三图像传感器芯片200生成并输出图像数据之后剩余的残余时间可能过长，使第三图像传感器芯片200的帧频劣化。如果第三图像传感器芯片200被设计用于高速操作，则第三图像传感器芯片200的性能可能严重劣化。
在所公开的技术的一些实施方式中，第二图像传感器芯片100的帧同步信号(Fsync)转换器180可接收第一帧同步信号(Fsync1)，可将第一帧同步信号(Fsync1)的指示帧结束点的时间点(例如，上升沿)提前预定时间(例如，上升沿的超前)以生成第二帧同步信号(Fsync2)。帧同步信号(Fsync)转换器180可将第二帧同步信号(Fsync2)发送到第三图像传感器芯片200。
在这种情况下，所述预定时间可基于第三图像传感器芯片200可正常地生成并输出图像数据的帧时间来确定。另外，作为将第一帧同步信号(Fsync1)的帧结束点提前预定时间段的结果，第一帧同步信号(Fsync1)的频率与帧时间的减小成比例地逐渐增加。
第三图像传感器芯片200基于具有减小的帧时间的第二帧同步信号(Fsync2)操作，使得第三图像传感器芯片200可在第二帧同步信号(Fsync2)的单个帧(1帧)内生成并输出正常图像数据，同时可按照改进的帧频操作。
在基于所公开的技术的一个实施方式使用包括多个图像传感器芯片的图像传感器组的情况下，当具有不同特性的图像传感器芯片被组合并应用于单个电子装置时，图像传感器组可使用适合于各个图像传感器芯片的特性的一个或更多个帧同步信号来控制各个图像传感器芯片，使得各个图像传感器芯片的操作可优化。
另外，所公开的技术的一些实施方式还可应用于图像传感器组10包括不止三个图像传感器芯片的另一示例。即，基于所公开的技术的图像传感器组10可按照能够执行帧同步信号的这种转换的至少一个图像传感器芯片对与各个图像传感器芯片的操作兼容的帧同步信号进行转换的方式来转换至少一个帧同步信号，并且可将所转换的帧同步信号提供给各个图像传感器芯片，使得各个图像传感器芯片可正常地操作。例如，假设除了第一至第三图像传感器芯片50、100和200之外，图像传感器组还包括第四图像传感器芯片。
如果第四图像传感器芯片按照与第三图像传感器芯片200不同的方式操作或者具有与第三图像传感器芯片200不同的规格，则第二图像传感器芯片100可通过将第一帧同步信号(Fsync1)转换为适合于第四图像传感器芯片的操作的另一信号来生成第三帧同步信号，并且可将第三帧同步信号发送到第四图像传感器芯片。在这种情况下，第二图像传感器芯片100可包括输出第三帧同步信号所需的一个附加主引脚。
如果第四图像传感器芯片按照与第三图像传感器芯片200相同的方式操作并且具有与第三图像传感器芯片200相同或相似的规格，则第二图像传感器芯片100还可按照与第三图像传感器芯片200相同的方式将通过第一帧同步信号(Fsync1)的转换而获取的第二帧同步信号(Fsync2)发送到第四图像传感器芯片。
根据所公开的技术的另一实施方式，如果第四图像传感器芯片按照与第三图像传感器芯片200不同的方式操作或者规格与第三图像传感器芯片200不同，则第三图像传感器芯片200可将第二帧同步信号(Fsync2)转换为适合于第四图像传感器芯片的操作的另一信号，可生成第三帧同步信号，并且可将第三帧同步信号发送到第四图像传感器芯片。在这种情况下，第三图像传感器芯片200可包括输出第三帧同步信号所需的一个附加主引脚。
将理解，本文所使用的各种实施方式和术语并非旨在将本文献中所描述的技术构思限于特定实施方式，而是包括实施方式的各种修改、等同物和/或替代。只要可能，贯穿附图将使用相同的标号来表示相同或相似的部分。如说明书和所附权利要求中所使用的，除非上下文清楚地另外规定，否则术语“一”、“一个”、“该”以及其它类似术语包括单数和复数形式二者。除非上下文中另外说明，否则单数表示可包括复数表示。在本申请中，诸如“A或B”、“A和B中的至少一个”、“A或B中的至少一个”、“A、B或C”、“A、B和C中的至少一个”或“A、B或C中的至少一个”的表达可包括从所列出的相关项当中选择的一个或更多个项的所有可能组合。本申请中所使用的诸如“第一”和“第二”的表达可指示对应构成元件而不管顺序和/或重要性，这些表达用于将构成元件与另一构成元件相区分，并且不限制对应构成元件。当描述构成元件(例如，第一构成元件)“(功能上或通信上)联接到”或“连接到”另一构成元件(例如，第二构成元件)时，应该理解，该构成元件可直接(例如，通过导线)连接到所述另一构成元件，可无线地连接到所述另一构成元件，或者可通过另一个构成元件(例如，第三构成元件)连接到所述另一构成元件。
本申请中所使用的术语“模块”包括以硬件、软件或固件配置的单元，并且可与诸如逻辑、逻辑块、组件或电路的术语互换使用。术语“模块”可以是一体配置的组件或者执行至少一个功能的最小单元或其一部分。术语“模块”可机械地实现或电子地实现，并且可包括例如专用集成电路(ASIC)。
本申请的各种实施方式可被实现为软件(例如，程序)，其包括存储在机器(例如，电子装置)可读的存储介质(例如，板载存储器或外部存储器)中的一个或更多个指令。例如，机器(例如，电子装置)的处理器(例如，处理器)可从存储在存储介质中的指令当中检索至少一个指令，并且可执行所检索到的指令，使得机器可响应于至少一个检索到的指令操作以执行至少一个功能。一个或更多个指令可包括由编译器生成的代码或能够由解释器执行的代码。机器可读存储介质可被实现为非暂时性存储介质。在这种情况下，术语“非暂时性存储介质”可指示存储介质是有形装置并且不包括信号(例如，电磁波)，并且术语“非暂时性”不在数据被永久地存储在存储介质中的一种情况与数据被暂时地存储在存储介质中的另一种情况之间进行区分。
根据各种实施方式，基于本申请所公开的各种实施方式的方法可被包含在计算机程序产品中，然后可被提供给用户。计算机程序产品可作为商品在卖方和买方之间交易。计算机程序产品可被实现为机器可读存储介质(例如，紧凑盘只读存储器CD-ROM)，然后被快速地分发给用户。另选地，计算机程序产品可被直接分发给两个用户装置(例如，智能电话)，可通过应用商店(例如，PlayStoreTM)分发给两个用户装置(例如，智能电话)，或者可在线分发给两个用户装置(例如，智能电话)(例如，下载或上传)。在在线分发中，计算机程序产品的至少一部分可被暂时地或临时地存储在机器可读存储介质(例如，制造公司的服务器、应用商店的服务器或中继服务器的存储器)中。
根据各种实施方式，上述构成元件中的每一个(例如，模块或程序)可包括一个或更多个实体。根据各种实施方式，上述构成元件当中的至少一个构成元件或至少一个操作可被省略，或者可添加一个或更多个其它构成元件或者一个或更多个其它操作。另选地或另外地，多个构成元件(例如，模块或程序)可被集成到仅一个构成元件中。在这种情况下，集成的构成元件可按照与执行这种集成之前多个构成元件当中的对应构成元件所执行的先前操作相同的方式或相似的方式来执行多个构成元件中的每一个的一个或更多个功能。基于各种实施方式，由模块、程序或其它构成元件执行的操作可依次、并行、重复或启发式地执行，上述操作中的至少一个可按照不同的顺序执行或被省略，或者可添加另一操作。
从以上描述显而易见的是，所公开的技术的实施方式可使用与各个图像传感器芯片的特性兼容的帧同步信号来控制用于单个电子装置中的具有不同特性的多个图像传感器芯片，使得各个图像传感器芯片的操作可优化。
所公开的技术的实施方式可提供各种效果，其能够通过上述专利文献直接或间接识别。
本领域技术人员将理解，在不脱离所公开的技术的精神和基本特性的情况下，所公开的技术可按照本文所阐述的方式以外的其它特定方式来实现。因此，上述实施方式应该被解释为例示性的而非限制性的。所公开的技术的范围应该由所附权利要求及其合法等同物确定，而非由以上描述确定。此外，落入所附权利要求的含义和等同范围内的所有改变旨在被涵盖于其中。另外，对于本领域技术人员而言显而易见的是，在所附权利要求中未明确彼此引用的权利要求可作为所公开的技术的实施方式组合地呈现，或者在提交申请之后通过后续修改作为新的权利要求而被包括。
尽管已描述了与所公开的技术一致的多个例示性实施方式，但是应该理解，可基于本公开想出许多其它修改和实施方式。具体地，在本专利文献的公开范围内，可对组成部件和/或布置方式进行许多变化和修改。除了组成部件和/或布置方式的变化和修改之外，对于本领域普通技术人员而言替代使用会是显而易见的。
相关申请的交叉引用
本专利文献要求2019年1月23日提交的韩国专利申请No.10-2019-0008481的优先权和权益，其公开通过引用并入本文。

Claims (20)

1.一种图像传感器芯片，该图像传感器芯片包括：
帧同步信号转换器，该帧同步信号转换器被配置为基于所述图像传感器芯片的特性对从与所述图像传感器芯片分离的第一图像传感器芯片接收的第一帧同步信号进行转换以生成第二帧同步信号；以及
图像生成块，该图像生成块包括成像传感器像素的阵列以接收入射光，从而生成图像数据，并且该图像生成块联接到所述帧同步信号转换器并被配置为在与所述第一帧同步信号相同的时间点基于所述第二帧同步信号生成所述图像数据，
其中，所述图像传感器芯片的特性包括同步方案、分辨率或帧频中的至少一种。
2.根据权利要求1所述的图像传感器芯片，其中，所述帧同步信号转换器通过反转所述第一帧同步信号的逻辑电平来生成所述第二帧同步信号。
3.根据权利要求2所述的图像传感器芯片，其中，所述第二帧同步信号被发送到第三图像传感器芯片，该第三图像传感器芯片与所述图像传感器芯片和所述第一图像传感器芯片分离并被配置为按照与所述第一图像传感器芯片不同的同步方案操作。
4.根据权利要求1所述的图像传感器芯片，其中，所述帧同步信号转换器被配置为通过将所述第一帧同步信号的指示帧结束点的时间点延迟预定时间来生成所述第二帧同步信号。
5.根据权利要求4所述的图像传感器芯片，其中，所述第二帧同步信号被发送到第三图像传感器芯片，该第三图像传感器芯片与所述图像传感器芯片分离并具有高于所述第一图像传感器芯片的分辨率。
6.根据权利要求1所述的图像传感器芯片，其中，所述帧同步信号转换器被配置为通过将所述第一帧同步信号的指示帧结束点的时间点提前预定时间来生成所述第二帧同步信号。
7.根据权利要求6所述的图像传感器芯片，其中，所述第二帧同步信号被发送到第三图像传感器芯片，该第三图像传感器芯片具有低于所述第一图像传感器芯片的分辨率。
8.根据权利要求1所述的图像传感器芯片，该图像传感器芯片还包括：
从引脚，该从引脚被配置为从所述第一图像传感器芯片接收所述第一帧同步信号；以及
主引脚，该主引脚被配置为将所述第二帧同步信号发送到第三图像传感器芯片。
9.根据权利要求1所述的图像传感器芯片，该图像传感器芯片还包括：
定时控制器，该定时控制器被配置为按照在基于所述第一帧同步信号的帧时间期间生成并输出与单个帧对应的图像数据的方式来控制所述图像生成块。
10.根据权利要求9所述的图像传感器芯片，其中，所述定时控制器响应于所述第一帧同步信号而生成水平同步信号和垂直同步信号，
其中，所述水平同步信号确定在像素传感器阵列的单行中要启用的像素的范围，并且所述垂直同步信号确定在所述像素传感器阵列中要启用的一个或更多个行。
11.一种电子装置，该电子装置包括：
图像传感器组，该图像传感器组包括第一图像传感器芯片、第二图像传感器芯片和第三图像传感器芯片，所述第一图像传感器芯片被配置为生成第一帧同步信号，所述第二图像传感器芯片被配置为基于所述第三图像传感器芯片的特性对所述第一帧同步信号进行转换以生成第二帧同步信号，所述第三图像传感器芯片被配置为从所述第二图像传感器芯片接收所述第二帧同步信号；以及
主机，该主机与所述图像传感器组通信并被配置为处理从所述图像传感器组接收的图像数据，
其中，所述第三图像传感器芯片的特性包括同步方案、分辨率或帧频中的至少一种。
12.根据权利要求11所述的电子装置，其中，所述第一图像传感器芯片、所述第二图像传感器芯片和所述第三图像传感器芯片中的每一个响应于所述主机的请求或中断消息而生成所述图像数据。
13.根据权利要求11所述的电子装置，其中，所述图像传感器组还包括第四图像传感器芯片，该第四图像传感器芯片被配置为从所述第二图像传感器芯片接收通过对所述第一帧同步信号进行转换而获取的第三帧同步信号。
14.根据权利要求11所述的电子装置，其中，所述第二图像传感器芯片通过反转所述第一帧同步信号的逻辑电平来生成所述第二帧同步信号。
15.根据权利要求14所述的电子装置，其中，所述第三图像传感器芯片按照与所述第二图像传感器芯片不同的同步方案操作。
16.根据权利要求11所述的电子装置，其中，所述第二图像传感器芯片被配置为通过将所述第一帧同步信号的指示帧结束点的时间点延迟预定时间来生成所述第二帧同步信号。
17.根据权利要求16所述的电子装置，其中，所述第三图像传感器芯片具有高于所述第二图像传感器芯片的分辨率。
18.根据权利要求11所述的电子装置，其中，所述第二图像传感器芯片被配置为通过将所述第一帧同步信号的指示帧结束点的时间点提前预定时间来生成所述第二帧同步信号。
19.根据权利要求18所述的电子装置，其中，所述第三图像传感器芯片具有低于所述第二图像传感器芯片的分辨率。
20.一种操作图像传感器芯片的方法，该方法包括以下步骤：
通过基于所述图像传感器芯片的特性对从第一图像传感器芯片接收的第一帧同步信号进行转换来生成第二帧同步信号；以及
在与所述第一帧同步信号相同的时间点基于所述第二帧同步信号生成图像数据，
其中，所述图像传感器芯片的特性包括同步方案、分辨率或帧频中的至少一种。
CN201910812312.5A 2019-01-23 2019-08-30 图像传感器芯片、电子装置及操作图像传感器芯片的方法 Active CN111479078B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190008481A KR20200091575A (ko) 2019-01-23 2019-01-23 이미지 센서 칩, 전자 장치 및 이미지 센서 칩의 동작 방법
KR10-2019-0008481 2019-01-23

Publications (2)

Publication Number Publication Date
CN111479078A CN111479078A (zh) 2020-07-31
CN111479078B true CN111479078B (zh) 2022-10-11

Family

ID=71609283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910812312.5A Active CN111479078B (zh) 2019-01-23 2019-08-30 图像传感器芯片、电子装置及操作图像传感器芯片的方法

Country Status (3)

Country Link
US (1) US10911657B2 (zh)
KR (1) KR20200091575A (zh)
CN (1) CN111479078B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116112785B (zh) * 2023-02-27 2023-08-22 之江实验室 一种基于fpga的图像传感器帧率控制系统及控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574885A (zh) * 2003-06-23 2005-02-02 三星电机株式会社 在图象传感器和图象处理器之间进行接口的装置和方法
JP2012068457A (ja) * 2010-09-24 2012-04-05 Canon Inc 撮像装置
CN103581586A (zh) * 2012-07-25 2014-02-12 全视技术有限公司 用于生成画中画（pip）图像的设备和方法
CN108432228A (zh) * 2016-10-31 2018-08-21 华为技术有限公司 图像数据的帧同步方法、图像信号处理装置及终端

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3975964B2 (ja) * 2003-04-28 2007-09-12 ブラザー工業株式会社 イメージセンサ、読取装置、及び解像度設定方法
US8717433B2 (en) * 2011-04-11 2014-05-06 Gentex Corporation Image synchronization for a multiple imager system and method thereof
TW201428675A (zh) * 2013-01-08 2014-07-16 Pixart Imaging Inc 影像產生系統與影像產生方法
US9955142B2 (en) * 2013-07-05 2018-04-24 Mediatek Inc. On-line stereo camera calibration device and method for generating stereo camera parameters
TWI563842B (en) * 2013-10-25 2016-12-21 Lips Inc Sensing device and signal processing method thereof
KR102314611B1 (ko) * 2015-09-23 2021-10-18 삼성전자주식회사 양방향 동기가 가능한 카메라, 상기 카메라를 포함하는 카메라 시스템 및 그 동작 방법
KR102425895B1 (ko) * 2015-12-24 2022-07-27 삼성전자주식회사 전자장치의 데이터 동기 장치 및 방법
JP6743427B2 (ja) * 2016-03-08 2020-08-19 株式会社リコー 情報処理装置、撮像システムおよびデータ転送方法
US20180309919A1 (en) * 2017-04-19 2018-10-25 Qualcomm Incorporated Methods and apparatus for controlling exposure and synchronization of image sensors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574885A (zh) * 2003-06-23 2005-02-02 三星电机株式会社 在图象传感器和图象处理器之间进行接口的装置和方法
JP2012068457A (ja) * 2010-09-24 2012-04-05 Canon Inc 撮像装置
CN103581586A (zh) * 2012-07-25 2014-02-12 全视技术有限公司 用于生成画中画（pip）图像的设备和方法
CN108432228A (zh) * 2016-10-31 2018-08-21 华为技术有限公司 图像数据的帧同步方法、图像信号处理装置及终端

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于ARM7PWM定时器的图像传感器时序信号设计;程瑶;《微型机与应用》;20111130;全文 *

Also Published As

Publication number Publication date
KR20200091575A (ko) 2020-07-31
CN111479078A (zh) 2020-07-31
US10911657B2 (en) 2021-02-02
US20200236265A1 (en) 2020-07-23

Similar Documents

Publication Publication Date Title
US11616900B2 (en) Electronic device for recording image as per multiple frame rates using camera and method for operating same
US9332202B2 (en) Solid-state imaging apparatus and imaging system
US9900535B2 (en) Solid-state imaging apparatus, imaging system and method for driving solid-state imaging apparatus
US10785387B2 (en) Electronic device for taking moving picture by adjusting threshold associated with movement of object in region of interest according to movement of electronic device and method for operating same
US9350920B2 (en) Image generating apparatus and method
US8896736B2 (en) Solid-state imaging device, imaging apparatus and signal reading method having photoelectric conversion elements that are targets from which signals are read in the same group
KR102229152B1 (ko) 이미지 촬영 장치
CN105049753A (zh) 图像传感器和摄像设备
US9686450B2 (en) Image capturing apparatus, control method thereof, and storage medium
US11252305B2 (en) Processing apparatus, image device and system with image data via single common data bus
CN111479078B (zh) 图像传感器芯片、电子装置及操作图像传感器芯片的方法
US20120206633A1 (en) Timing generator and method of generating timing signals
CN109309784B (zh) 移动终端
WO2015063930A1 (ja) 延長装置及び作業用ロボット
US11729506B2 (en) Imaging element with processor configured to receive vibration information, imaging apparatus, operation method of imaging element, and program
US11671704B2 (en) Electronic device including a plurality of image sensors and method for thereof
JP7414733B2 (ja) 受信装置および送信装置
US20240107188A1 (en) Vision sensor and image processing device including the same
JP2018148449A (ja) 撮像装置及び撮像装置の制御方法
US9854177B2 (en) Imaging apparatus
US20220276980A1 (en) Transmission device and communication system
EP3952293A1 (en) Imaging element and imaging device
KR20220065562A (ko) 복수의 이미지 센서들을 포함하는 전자 장치 및 그 동작 방법
CN114449192A (zh) 虚拟主动式图像采集设备及其数据传输方法、存储介质、终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant