CN111463189A - 基于系统级封装的柔性装置及其制造方法 - Google Patents

基于系统级封装的柔性装置及其制造方法 Download PDF

Info

Publication number
CN111463189A
CN111463189A CN202010285081.XA CN202010285081A CN111463189A CN 111463189 A CN111463189 A CN 111463189A CN 202010285081 A CN202010285081 A CN 202010285081A CN 111463189 A CN111463189 A CN 111463189A
Authority
CN
China
Prior art keywords
substrate layer
layer
wire
functional chip
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010285081.XA
Other languages
English (en)
Other versions
CN111463189B (zh
Inventor
冯雪
郑坤炜
蔡世生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202010285081.XA priority Critical patent/CN111463189B/zh
Publication of CN111463189A publication Critical patent/CN111463189A/zh
Application granted granted Critical
Publication of CN111463189B publication Critical patent/CN111463189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本公开涉及一种基于系统级封装的柔性装置及其制造方法。该装置包括：第一衬底层，设置有安装有第一功能芯片的凹槽；导线层位于第一衬底层的上方，包括图案化的装置管脚和位置与凹槽相对应的互连导线，第一功能芯片的管脚与互连导线连接；第二衬底层位于导线层上方、其上与凹槽相对应的位置设置有安装第二功能芯片或无源器件的器件通孔，第二功能芯片的管脚、无源器件的管脚分别与互连导线连接；封装体用于封装装置，位于第二衬底层的上方，封装体上设置有用于填充对应的器件通孔第一凸起。本公开实施例所提供的装置及方法，制造工艺简单，延展性好且具有柔性，装置的尺寸小、可靠性好、性能更优；可贴附于各类曲面；适用于各类应用场景。

Description

基于系统级封装的柔性装置及其制造方法
技术领域
本公开涉及柔性电子技术领域，尤其涉及一种基于系统级封装的柔性装置及其制造方法。
背景技术
柔性电子器件自进入人们视野以来，以其轻便性、可延展性与便于集成的特点引起了学界的广泛关注，进展迅猛。相比于传统硬质电子器件，柔性电子器件的应用范围更广，能应用于包括人体、柔性屏在内的各个弯曲曲面上，更能适应未来需求对电子器件提出的要求。
相关技术中，柔性电子器件的大部分生产在柔性电路板(FlexiblePrintedCircuit简称FPC)上，而这必将导致器件的性能受限于FPC的性能，难以满足小型化、快速化、集成化的柔性器件发展需求。
发明内容
有鉴于此，本公开提出了一种基于系统级封装的柔性装置及其制造方法。
根据本公开的一方面，提供了一种基于系统级封装的柔性装置，所述装置包括：
第一衬底层，所述第一衬底层上设置有至少一个凹槽，所述凹槽中安装有第一功能芯片；
导线层，位于所述第一衬底层的上方，所述导线层包括图案化的互连导线和装置管脚，所述互连导线的位置与所述凹槽相对应，所述第一功能芯片的管脚与所述互连导线连接；
第二衬底层，位于所述导线层上方，所述第二衬底层上与所述凹槽相对应的位置设置有器件通孔，所述器件通孔中安装第二功能芯片或无源器件，所述第二功能芯片的管脚、所述无源器件的管脚分别与所述互连导线连接；
封装体，用于封装所述装置，位于所述第二衬底层的上方，所述封装体靠近所述第二衬底层的一面、与所述器件通孔相对应的位置设置有第一凸起，所述第一凸起用填充对应的器件通孔中未被所述第二功能芯片或所述无源器件填充的部分，
其中，所述导线层中未被所述第二衬底层和所述封装体覆盖的部分为所述装置管脚，所述第一衬底层、所述第二衬底层和所述封装体的材料为柔性材料。
对于上述装置，在一种可能的实现方式中，在所述第一功能芯片的厚度小于所述凹槽的深度时，所述装置还包括：
填充层，位于所述第一衬底层和所述导线层之间，所述填充层上靠近所述第一衬底层的一面、与所述凹槽对应的位置设置有第二凸起，所述第二凸起用于填充对应的凹槽，
所述填充层中与所述凹槽相对应的位置设置有导线通孔，所述导线通孔中设置有层间导线，所述第一功能芯片的管脚通过所述层间导线与所述互连导线连接，
其中，所述填充层的材料为柔性材料。
对于上述装置，在一种可能的实现方式中，所述第一功能芯片的厚度与所述凹槽的深度相同。
对于上述装置，在一种可能的实现方式中，所述互连导线的形状为可延展形状，所述可延展形状包括蜿蜒型和/或分形中的任一种。
根据本公开的另一方面，提供了一种基于系统级封装的柔性装置的制造方法，所述方法包括：
对制备好的第一衬底层进行刻蚀，以在所述第一衬底层上形成至少一个凹槽；
将第一功能芯片放置于对应的凹槽中，所述第一功能芯片的管脚远离所述凹槽的底部；
在所述第一衬底层所述凹槽所在的一面图案化制备出互连导线和装置管脚，形成导线层，所述互连导线的位置与凹槽相对应，所述第一功能芯片的管脚与所述互连导线连接；
在所述导线层上制备第二衬底层，并对所述第二衬底层进行刻蚀，以在所述第二衬底层上、与所述凹槽相对应的位置形成器件通孔；
将第二功能芯片和/或无源器件安装在对应的器件通孔中，所述第二功能芯片的管脚、所述无源器件的管脚分别与对应的互连导线连接；
在所述第二衬底层上制备封装体，形成基于系统级封装的柔性装置，
其中，所述封装体靠近所述第二衬底层的一面、与所述器件通孔相对应的位置设置有第一凸起，所述第一凸起用填充对应的器件通孔中未被所述第二功能芯片或所述无源器件填充的部分，
所述导线层中未被所述第二衬底层和所述封装体覆盖的部分为所述装置管脚，所述第一衬底层、所述第二衬底层和所述封装体的材料为柔性材料。
对于上述方法，在一种可能的实现方式中，在所述第二衬底层上制备封装体，形成基于系统级封装的柔性装置，包括：
在所述第二衬底层上制备封装体；
对所述封装体、所述第二衬底层进行刻蚀，暴露出所述装置管脚，得到所述基于系统级封装的柔性装置。
对于上述方法，在一种可能的实现方式中，在所述第一功能芯片的厚度小于所述凹槽的深度时，在所述第一衬底层所述凹槽所在的一面图案化制备出互连导线和装置管脚，形成导线层，包括：
在制备导线层之前，在所述第一衬底层上制备填充层，所述填充层上靠近所述第一衬底层的一面、与所述凹槽对应的位置设置有第二凸起，所述第二凸起用于填充对应的凹槽；
对所述填充层进行刻蚀形成导线通孔，所述导线通孔的位置与所述凹槽相对应；
在所述导线通孔中沉积金属，形成层间导线；
在所述填充层上图案化制备出互连导线和装置管脚，形成导线层，
其中，所述第一功能芯片的管脚通过所述层间导线与所述互连导线连接，所述填充层的材料为柔性材料。
对于上述方法，在一种可能的实现方式中，所述第一功能芯片的厚度与所述凹槽的深度相同。
对于上述方法，在一种可能的实现方式中，所述互连导线的形状为可延展形状，所述可延展形状包括蜿蜒型和/或分形中的任一种。
本公开实施例所提供的基于系统级封装的柔性装置及其制造方法，制造装置的工艺简单，所制造的装置的延展性好且具有柔性，装置的尺寸小、可靠性好、性能更优；可贴附于各类曲面，如人类等生物体内部、表面；适用于各类应用场景，生物体生理参数检测等。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
图1示出根据本公开一实施例的基于系统级封装的柔性装置的结构示意图。
图2示出根据本公开一实施例的基于系统级封装的柔性装置的结构示意图。
图3示出根据本公开一实施例的基于系统级封装的柔性装置的制造方法中的流程图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
系统级封装技术(SiP)是一种将多个不同功能的芯片、MEMS器件等电子元件集成到一个封装系统之内的技术。将各类不同工艺、不同功能的芯片相互连接之后集成封装，能够大大减少焊点的数量，元器件之间的连接损耗也会减小，寄生阻抗减低，在可靠性提高的同时能适应高频高速的信号，使得单芯片的集成过程变得十分高效，是缩小线宽、降低尺寸、提高集成度的有效途径。
图1示出根据本公开一实施例的基于系统级封装的柔性装置的结构示意图。如图1所示，该装置从下到上依次包括第一衬底层100、导线层300、第二衬底层400和封装体600。所述第一衬底层、所述第二衬底层和所述封装体的材料为柔性材料。
第一衬底层100上设置有至少一个凹槽101，所述凹槽101中安装有第一功能芯片200。
导线层300位于所述第一衬底层100的上方，所述导线层300包括图案化的互连导线301和装置管脚302，所述互连导线301的位置与所述凹槽101相对应，所述第一功能芯片200的管脚与所述互连导线301连接。其中，所述导线层300中未被所述第二衬底层400和所述封装体600覆盖的部分为所述装置管脚302。
第二衬底层400位于所述导线层300上方，所述第二衬底层400上与所述凹槽101相对应的位置设置有器件通孔401，所述器件通孔401中安装第二功能芯片502或无源器件501，所述第二功能芯片502的管脚、所述无源器件501的管脚分别与所述互连导线301连接。
封装体600用于封装所述装置，位于所述第二衬底层400的上方，所述封装体600靠近所述第二衬底层400的一面、与所述器件通孔401相对应的位置设置有第一凸起601，所述第一凸起601用填充对应的器件通孔401中未被所述第二功能芯片502或所述无源器件501填充的部分。
在本实施例中，装置中所述第一衬底层、所述第二衬底层和所述封装体所使用的材料为柔性材料可以相同，也可以不同。制备第一衬底层和第二衬底层的柔性材料可以具有以下特性：具有良好延展性和柔性，以保证装置本身的柔性和可延展性；弹性模量低(如弹性模量的范围可以为100KPa-100MPa)；可靠性良好，保证在制造装置的过程中进行沉积、刻蚀时的可靠性以及装置的可靠性；具有良好的防水、导热性能。柔性材料的初始状态可以为液态，以保证制备装置的过程中可以利用液态材料精准控制所制备衬底的尺寸。封装体的柔性材料可以具有以下特性：良好的防水性和密封性、具有一定的透气性、导热性较好；还可以有一定的电磁屏蔽特性，以使得装置免于外界的电磁干扰。
在本实施例中，第一功能芯片和第二功能芯片可以是具备相应功能的IC芯片裸片，以实现装置的功能。第一功能芯片和第二功能芯片可以是小型、轻薄的芯片，例如，第一功能芯片和第二功能芯片的尺寸可以为1mm×1mm，厚度可以小于或等于300μm。为保证装置的小尺寸需求，可以将IC芯片裸片减薄后安装。可以采用倒装工艺实现第一功能芯片和第二功能芯片的安装。
在本实施例中，无源器件可以是电阻、电容等无需外加电源即可显示器电学特性的器件，与功能芯片一起实现装置的功能。无源器件可以选取贴片型的轻薄器件。
在本实施例中，由于功能芯片(也即第一功能芯片和第二功能芯片)较为脆弱、易损坏，可以将功能芯片(第一功能芯片或第二功能芯片)设置于装置的中间区域。并且，还可以将功能芯片的位置设置在装置的中性层，从力学角度来分析，在整个装置仅发生弯曲变形时，上下表面一般承受相同大小的拉、压应力，应力沿着厚度方向呈线性变化，也就是说在厚度为某一值处(一般是总厚度的一半处)，会存在一个中性面，此面上应力为0，只存在弯曲，因此若能将功能芯片置于此处或是此处附近层上，便可大大优化功能芯片自身的受力情况，保护好功能芯片。同时，由于无源器件一般无法减薄，且其厚度相对大于功能芯片，因此，将无源器件放在最上层(也即封装层)中，可以调节装置中性层的位置，并且也可以缩减装置的整体厚度。
在本实施例中，装置中的导线层的材料可以是柔性和可延展性好的金属材料，例如，金、铜。
本公开实施例所提供的基于系统级封装的柔性装置，延展性好且具有柔性，装置的尺寸小、可靠性好、性能更优；可贴附于各类曲面，如人类等生物体内部、表面；适用于各类应用场景，生物体生理参数检测等。
图2示出根据本公开一实施例的基于系统级封装的柔性装置的结构示意图。在一种可能的实现方式中，如图2所示，在所述第一功能芯片200的厚度小于所述凹槽101的深度时，所述装置还包括：
填充层700，位于所述第一衬底层100和所述导线层300之间，所述填充层700上靠近所述第一衬底层100的一面、与所述凹槽101对应的位置设置有第二凸起701，所述第二凸起701用于填充对应的凹槽101。
所述填充层700中与所述凹槽101相对应的位置设置有导线通孔702，所述导线通孔702中设置有层间导线703，所述第一功能芯片200的管脚通过所述层间导线703与所述互连导线301连接。其中，所述填充层700的材料为柔性材料。这样，可以保证导线层制备在表面平滑的填充层上，保证了导线层的可靠性和稳定性。填充层的柔性材料可以与第一衬底层、第二衬底层、封装体的材料相同，或不同，本公开对此不作限制。
图3示出根据本公开一实施例的基于系统级封装的柔性装置的制造方法中的流程图。如图3所示，该方法用于制造上述基于系统级封装的柔性装置，该方法包括步骤S101至步骤S106。
步骤S101，对制备好的第一衬底层进行刻蚀，以在所述第一衬底层上形成至少一个凹槽。
在本实施例中，可以光刻等刻蚀工艺对第一衬底层进行刻蚀，本公开对此不作限制。
步骤S102，将第一功能芯片放置于对应的凹槽中，所述第一功能芯片的管脚远离所述凹槽的底部。
步骤S103，在所述第一衬底层所述凹槽所在的一面图案化制备出互连导线和装置管脚，形成导线层，所述互连导线的位置与凹槽相对应，所述第一功能芯片的管脚与所述互连导线连接。所述导线层中未被所述第二衬底层和所述封装体覆盖的部分为所述装置管脚。
在本实施例中，可以先在第一衬底层上沉积金属层，该金属层需覆盖第一衬底层和凹槽中的第一功能芯片。而后可以采用光刻等刻蚀工艺，对金属层间进行图案化处理，得到互连导线和装置管脚，形成导线层。也可以预先制备出导线层，而后将导线层转移至第一衬底层上，本公开对此不作限制。
步骤S104，在所述导线层上制备第二衬底层，并对所述第二衬底层进行刻蚀，以在所述第二衬底层上、与所述凹槽相对应的位置形成器件通孔。
在本实施例中，可以采用光刻等刻蚀工艺对第二衬底层进行刻蚀，本公开对此不作限制。
步骤S105，将第二功能芯片和/或无源器件安装在对应的器件通孔中，所述第二功能芯片的管脚、所述无源器件的管脚分别与对应的互连导线连接。
在本实施例中，可以采用倒装焊工艺实现第一功能芯片、第二功能芯片和无源器件的安装。以第二功能芯片为例，可以先在第二功能芯片的表面植球(焊球)，而后将带有焊球的第二功能芯片倒置放入器件通孔中、并使得焊球与互连导线对准，而后采用热固化、或者紫外线加热固化的方式使得第二功能芯片与互连导线连接。
步骤S106，在所述第二衬底层上制备封装体，形成基于系统级封装的柔性装置，其中，所述封装体靠近所述第二衬底层的一面、与所述器件通孔相对应的位置设置有第一凸起，所述第一凸起用填充对应的器件通孔中未被所述第二功能芯片或所述无源器件填充的部分。
其中，所述第一衬底层、所述第二衬底层和所述封装体的材料为柔性材料。
本公开实施例所提供的基于系统级封装的柔性装置，制造装置的工艺简单，延展性好且具有柔性，装置的尺寸小、可靠性好、性能更优；可贴附于各类曲面，如人类等生物体内部、表面；适用于各类应用场景，生物体生理参数检测等。
在一种可能的实现方式中，在所述第二衬底层上制备封装体，形成基于系统级封装的柔性装置，可以包括：
在所述第二衬底层上制备封装体；
对所述封装体、所述第二衬底层进行刻蚀，暴露出所述装置管脚，得到所述基于系统级封装的柔性装置。
在本实施例中，可以在制备封装体之前预先对第二衬底层进行刻蚀，以暴露出导线层中的装置管脚。或者，也可以在制备第二衬底层时，按照预先设置好的尺寸进行制备，以保证第二衬底层能够不覆盖在装置管脚上。或者，也可以在制备好封装体后对封装体和第二衬底层进行刻蚀，以暴露出导线层中的装置管脚。本领域技术人员可以根据需要对暴露装置管脚的方式进行设置，本公开对此不作限制。
在一种可能的实现方式中，在所述第一功能芯片的厚度小于所述凹槽的深度时，在所述第一衬底层所述凹槽所在的一面图案化制备出互连导线和装置管脚，形成导线层，可以包括：
在制备导线层之前，在所述第一衬底层上制备填充层，所述填充层上靠近所述第一衬底层的一面、与所述凹槽对应的位置设置有第二凸起，所述第二凸起用于填充对应的凹槽；
对所述填充层进行刻蚀形成导线通孔，所述导线通孔的位置与所述凹槽相对应；
在所述导线通孔中沉积金属，形成层间导线；
在所述填充层上图案化制备出互连导线和装置管脚，形成导线层，
其中，所述第一功能芯片的管脚通过所述层间导线与所述互连导线连接，所述填充层的材料为柔性材料。
在该实现方式中，层间导线的材料可以是具有柔性和可延展性的金属材料，如金、铜等。可以采用光刻工艺对填充层进行刻蚀。这样，可以进一步扩大装置的适用范围，使得装置可以适用于各类工况，也是的装置的功能更加多样化。
在一种可能的实现方式中，所述第一功能芯片的厚度与所述凹槽的深度相同。这样，可以保证第一功能芯片安装于芯片安装位之后，保证第一衬底层靠近凹槽的一面构成一个平滑的平面，便于后续制备导线层，以及保证导线层的可靠性和稳定性。
在一种可能的实现方式中，所述互连导线的形状为可延展形状，所述可延展形状包括蜿蜒型和/或分形中的任一种。
在该实现方式中，将互连导线设置可延展形状可以提高其可延展性，提高装置的拉伸性能。
需要说明的是，尽管以上述实施例作为示例介绍了基于系统级封装的柔性装置及其制造方法如上，但本领域技术人员能够理解，本公开应不限于此。事实上，用户完全可根据个人喜好和/或实际应用场景灵活设定各步骤和部分，只要符合本公开的技术方案即可。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (9)

1.一种基于系统级封装的柔性装置，其特征在于，所述装置包括：
第一衬底层，所述第一衬底层上设置有至少一个凹槽，所述凹槽中安装有第一功能芯片；
导线层，位于所述第一衬底层的上方，所述导线层包括图案化的互连导线和装置管脚，所述互连导线的位置与所述凹槽相对应，所述第一功能芯片的管脚与所述互连导线连接；
第二衬底层，位于所述导线层上方，所述第二衬底层上与所述凹槽相对应的位置设置有器件通孔，所述器件通孔中安装第二功能芯片或无源器件，所述第二功能芯片的管脚、所述无源器件的管脚分别与所述互连导线连接；
封装体，用于封装所述装置，位于所述第二衬底层的上方，所述封装体靠近所述第二衬底层的一面、与所述器件通孔相对应的位置设置有第一凸起，所述第一凸起用填充对应的器件通孔中未被所述第二功能芯片或所述无源器件填充的部分，
其中，所述导线层中未被所述第二衬底层和所述封装体覆盖的部分为所述装置管脚，所述第一衬底层、所述第二衬底层和所述封装体的材料为柔性材料。
2.根据权利要求1所述的装置，其特征在于，在所述第一功能芯片的厚度小于所述凹槽的深度时，所述装置还包括：
填充层，位于所述第一衬底层和所述导线层之间，所述填充层上靠近所述第一衬底层的一面、与所述凹槽对应的位置设置有第二凸起，所述第二凸起用于填充对应的凹槽，
所述填充层中与所述凹槽相对应的位置设置有导线通孔，所述导线通孔中设置有层间导线，所述第一功能芯片的管脚通过所述层间导线与所述互连导线连接，
其中，所述填充层的材料为柔性材料。
3.根据权利要求1所述的装置，其特征在于，所述第一功能芯片的厚度与所述凹槽的深度相同。
4.根据权利要求1所述的装置，其特征在于，所述互连导线的形状为可延展形状，所述可延展形状包括蜿蜒型和/或分形中的任一种。
5.一种基于系统级封装的柔性装置的制造方法，其特征在于，所述方法包括：
对制备好的第一衬底层进行刻蚀，以在所述第一衬底层上形成至少一个凹槽；
将第一功能芯片放置于对应的凹槽中，所述第一功能芯片的管脚远离所述凹槽的底部；
在所述第一衬底层所述凹槽所在的一面图案化制备出互连导线和装置管脚，形成导线层，所述互连导线的位置与凹槽相对应，所述第一功能芯片的管脚与所述互连导线连接；
在所述导线层上制备第二衬底层，并对所述第二衬底层进行刻蚀，以在所述第二衬底层上、与所述凹槽相对应的位置形成器件通孔；
将第二功能芯片和/或无源器件安装在对应的器件通孔中，所述第二功能芯片的管脚、所述无源器件的管脚分别与对应的互连导线连接；
在所述第二衬底层上制备封装体，形成基于系统级封装的柔性装置，
其中，所述封装体靠近所述第二衬底层的一面、与所述器件通孔相对应的位置设置有第一凸起，所述第一凸起用填充对应的器件通孔中未被所述第二功能芯片或所述无源器件填充的部分，
所述导线层中未被所述第二衬底层和所述封装体覆盖的部分为所述装置管脚，所述第一衬底层、所述第二衬底层和所述封装体的材料为柔性材料。
6.根据权利要求5所述的方法，其特征在于，在所述第二衬底层上制备封装体，形成基于系统级封装的柔性装置，包括：
在所述第二衬底层上制备封装体；
对所述封装体、所述第二衬底层进行刻蚀，暴露出所述装置管脚，得到所述基于系统级封装的柔性装置。
7.根据权利要求5所述的方法，其特征在于，在所述第一功能芯片的厚度小于所述凹槽的深度时，在所述第一衬底层所述凹槽所在的一面图案化制备出互连导线和装置管脚，形成导线层，包括：
在制备导线层之前，在所述第一衬底层上制备填充层，所述填充层上靠近所述第一衬底层的一面、与所述凹槽对应的位置设置有第二凸起，所述第二凸起用于填充对应的凹槽；
对所述填充层进行刻蚀形成导线通孔，所述导线通孔的位置与所述凹槽相对应；
在所述导线通孔中沉积金属，形成层间导线；
在所述填充层上图案化制备出互连导线和装置管脚，形成导线层，
其中，所述第一功能芯片的管脚通过所述层间导线与所述互连导线连接，所述填充层的材料为柔性材料。
8.根据权利要求5所述的方法，其特征在于，所述第一功能芯片的厚度与所述凹槽的深度相同。
9.根据权利要求5所述的方法，其特征在于，所述互连导线的形状为可延展形状，所述可延展形状包括蜿蜒型和/或分形中的任一种。
CN202010285081.XA 2020-04-13 2020-04-13 基于系统级封装的柔性装置及其制造方法 Active CN111463189B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010285081.XA CN111463189B (zh) 2020-04-13 2020-04-13 基于系统级封装的柔性装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010285081.XA CN111463189B (zh) 2020-04-13 2020-04-13 基于系统级封装的柔性装置及其制造方法

Publications (2)

Publication Number Publication Date
CN111463189A true CN111463189A (zh) 2020-07-28
CN111463189B CN111463189B (zh) 2022-03-18

Family

ID=71679697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010285081.XA Active CN111463189B (zh) 2020-04-13 2020-04-13 基于系统级封装的柔性装置及其制造方法

Country Status (1)

Country Link
CN (1) CN111463189B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105659375A (zh) * 2014-09-26 2016-06-08 英特尔公司 柔性封装架构
US20160233167A1 (en) * 2015-02-10 2016-08-11 Ibiden Co., Ltd. Semiconductor element built-in wiring board and method for manufacturing the same
CN107342265A (zh) * 2017-07-21 2017-11-10 华进半导体封装先导技术研发中心有限公司 扇出型封装结构及其制造方法
CN108666308A (zh) * 2018-06-19 2018-10-16 清华大学 柔性集成封装系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105659375A (zh) * 2014-09-26 2016-06-08 英特尔公司 柔性封装架构
US20160233167A1 (en) * 2015-02-10 2016-08-11 Ibiden Co., Ltd. Semiconductor element built-in wiring board and method for manufacturing the same
CN107342265A (zh) * 2017-07-21 2017-11-10 华进半导体封装先导技术研发中心有限公司 扇出型封装结构及其制造方法
CN108666308A (zh) * 2018-06-19 2018-10-16 清华大学 柔性集成封装系统

Also Published As

Publication number Publication date
CN111463189B (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
US7145225B2 (en) Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
TW503496B (en) Chip packaging structure and manufacturing process of the same
US7230328B2 (en) Semiconductor package and laminated semiconductor package
JP4749795B2 (ja) 半導体装置
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
EP1156705A1 (en) Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US20020070446A1 (en) Semiconductor device and method for the production thereof
JP2006196865A (ja) 電子部品実装構造体及びその製造方法
US7678612B2 (en) Method of manufacturing semiconductor device
WO2005114728A1 (ja) 半導体装置並びに配線基板及びその製造方法
US7452809B2 (en) Fabrication method of packaging substrate and packaging method using the packaging substrate
JP4062066B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
KR102101712B1 (ko) 브릿지 기판을 포함하는 인쇄회로기판
JP2009528707A (ja) 多層パッケージ構造物及びその製造方法
WO2005114729A1 (ja) 半導体装置及び配線基板
CN111463189B (zh) 基于系统级封装的柔性装置及其制造方法
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
US20050023666A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
CN111463187B (zh) 基于系统级封装的柔性装置及其制造方法
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant