CN111462799B - 存储器的读取方法、装置及存储系统 - Google Patents

存储器的读取方法、装置及存储系统 Download PDF

Info

Publication number
CN111462799B
CN111462799B CN202010232128.6A CN202010232128A CN111462799B CN 111462799 B CN111462799 B CN 111462799B CN 202010232128 A CN202010232128 A CN 202010232128A CN 111462799 B CN111462799 B CN 111462799B
Authority
CN
China
Prior art keywords
voltage
memory
temperature
reading
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010232128.6A
Other languages
English (en)
Other versions
CN111462799A (zh
Inventor
王启光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111105824.1A priority Critical patent/CN113823345A/zh
Priority to CN202010232128.6A priority patent/CN111462799B/zh
Publication of CN111462799A publication Critical patent/CN111462799A/zh
Application granted granted Critical
Publication of CN111462799B publication Critical patent/CN111462799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种存储器的读取方法、装置及存储系统。读取方法包括：获取存储器的读取温度，其中，存储器包括衬底设于衬底上的堆叠结构，堆叠结构内形成有存储串，存储串包括多个存储单元，每个存储单元包括沟道，多个存储单元串联连接使得多个存储单元的沟道连接形成总沟道，总沟道的顶部连接至位线，总沟道的底部连接至源级线；在位线上加载第一电压，并在源级线上加载第二电压，其中，第一电压大于第二电压，且第一电压与第二电压的电压差值随着读取温度的降低而增大。本发明解决了跨温读取时，阈值电压分布展宽程度不同，导致各编程态间距离变小的程度不同，态与态之间的距离不同，且在态与态之间的距离较小时，容易造成读取错误的技术问题。

Description

存储器的读取方法、装置及存储系统
技术领域
本发明涉及存储器件技术领域，特别涉及一种存储器的读取方法、装置及存储系统。
背景技术
三维NAND存储器由于其高存储密度，成熟的制备工艺，已经成为商业化的主流存储结构之一。随着应用领域扩大，三维NAND存储器在不同温度下的可靠性成为重要的产品验证项目之一。
在对存储器的各存储单元进行编程后，使各存储单元的阈值电压改变，从而实现信息存储。在信息存储之后，需要对信息进行读取。目前，一般地，对存储器的编程-读取方法为：低温编程，高温读取；高温编程，低温读取。存储单元在较低的编程温度编程后，在高温下进行读操作时，存储单元的阈值电压发生较小漂移，阈值电压分布展宽，整个编程态的分布变宽，态与态之间的读窗口变小。当存储单元在较高的编程温度编程后，在低温下进行读操作时，沟道的电阻升高，存储单元的阈值电压发生较大漂移，阈值电压分布明显展宽，整个编程态的分布变宽，态与态之间的读窗口变小。
对于高温读取和低温读取两种过程，存储单元阈值电压漂移幅度不同，这导致跨温读取时，阈值电压分布展宽程度不同，导致各编程态间距离变小的程度不同，而在态与态之间的距离不同，且在态与态之间的距离较小时，容易造成读取错误。
发明内容
本发明的目的在于提供一种存储器的读取方法、装置及存储系统，以解决跨温读取时，阈值电压分布展宽程度不同，导致各编程态间距离变小的程度不同，态与态之间的距离不同，且在态与态之间的距离较小时，容易造成读取错误的技术问题。
本发明提供一种存储器的读取方法，包括：
获取存储器的读取温度，其中，所述存储器包括衬底和设于所述衬底上的堆叠结构，所述堆叠结构内形成有存储串，所述存储串包括多个存储单元，每个所述存储单元包括沟道，多个所述存储单元串联连接使得多个所述存储单元的沟道连接形成总沟道，所述总沟道的顶部连接至位线，所述总沟道的底部连接至源级线；以及
在所述位线上加载第一电压，并在所述源级线上加载第二电压，其中，所述第一电压大于所述第二电压，且所述第一电压与所述第二电压的电压差值随着所述读取温度的降低而增大。
在至少一个实施例中，还包括：
根据多次获取的所述读取温度与所述电压差值生成读取温度-电压差值的对应关系。
在至少一个实施例中，还包括：
在获取所述读取温度之前，获取所述存储器的编程温度；
在获取所述读取温度之后，计算所述读取温度与所述编程温度的温度差；
根据所述温度差控制所述第一电压与所述第二电压的电压差值的改变量。
在至少一个实施例中，还包括：
增大所述第一电压，以在所述读取温度降低时，增大所述第一电压与所述第二电压的差值。
在至少一个实施例中，还包括：
减小所述第二电压，以在所述读取温度降低时，增大所述第一电压与所述第二电压的差值。
在至少一个实施例中，还包括：
增大所述第一电压并减小所述第二电压，以在所述读取温度降低时，增大所述第一电压与所述第二电压的差值。
在至少一个实施例中，所述堆叠结构包括：设于所述衬底上的源级晶体管、设于所述源级晶体管上的多个存储层、以及设于所述存储层上的漏极晶体管，所述多个存储层中的一层为读取存储层，所述多个存储层中的其余层为非读取存储层；
所述读取方法还包括：
在所述位线上加载第一电压并在所述源级线上加载第二电压时，在所述漏极晶体管与所述源级晶体管上均加载开启电压，在所述读取存储层上加载读取电压，在所述非读取存储层上加载导通电压，以使所述总沟道导通。
本发明提供一种存储器的读取装置，包括：
温度传感器，用于获取存储器的读取温度，其中，所述存储器包括衬底设于所述衬底上的堆叠结构，所述堆叠结构内形成有存储串，所述存储串包括多个存储单元，每个所述存储单元包括沟道，多个所述存储单元串联，以使得多个所述存储单元的沟道连接形成总沟道，所述总沟道的顶部连接至位线，所述总沟道的底部连接至源级线；
外围电路，用于在所述位线上加载第一电压，以及在所述源级线上加载第二电压，其中，所述第一电压大于所述第二电压，且所述第一电压与所述第二电压的电压差值随着所述读取温度的降低而增大。
在至少一个实施例中，所述外围电路还用于根据多次获取的所述读取温度与所述电压差值生成读取温度-电压差值的对应关系。
在至少一个实施例中，
所述温度传感器还用于在获取所述读取温度之前，获取所述存储器的编程温度；
所述温度传感器还用于在获取所述读取温度之后，计算所述读取温度与所述编程温度的温度差；
所述外围电路还用于根据所述温度差控制所述第一电压与所述第二电压的电压差值的改变量。
本发明提供一种存储系统，包括：
存储器，所述存储器包括：衬底；设于所述衬底上的堆叠结构，所述堆叠结构内形成有存储串，所述存储串包括多个存储单元，每个所述存储单元包括沟道，多个所述存储单元串联连接使得多个所述存储单元的沟道连接形成总沟道，所述总沟道的顶部连接至位线，所述总沟道的底部连接至源级线；
温度传感器，用于获取存储器的读取温度，其中，所述温度传感器内嵌于所述存储器内；
外围电路，用于在所述位线上加载第一电压，并在所述源级线上加载第二电压，其中，所述第一电压大于所述第二电压，且所述第一电压与所述第二电压的电压差值随着所述读取温度的降低而增大。
综上所述，本申请的第一电压与第二电压的电压差值随着读取温度的降低而增大，实现了在不同的读取温度下，设置差异化的第一电压与第二电压的电压差值，即在读取温度较低时，第一电压与第二电压的电压差值较大，读取温度较高时，第一电压与第二电压的电压差值较小，这不仅可以在读取温度较高时，节约能源，而且还可以在读取温度较低或读取电压较高时，存储单元的阈值电压均不会发生漂移，或者基本不会发生漂移，存储单元的阈值电压分布较窄，整个编程态的分布窄，态与态之间的距离较大，态与态之间的读窗口较大，态与态之间的读窗口可以满足标准要求，不会发生读取错误。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统的存储器编程方法的流程示意图。
图2为传统的编程操作期间施加到存储单元上的电压示意图。
图3a-图3b为传统的编程操作期间的时序图。
图4为实际存储器某一页中某个编程态在ISPP的多次编程步骤中的阈值电压分布图。
图5为传统的高温编程-低温读取操作期间存储单元上的阈值电压漂移的示意图。
图6为传统的低温编程-高温读取操作期间存储单元上的阈值电压漂移的示意图。
图7为本发明实施例提供的存储器读取方法的流程示意图。
图8为本发明具体示例提供的存储器的结构示意图。
图9为本发明实施例提供的存储器读取装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在描述本发明的具体实施方式之前，先简单介绍下传统的存储器的编程方法。
图1为传统的存储器编程方法的流程示意图，图2为传统方法中编程操作期间施加到存储单元上的电压示意图。如图1和图2所示，传统方法中采用步进式脉冲编程(Increment Step Pulse Program，ISPP)进行写操作。对于NAND闪存器而言，写操作是以页为单位进行的；以一个页里面的某个存储单元为例，开始编程后，先在该存储单元上加载一个起始编程电压，然后验证是否编写到目标阈值；如果没有达到目标阈值，再用高一些的电压编写一下；重复以上过程，直到在验证步骤中发现这个存储单元的阈值电压已经被编写达到目标阈值，此时，该存储单元编程完成，在后续时间内该存储单元上施加编程抑制电压，使其不再被编程；当这个页所有存储单元的阈值电压均编写到目标阈值时，整个页的编写过程结束。
图3a-图3b示出了传统方法中编程操作期间的时序图。如图3a-图3b所示，在编程时，选中的字线上加载编程电压，非选中的字线上加载导通电压，选中单元串的上选择管加载开启电压而打开，从而使选中字线的低电位传导到沟道，如此实现编程操作；当编程抑制时，在该单元串的位线上加载一个编程抑制电压，即从低电位变为高电位，使上选择管关断，沟道浮空，从而对应的选中字线上的存储单元不会再被编程。
图4为实际存储器某一页中某个编程态在ISPP的多次编程步骤中的阈值电压分布图。图中各曲线分别表示ISPP中一次编程后各存储单元阈值电压的分布状况，即各阈值电压与具有该阈值电压的存储单元的数目之间的关系。具体地，图中每一曲线的峰值处所对应的阈值电压为最多数量存储单元具有的阈值电压。从图中可以看出，随着编程次数(编程脉冲)增加，存储单元整体阈值电压越来越高；当一部分存储单元达到目标阈值时，这部分存储单元就会被编程抑制；而未达到目标阈值的存储单元继续编程，阈值电压继续升高，最终整个编程态的分布开始压缩变窄(主图中最右侧曲线)，直至所有存储单元的阈值电压超过目标阈值，编程结束。
在编程之后，需要对存储单元进行读取。由于3D NAND沟道并不是理想本征半导体，多晶硅沟道晶粒间晶界提供了很多浅能级陷阱，不同温度下对载流子的束缚深度不同，且不同温度下载流子迁移率不同，这导致不同温度下沟道导通特性差异。这主要表现为：在低温编程后，高温读取时，沟道导通较好，载流子迁移率较高，存储单元的阈值电压发生较小漂移，阈值电压分布展宽幅度较小，整个编程态的分布变宽幅度较小，态与态之间的读窗口变小幅度较小(如图5所示)。在高温编程后，低温读取时，沟道导通较差，载流子迁移率较低，存储单元的阈值电压发生较大漂移，阈值电压分布展宽幅度较大，整个编程态的分布变宽幅度较大(如图6所示)，态与态之间的读窗口变小幅度较大，当态与态之间的读窗口小于标准值时，存储器会读取错误。
基于上述问题，本发明提供一种存储器的读取方法。请参阅图7，图7为本发明提供的一种三维存储器的读取方法。本申请的第一电压与第二电压的电压差值随着读取温度的降低而增大，实现了在不同的读取温度下，设置差异化的第一电压与第二电压的电压差值，即在读取温度较低时，第一电压与第二电压的电压差值较大，读取温度较高时，第一电压与第二电压的电压差值较小，这不仅可以在读取温度较高时，节约能源，而且还可以在读取温度较低或读取电压较高时，存储单元的阈值电压均不会发生漂移，或者基本不会发生漂移，存储单元的阈值电压分布较窄，整个编程态的分布窄，态与态之间的距离较大，态与态之间的读窗口较大，态与态之间的读窗口可以满足标准要求，不会发生读取错误。
三存储器的读取方法在图7中示出。如图7所示，该方法可以大致概括为如下过程：获取存储器的读取温度(S1)，在位线上加载第一电压，并在源级线上加载第二电压，其中，第一电压大于第二电压，且第一电压与第二电压的电压差值随着读取温度的降低而增大(S2)。以下将结合图8分别描述，其中，图8是存储器的结构示意图。
S1，获取存储器的读取温度，其中，存储器包括衬底(图未示)设于衬底上的堆叠结构20，堆叠结构20内形成有存储串30，存储串包括多个存储单元40，每个存储单元40包括沟道401，多个存储单元串联，以使得多个存储单元的沟道连接形成总沟道50，总沟道50顶部连接至位线(图未示)，总沟道的底部502连接至源级线(图未示)。本步骤中，读取温度主要为环境温度，存储器内预先设有温度传感器，温度传感器用于感知环境温度。
S2，在位线上加载第一电压，并在源级线上加载第二电压，其中，第一电压大于第二电压，且第一电压与第二电压的电压差值随着读取温度的降低而增大。本申请中，由于总沟道50的顶部连接至位线，总沟道50的底部连接至源级线，故在第一电压与第二电压的电压差值随着读取温度的降低而增大时，总沟道50的顶部501与总沟道50的底部502之间的电压差随着读取温度的降低而增大。本步骤中，沟道处于导通状态。位线与源级线均连接至外围电路，外围电路为位线提供第一电压，外围电路为源级线提供第二电压。
本申请中，在读取温度降低时，增大第一电压与第二电压的电压差值。也就是说，在读取温度较低时，增大第一电压与第二电压的电压差值，第一电压与第二电压的电压差值较大，如此可以抵消由于读取温度较低，沟道电阻较高所导致的存储器的阈值电压的较大漂移，从而较大的第一电压与第二电压的电压差值使得在较低的读取温度下，存储单元的阈值电压不会发生漂移，或者基本不会发生漂移，存储单元的阈值电压分布较窄，整个编程态的分布窄，态与态之间的距离较大，态与态之间的读窗口较大，态与态之间的读窗口可以满足标准要求，不会发生导致读取错误。从而本申请在低温读取时，较大的第一电压与第二电压的差值避免了存储单元的阈值电压发生漂移，存储单元的阈值电压分布展宽，整个编程态的分布较宽，态与态之间的距离较小，态与态之间的读窗口较小，容易造成读取错误的技术问题。
在读取温度较高时，可以设置第一电压与第二电压的电压差值较小。由于在读取温度较高时，沟道的电阻较小，存储单元的阈值电压漂移幅度较小，较小的第一电压与第二电压的电压差值即可以抵消较小的沟道电阻所导致的存储器的阈值电压的较小漂移，从而较小的第一电压与第二电压的电压差值即可实现在较高的读取温度下，存储器的阈值电压不会发生漂移，或者基本不会发生漂移，存储器的阈值电压分布较窄，整个编程态的分布窄，态与态之间的距离较大，态与态之间的读窗口较大，态与态之间的读窗口可以满足标准要求，不会发生读取错误。而且，上述的较小的第一电压与第二电压的电压差值可以节约能源。从而本申请在高温读取时，较小的第一电压与第二电压的差值即可避免存储单元的阈值电压发生漂移，存储单元的阈值电压分布展宽，整个编程态的分布较宽，态与态之间的距离较小，态与态之间的读窗口较小，容易造成读取错误的技术问题。
因此，本申请的第一电压与第二电压的电压差值随着读取温度的降低而增大，实现了在不同的读取温度下，设置差异化的第一电压与第二电压的电压差值，即在读取温度较低时，第一电压与第二电压的电压差值较大，读取温度较高时，第一电压与第二电压的电压差值较小，这不仅可以在读取温度较高时，节约能源，而且还可以在读取温度较低或读取电压较高时，存储单元的阈值电压均不会发生漂移，或者基本不会发生漂移，存储单元的阈值电压分布较窄，整个编程态的分布窄，态与态之间的距离较大，态与态之间的读窗口较大，态与态之间的读窗口可以满足标准要求，不会发生读取错误。
从而，本申请解决了由于沟道的电阻变化引起的阈值电压发生漂移，阈值电压分布展宽，整个编程态的分布展宽的技术问题。当然，本申请的读取方法也适用于堆叠层数越来越高，对应沟道层越来越长，沟道整体阻值提高的存储器的读取。
在一个具体的实施例中，低温阶段的温度可以为：0℃-25℃，高温阶段的温度可以为25℃-85℃。
请继续参阅图8，在一个具体的实施例中，堆叠结构20包括：设于衬底上的源级晶体管201、设于源级晶体管201上的存储层203、以及设于存储层203上的漏极晶体管202，其中的一层存储层为读取存储层203a，其余的存储层203为非读取存储层203b，漏极晶体管202与源级晶体管201均加载开启电压，读取存储层203a上加载读取电压，非读取存储层203b上加载导通电压，以在位线上加载第一电压，源级线上加载第二电压时，总沟道50导通。也就是说，在存储串30的每个存储单元40上均需加载相应的电压，以使得总沟道50导通。本申请中，源级晶体管201为下选择管，漏极晶体管202为上选择管。
在一个具体的实施例中，读取方法还包括：
根据多次获取的读取温度与电压差值生成读取温度-电压差值的对应关系。在本实施例中，每一个读取温度，对应相应的第一电压与第二电压的电压差值，使得态与态之间的读窗口较大，态与态之间的读窗口可以满足标准要求。即一个读取温度可以对应一个电压差值。本步骤可以根据多次获取的读取温度与相应的电压差值生成读取温度-电压差值的对应关系。在生成对应关系后，可以根据对应关系和当前的读取温度，直接在总沟道上加载相应的电压差值，即可以在位线上记载相应的第一电压，在源级线上加载相应的第二电压。
在一个具体的实施例中，读取方法还包括：
在获取读取温度之前，获取存储器的编程温度。本步骤中，存储器内预先设有温度传感器，温度传感器用于感知编程温度。
在获取读取温度之后，计算读取温度与获取温度的温度差。具体的，温度传感器感知编程阶段的编程温度，并记录编程温度，在到达读取阶段时，温度传感器感知读取温度，并计算读取温度与编程温度的温度差。
根据温度差控制第一电压与第二电压的电压差值的改变量。本步骤中，根据读取温度-电压差值的对应关系，在两次读取温度之间有温度差时，可以获得对应温度差的电压差值的改变量。从而根据编程温度与读取温度之间的温度差，就可以得到对应于读取阶段的电压差值的改变量，当在编程阶段编程电压已经获得后，读取阶段的第一电压与第二电压的电压差值就可以很快得到。此种方法不仅使得第一电压与第二电压的电压差值快速得到，而且由于第一电压与第二电压的电压差值的改变量依据读取温度-电压差值的对应关系得到，第一电压与第二电压的电压差值是比较准确的。
如下将介绍在读取温度降低时，如何增大第一电压与第二电压的差值。
在一个具体的实施例中，增大第一电压与第二电压的差值的方法可以为：增大第一电压，第二电压不变，或者第二电压的增大幅度小于第一电压的增大幅度。
在一个具体的实施例中，增大第一电压与第二电压的差值的方法可以为：减小第二电压，第一电压不变，或者第一电压的减小幅度小于第二电压的减小幅度。
在一个具体的实施例中，增大第一电压与第二电压的差值的方法可以为：增大第一电压，以及减小第二电压。
在本发明的上下文中，存储器可以为三维存储器；进一步地，为可以3D NAND闪存器。存储器包括但不限于浮栅结构以及电荷俘获结构。此外，本发明各实施例适用于单值存储单元(SLC)、MLC、三位存储单元(TLC)或者更多位存储单元。
基于上述方法，并结合图9，本发明实施例还提供了一种存储器读取装置10。读取装置10包括：
温度传感器101，用于获取存储器的读取温度，其中，存储器包括衬底设于衬底上的堆叠结构，堆叠结构内形成有存储串，存储串包括多个存储单元，每个存储单元包括沟道，多个存储单元串联，以使得多个存储单元的沟道连接形成总沟道，总沟道的顶部连接至位线，总沟道的底部连接至源级线。
外围电路102，用于在位线上加载第一电压，并在源级线上加载第二电压，其中，第一电压大于第二电压，且第一电压与第二电压的电压差值随着读取温度的降低而增大。本申请中，由于总沟道的顶部连接至位线，总沟道的底部连接至源级线，故在第一电压与第二电压的电压差值随着读取温度的降低而增大时，总沟道的顶部与总沟道的底部之间的电压差随着读取温度的降低而增大。本步骤中，沟道处于导通状态。位线与源级线均连接至外围电路，外围电路为位线提供第一电压，外围电路为源级线提供第二电压。
本申请的读取装置在读取温度降低时，增大第一电压与第二电压的电压差值。也就是说，在读取温度较低时，增大第一电压与第二电压的电压差值，第一电压与第二电压的电压差值较大，如此可以抵消由于读取温度较低，沟道电阻较高所导致的存储器的阈值电压的较大漂移，从而较大的第一电压与第二电压的电压差值使得在较低的读取温度下，存储单元的阈值电压不会发生漂移，或者基本不会发生漂移，存储单元的阈值电压分布较窄，整个编程态的分布窄，态与态之间的距离较大，态与态之间的读窗口较大，态与态之间的读窗口可以满足标准要求，不会发生导致读取错误。从而本申请在低温读取时，较大的第一电压与第二电压的差值避免了存储单元的阈值电压发生漂移，存储单元的阈值电压分布展宽，整个编程态的分布较宽，态与态之间的距离较小，态与态之间的读窗口较小，容易造成读取错误的技术问题。
本申请的读取装置在读取温度较高时，可以设置第一电压与第二电压的电压差值较小。由于在读取温度较高时，沟道的电阻较小，存储单元的阈值电压漂移幅度较小，较小的第一电压与第二电压的电压差值即可以抵消较小的沟道电阻所导致的存储器的阈值电压的较小漂移，从而较小的第一电压与第二电压的电压差值即可实现在较高的读取温度下，存储器的阈值电压不会发生漂移，或者基本不会发生漂移，存储器的阈值电压分布较窄，整个编程态的分布窄，态与态之间的距离较大，态与态之间的读窗口较大，态与态之间的读窗口可以满足标准要求，不会发生读取错误。而且，上述的较小的第一电压与第二电压的电压差值可以节约能源。从而本申请在高温读取时，较小的第一电压与第二电压的差值即可避免存储单元的阈值电压发生漂移，存储单元的阈值电压分布展宽，整个编程态的分布较宽，态与态之间的距离较小，态与态之间的读窗口较小，容易造成读取错误的技术问题。
因此，本申请的读取装置设置的第一电压与第二电压的电压差值随着读取温度的降低而增大，实现了在不同的读取温度下，设置差异化的第一电压与第二电压的电压差值，即在读取温度较低时，第一电压与第二电压的电压差值较大，读取温度较高时，第一电压与第二电压的电压差值较小，这不仅可以在读取温度较高时，节约能源，而且还可以在读取温度较低或读取电压较高时，存储单元的阈值电压均不会发生漂移，或者基本不会发生漂移，存储单元的阈值电压分布较窄，整个编程态的分布窄，态与态之间的距离较大，态与态之间的读窗口较大，态与态之间的读窗口可以满足标准要求，不会发生读取错误。
除了上述的读取方法、读取装置，本申请还提供一种存储系统。存储系统包括：
存储器。存储器包括：衬底；设于衬底上的堆叠结构，堆叠结构内形成有存储串，存储串包括多个存储单元，每个存储单元包括沟道，多个存储单元串联，以使得多个存储单元的沟道连接形成总沟道，总沟道的顶部连接至位线，总沟道的底部连接至源级线。
温度传感器，用于获取存储器的读取温度，其中，温度传感器内嵌于存储器内。
外围电路，用于在位线上加载第一电压，以及在源级线上加载第二电压，其中，第一电压大于第二电压，且第一电压与第二电压的电压差值随着读取温度的降低而增大。
本发明的存储系统同样不仅可以实现在读取温度较高时，节约能源，而且还可以在读取温度较低或读取电压较高时，存储单元的阈值电压均不会发生漂移，或者基本不会发生漂移，存储单元的阈值电压分布较窄，整个编程态的分布窄，态与态之间的距离较大，态与态之间的读窗口较大，态与态之间的读窗口可以满足标准要求，不会发生读取错误。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (11)

1.一种存储器的读取方法，其特征在于，包括：
获取存储器的读取温度，其中，所述存储器包括衬底和设于所述衬底上的堆叠结构，所述堆叠结构内形成有存储串，所述存储串包括多个存储单元，每个所述存储单元包括沟道，多个所述存储单元串联连接使得多个所述存储单元的沟道连接形成总沟道，所述总沟道的顶部连接至位线，所述总沟道的底部连接至源极线；以及
在所述位线上加载第一电压，并在所述源极线上加载第二电压，其中，所述第一电压大于所述第二电压，且所述第一电压与所述第二电压的电压差值随着所述读取温度的降低而增大，以在所述存储单元的读取温度降低或升高时，所述存储单元的阈值电压分布变窄。
2.根据权利要求1所述的读取方法，其特征在于，还包括：
根据多次获取的所述读取温度与所述电压差值生成读取温度-电压差值的对应关系。
3.根据权利要求2所述的读取方法，其特征在于，还包括：
在获取所述读取温度之前，获取所述存储器的编程温度；
在获取所述读取温度之后，计算所述读取温度与所述编程温度的温度差；
根据所述温度差控制所述第一电压与所述第二电压的电压差值的改变量。
4.根据权利要求1所述的读取方法，其特征在于，还包括：
增大所述第一电压，以在所述读取温度降低时，增大所述第一电压与所述第二电压的差值。
5.根据权利要求1所述的读取方法，其特征在于，还包括：
减小所述第二电压，以在所述读取温度降低时，增大所述第一电压与所述第二电压的差值。
6.根据权利要求1所述的读取方法，其特征在于，还包括：
增大所述第一电压并减小所述第二电压，以在所述读取温度降低时，增大所述第一电压与所述第二电压的差值。
7.根据权利要求1所述的读取方法，其特征在于，所述堆叠结构包括：设于所述衬底上的源极晶体管、设于所述源极晶体管上的多个存储层、以及设于所述存储层上的漏极晶体管，所述多个存储层中的一层为读取存储层，所述多个存储层中的其余层为非读取存储层；
所述读取方法还包括：
在所述位线上加载第一电压并在所述源极线上加载第二电压时，在所述漏极晶体管与所述源极晶体管上均加载开启电压，在所述读取存储层上加载读取电压，在所述非读取存储层上加载导通电压，以使所述总沟道导通。
8.一种存储器的读取装置，其特征在于，包括：
温度传感器，用于获取存储器的读取温度，其中，所述存储器包括衬底和设于所述衬底上的堆叠结构，所述堆叠结构内形成有存储串，所述存储串包括多个存储单元，每个所述存储单元包括沟道，多个所述存储单元串联连接使得多个所述存储单元的沟道连接形成总沟道，所述总沟道的顶部连接至位线，所述总沟道的底部连接至源极线；
外围电路，用于在所述位线上加载第一电压，并在所述源极线上加载第二电压，其中，所述第一电压大于所述第二电压，且所述第一电压与所述第二电压的电压差值随着所述读取温度的降低而增大，以在所述存储单元的读取温度降低或升高时，所述存储单元的阈值电压分布变窄。
9.根据权利要求8所述的读取装置，其特征在于，所述外围电路还用于根据多次获取的所述读取温度与所述电压差值生成读取温度-电压差值的对应关系。
10.根据权利要求9所述的读取装置，其特征在于，
所述温度传感器还用于在获取所述读取温度之前，获取所述存储器的编程温度；
所述温度传感器还用于在获取所述读取温度之后，计算所述读取温度与所述编程温度的温度差；
所述外围电路还用于根据所述温度差控制所述第一电压与所述第二电压的电压差值的改变量。
11.一种存储系统，其特征在于，包括：
存储器，所述存储器包括：衬底；设于所述衬底上的堆叠结构，所述堆叠结构内形成有存储串，所述存储串包括多个存储单元，每个所述存储单元包括沟道，多个所述存储单元串联连接使得多个所述存储单元的沟道连接形成总沟道，所述总沟道的顶部连接至位线，所述总沟道的底部连接至源极线；
温度传感器，用于获取存储器的读取温度，其中，所述温度传感器内嵌于所述存储器内；
外围电路，用于在所述位线上加载第一电压，并在所述源极线上加载第二电压，其中，所述第一电压大于所述第二电压，且所述第一电压与所述第二电压的电压差值随着所述读取温度的降低而增大，以在所述存储单元的读取温度降低或升高时，所述存储单元的阈值电压分布变窄。
CN202010232128.6A 2020-03-27 2020-03-27 存储器的读取方法、装置及存储系统 Active CN111462799B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111105824.1A CN113823345A (zh) 2020-03-27 2020-03-27 存储器的读取方法、装置及存储系统
CN202010232128.6A CN111462799B (zh) 2020-03-27 2020-03-27 存储器的读取方法、装置及存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010232128.6A CN111462799B (zh) 2020-03-27 2020-03-27 存储器的读取方法、装置及存储系统

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111105824.1A Division CN113823345A (zh) 2020-03-27 2020-03-27 存储器的读取方法、装置及存储系统

Publications (2)

Publication Number Publication Date
CN111462799A CN111462799A (zh) 2020-07-28
CN111462799B true CN111462799B (zh) 2021-09-28

Family

ID=71681536

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111105824.1A Pending CN113823345A (zh) 2020-03-27 2020-03-27 存储器的读取方法、装置及存储系统
CN202010232128.6A Active CN111462799B (zh) 2020-03-27 2020-03-27 存储器的读取方法、装置及存储系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111105824.1A Pending CN113823345A (zh) 2020-03-27 2020-03-27 存储器的读取方法、装置及存储系统

Country Status (1)

Country Link
CN (2) CN113823345A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023249719A1 (en) * 2022-06-22 2023-12-28 Sandisk Technologies Llc Techniques for checking vulnerability to cross-temperature read errors in a memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895161A (zh) * 2015-02-17 2016-08-24 三星电子株式会社 存储装置、存储器系统及它们的操作方法
US20170229185A1 (en) * 2015-09-14 2017-08-10 SK Hynix Inc. Semiconductor memory device and operating method thereof
CN108986861A (zh) * 2017-06-02 2018-12-11 三星电子株式会社 对非易失性存储器装置进行编程的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281846B2 (en) * 2004-08-23 2007-10-16 Standard Microsystems Corporation Integrated resistance cancellation in temperature measurement systems
KR20130072084A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 리드 방법
GB2527363B (en) * 2014-06-20 2019-06-19 Advanced Risc Mach Ltd Read assist techniques in a memory device
CN108109645A (zh) * 2016-11-24 2018-06-01 北京兆易创新科技股份有限公司 一种存储单元的读取方法及装置
CN109065091B (zh) * 2018-08-01 2022-11-08 长江存储科技有限责任公司 3d nand闪存的读取方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895161A (zh) * 2015-02-17 2016-08-24 三星电子株式会社 存储装置、存储器系统及它们的操作方法
US20170229185A1 (en) * 2015-09-14 2017-08-10 SK Hynix Inc. Semiconductor memory device and operating method thereof
CN108986861A (zh) * 2017-06-02 2018-12-11 三星电子株式会社 对非易失性存储器装置进行编程的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023249719A1 (en) * 2022-06-22 2023-12-28 Sandisk Technologies Llc Techniques for checking vulnerability to cross-temperature read errors in a memory device

Also Published As

Publication number Publication date
CN113823345A (zh) 2021-12-21
CN111462799A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
USRE45700E1 (en) Program temperature dependent read
US7965562B2 (en) Predictive programming in non-volatile memory
US9530506B2 (en) NAND boosting using dynamic ramping of word line voltages
US7755946B2 (en) Data state-based temperature compensation during sensing in non-volatile memory
US7391650B2 (en) Method for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US7342831B2 (en) System for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US10026492B2 (en) Multi-die programming with die-jumping induced periodic delays
US7289344B2 (en) Reverse coupling effect with timing information for non-volatile memory
US6816409B2 (en) Non-volatile semiconductor memory device and rewriting method
US7551483B2 (en) Non-volatile memory with predictive programming
US7684247B2 (en) Reverse reading in non-volatile memory with compensation for coupling
US20160163393A1 (en) Partial block erase for data refreshing and open-block programming
US7447076B2 (en) Systems for reverse reading in non-volatile memory with compensation for coupling
WO2008124760A2 (en) Non-volatile memory and method for predictive programming
US5818762A (en) Memory having charge-carrying floating gate memory cells with time/voltage dependent refresh
US7583531B2 (en) Reverse coupling effect with timing information
US20190267097A1 (en) Semiconductor memory device and control method of semiconductor memory device
CN111462799B (zh) 存储器的读取方法、装置及存储系统
US11776633B2 (en) Apparatus and methods for determining data states of memory cells
CN111462804B (zh) 存储器的编程方法及存储器的编程装置
US11972804B2 (en) Techniques for checking vulnerability to cross-temperature read errors in a memory device
US20220180949A1 (en) Non-linear temperature compensation for wider range operation temperature products
US20230386586A1 (en) Temperature dependent programming techniques in a memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant