CN111459545B - 一种fpga的寄存器资源的优化方法及装置 - Google Patents

一种fpga的寄存器资源的优化方法及装置 Download PDF

Info

Publication number
CN111459545B
CN111459545B CN202010228948.8A CN202010228948A CN111459545B CN 111459545 B CN111459545 B CN 111459545B CN 202010228948 A CN202010228948 A CN 202010228948A CN 111459545 B CN111459545 B CN 111459545B
Authority
CN
China
Prior art keywords
module
data
register
current
current module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010228948.8A
Other languages
English (en)
Other versions
CN111459545A (zh
Inventor
易凯
陈振宇
李明亮
张平良
何丽洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Sumida Automation Co ltd
Original Assignee
Guangdong Sumida Automation Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Sumida Automation Co ltd filed Critical Guangdong Sumida Automation Co ltd
Priority to CN202010228948.8A priority Critical patent/CN111459545B/zh
Publication of CN111459545A publication Critical patent/CN111459545A/zh
Application granted granted Critical
Publication of CN111459545B publication Critical patent/CN111459545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及电子技术领域，公开了一种FPGA的寄存器资源的优化方法及装置。所述优化方法包括：获得各个模块的ID号以及模块长度，ID号用于标识当前模块的数据类型；为每种数据类型匹配一寄存器；每种数据类型匹配的寄存器的存储空间，不小于支持当前数据类型的任意一个模块的数据长度；针对每个模块，在数据交互过程中，应用与当前模块的数据类型相匹配的寄存器，实现对当前模块的数据操作。本发明实施例按照数据类型来配置寄存器，使得每个寄存器同时适用于支持同一数据类型的多个模块，提高了寄存器的利用率，节省了资源；在增加支持的数据类型时，仅需为该新增的数据类型配置一个相应的寄存器，降低了成本，提高了产品的市场竞争力。

Description

一种FPGA的寄存器资源的优化方法及装置
技术领域
本发明涉及电子技术领域，尤其涉及一种FPGA(Field-Programmable GateArray，现场可编程门阵列)的寄存器资源的优化方法及装置。
背景技术
在目前工业化领域中，旨在利用FPGA的IO配置灵活性和功能的多样性以及MCU的运算功能，FPGA+MCU架构的核心控制板，甚至是融合FPGA+MCU的SOPC(System-on-a-Programmable-Chip，可编程片上系统)，在工控、智能设备、安防监控及车载电子等领域的应用越来越广，合理的应用FPGA资源，能够极大提高产品的性能，提高产品的市场竞争力。
在FPGA+MCU的这种核心控制架构中，MCU一般是作为运算部分，涉及到一些特殊功能开发则会应用到FPGA；FPGA完成功能应用，同时通过高速总线与MCU交互功能应用数据；FPGA代码编译之后形成的是硬件网表，实际相当于形成的是硬件资源，所以在功能上必须包含所有的硬件配置。
通常，对于每个模块，FPGA识别该模块的module号(用以标识模块的位置信息)和ID号(用以标识模块所支持的数据类型)的匹配对，每个module号通过对应的ID号匹配出相应的寄存器并固化，如图1所示，然后将每个module号匹配的寄存器的值通过总线与MCU进行数据交互。
由于FPGA中的寄存器资源是有限的，在某些场合如果占用太多的寄存器资源，会导致寄存器资源不够用。因此，现有技术中每一个模块对应一个寄存器的方式，会导致以下问题：
当所支持的模块类型增多时，会导致FPGA的寄存器的使用数量成倍地增加，极度的消耗了FPGA的寄存器资源，甚至造成FPGA资源满负荷使用，无法再添加其他功能选项，从而影响了产品的整体功能实现。
若采用更换资源量更丰富的FPGA的方式以解决资源不足的问题，则会大大提高整体产品的成本，并且没有任何实质性的产品性能提升，最终会大大降低了产品的市场竞争力。
发明内容
本发明的目的在于提供一种FPGA的寄存器资源的优化方法及装置，以解决现有技术存在的寄存器资源应用不合理的问题。
为达此目的，本发明采用以下技术方案：
一种FPGA的寄存器资源的优化方法，包括步骤：
获得各个模块的ID号以及模块长度，所述ID号用于标识当前模块的数据类型；
为每种数据类型匹配一寄存器；每种数据类型匹配的寄存器的存储空间，不小于支持当前数据类型的任意一个模块的数据长度；
针对每个模块，在数据交互过程中，应用与当前模块的数据类型相匹配的寄存器，实现对当前模块的数据操作。
可选的，所述对当前模块的数据操作，包括：
先装载当前模块的数据长度，再对与当前模块所支持的数据类型相匹配的寄存器进行多次读/写操作，且每完成一次读/写操作时将当前模块的数据长度减1，直至当前模块的数据长度为0，即完成当前模块的数据操作。
可选的，所述优化方法还包括：在轮询结束后，对所述当前模块进行再次数据操作时，先重新加载所述当前模块的数据长度，再执行所述多次读/写操作，且每完成一次读/写操作时将当前模块的数据长度减1，直至当前模块的数据长度为0。
可选的，所述对当前模块的数据操作中，通过控制读写使能位来控制寄存器的读写方向
可选的，所述优化方法还包括，在系统开机时或者检测到模块插入时，向各个所述模块发送检测帧，以获得各个所述模块的ID号以及模块长度。
一种FPGA，包括多个模块和多个寄存器，还包括：检测单元、寄存器匹配单元和数据操作单元；
所述检测单元，用于获得各个所述模块的ID号以及模块长度，所述ID号用于标识当前模块的数据类型；
所述寄存器匹配单元，用于为每种数据类型匹配一寄存器；每种数据类型匹配的寄存器的存储空间，不小于支持当前数据类型的任意一个模块的数据长度；
所述数据操作单元，用于针对每个模块，在数据交互过程中，应用与当前模块的数据类型相匹配的寄存器，实现对当前模块的数据操作。
可选的，所述数据操作单元，具体用于：先装载当前模块的数据长度，再对与当前模块所支持的数据类型相匹配的寄存器进行多次读/写操作，且每完成一次读/写操作时将当前模块的数据长度减1，直至当前模块的数据长度为0，即完成当前模块的数据操作。
可选的，所述检测单元，具体用于在系统开机时或者检测到模块插入时，向各个所述模块发送检测帧，以获得各个所述模块的ID号以及模块长度。
一种存储介质，所述存储介质存储有多条指令，所述指令适于处理器进行加载，以执行如上任一项所述的FPGA的寄存器资源的优化方法中的步骤。
与现有技术相比，本发明实施例具有以下有益效果：
本发明实施例按照数据类型来配置寄存器，使得每个寄存器同时适用于支持同一数据类型的多个模块，与传统的为每个模块分别配置一对应的寄存器的方式相比较，大大提高了寄存器的利用率，节省了寄存器的使用数量。
在增加所支持的数据类型时，仅需要为该新增的数据类型配置一个相应的寄存器即可，无需成倍增加寄存器，相比于传统方式，大大减少了所增加占用的寄存器资源，降低了成本，有利于产品性能的提升，提高了FPGA产品的市场竞争力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为传统的寄存器资源应用方法原理图；
图2为本发明实施例提供的寄存器资源应用方法原理图。
具体实施方式
为了使本技术领域的人员更好地理解本申请实施例方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请实施例一部分的实施例，而不是全部的实施例。基于本申请实施例中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请实施例保护的范围。
本申请实施例中，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参阅图2，本发明实施例提供了一种FPGA的寄存器的资源优化方法，包括以下步骤：
步骤101、智能检测功能开启后，向各个模块分别发送检测帧，获得检测结果。
模块，具体可包括：4通道AD模拟输入模块，32通道NPN数字IO输入模块，64通道NPN数字IO输出模块，32通道NPN数字IO输出模块，64通道NPN数字IO输出模块等等。
智能检测功能，用以获取当前模块的模块号、ID号以及模块长度。
其中，模块号用于标识当前模块于FPGA板卡上的插入位置。
所有模块根据贴近FPGA板卡的位置不一样，依次编号0，1，2，3…n(即模块号)，模块位置识别具体实现如下例所示：如有板卡FPGA，模块A、模块B、模块C以及模块D依次排列；板卡FPGA有4个strap引脚与模块A主板相连，同时4个管脚全部输入为低电平，则模块A主板得到的位置编号为0000，模块A主板同时有4个strap引脚与下一级相连，会基于自身的编号加1，传给下一级，则下一级模块B主板得到位置编号0001，依次类推，模块C得到位置编号0010，模块D得到位置编号0011。如此，则所有的四个模块都得到了插入位置的编号。
ID号用于标识当前模块的数据类型。
ID号在本发明中用于识别模块的数据类型，在整个系统中还用于识别模块，如下例所示：ID＝0x0001，则会识别32位读数据，代表32通道NPN数字IO输入模块；ID＝0x0010，则会识别64位读数据，代表64通道NPN数字IO输入模块。
模块长度用于标识当前模块的数据长度。
本步骤中，智能检测功能的开启，通常在以下两种情况下触发：一种是系统开机时，另一种是有新的模块插入时。
步骤102、根据检测结果，为每种数据类型匹配一寄存器，并设置该寄存器对应的读写使能位；每种数据类型匹配的寄存器的存储空间，不小于支持当前数据类型的任意一个模块的数据长度。
在现有技术中，每个模块号(即每个位置)都会对应一个寄存器矩阵，该寄存器矩阵包括多个寄存器，这些寄存器与多种数据类型呈一一映射关系，即每个模块(即模块号和ID号的匹配对)对应一个寄存器。
与现有技术不同，本实施例将处于不同位置且支持同一种数据类型的多个模块，匹配同一寄存器，并且该寄存器的存储空间大小按照这些模块中具有最长数据长度的模块来配置，即可实现同一个寄存器适用多个模块的效果。因此，与现有技术采用的每个模块应用一个寄存器的方式相比，本实施例可极大地节省寄存器资源的占用率。
步骤103、针对每个模块，在与上位机的数据交互过程中，利用与当前模块的数据类型相匹配的寄存器，来实现当前模块的数据操作。
具体的，在数据交互过程中，每个模块的单次数据操作过程包括：先装载当前模块的数据长度，再对与当前模块所支持的数据类型相匹配的寄存器进行多次读/写操作，每完成一次读/写操作时将当前模块的数据长度减1，直至当前模块的数据长度为0，即完成当前模块的数据操作。在此数据操作过程中，可通过控制读写使能位，来控制寄存器的读写方向。
当经过一个轮询后，继续操作同一模块时，重新执行上述的单次数据操作过程，即：先重新装载当前模块的数据长度，再继续执行后续的多次读/写操作。
具体的，轮询指的是针对不同位置的同一数据类型的全部模块依次进行询问。例如：在只有插入四个32通道NPN数字IO输入模块的情况下，会按位置依次发送4个ID轮询帧，并依次得到4个模块的应答。
需要说明的是，在工业环境下，通常不会在同一个位置频繁切换模块的类型，在上电的时候侦测完模块的类型，一般不会改变。
举例如下：
在一个工业应用下，模块搭配如下：
位置1模块：32通道NPN数字IO输入模块；
位置2模块：64通道NPN数字IO输出模块；
位置3模块：32通道NPN数字IO输出模块；
位置4模块：64通道NPN数字IO输出模块。
在另一个应用场合则为4个全部都是：32通道NPN数字IO输入模块。
在工业控制柜里面，非特殊情况不会更换模块，也就是说第一次检测后基本各个位置的模块固定了，这种应用只是为了适应不同工业需求来搭配不同的模块。
综上，本发明实施例按照数据类型来配置寄存器，使得每个寄存器同时适用于支持同一数据类型的多个模块，与传统的为每个模块分别配置一对应的寄存器的方式相比较，明显极大地节省了寄存器的使用数量，提高了寄存器的利用率。
同时，随着后续的产品升级，若继续增加模块支持的数据类型，仅需要为该新增的数据类型配置一个相应的寄存器即可，因此增加占用的寄存器资源较少。在剩余资源有限的前提下，应用本发明实施例，可简单地通过更改FPGA代码就可以实现，无需成倍地增加寄存器资源，即不需更换具有更多寄存器资源的FPGA，大大降低了成本。
本发明另一实施例提供了一种FPGA的寄存器的资源优化装置，包括：多个模块、多个寄存器、检测单元、寄存器匹配单元和数据操作单元。
检测单元，用于获得各个模块的ID号以及模块长度，ID号用于标识当前模块的数据类型；
寄存器匹配单元，用于为每种数据类型匹配一寄存器；每种数据类型匹配的寄存器的存储空间，不小于支持当前数据类型的任意一个模块的数据长度；
数据操作单元，用于针对每个模块，在数据交互过程中，应用与当前模块的数据类型相匹配的寄存器，实现对当前模块的数据操作。
比常规的FPGA产品相比较，本发明实施例的FPGA的寄存器资源的应用更加合理，大大节省了资源占用率，提高利用率，提升了产品的市场竞争力。
本领域普通技术人员可以理解，上述优化方法中的全部或部分步骤可以通过指令来完成，或通过指令控制相关的硬件来完成，该指令可以存储于一计算机可读存储介质中，并由处理器进行加载和执行。
为此，本申请实施例还提供一种存储介质，其中存储有多条指令，该指令能够被处理器进行加载，以执行本申请实施例所提供的优化中的步骤。
其中，该存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取记忆体(RAM，Random Access Memory)、磁盘或光盘等。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种FPGA的寄存器资源的优化方法，其特征在于，所述优化方法包括步骤：
在系统开机时或者检测到模块插入时，向各个所述模块发送检测帧，以获得各个模块的ID号以及模块长度，所述ID号用于标识当前模块的数据类型；
为每种数据类型匹配一寄存器；每种数据类型匹配的寄存器的存储空间，不小于支持当前数据类型的任意一个模块的数据长度；
针对每个模块，在数据交互过程中，应用与当前模块的数据类型相匹配的寄存器，实现对当前模块的数据操作。
2.根据权利要求1所述的FPGA的寄存器资源的优化方法，其特征在于，所述对当前模块的数据操作，包括：
先装载当前模块的数据长度，再对与当前模块所支持的数据类型相匹配的寄存器进行多次读/写操作，且每完成一次读/写操作时将当前模块的数据长度减1，直至当前模块的数据长度为0，即完成当前模块的数据操作。
3.根据权利要求2所述的FPGA的寄存器资源的优化方法，其特征在于，所述优化方法还包括：在轮询结束后，对所述当前模块进行再次数据操作时，先重新加载所述当前模块的数据长度，再执行所述多次读/写操作，且每完成一次读/写操作时将当前模块的数据长度减1，直至当前模块的数据长度为0。
4.根据权利要求2所述的FPGA的寄存器资源的优化方法，其特征在于，所述对当前模块的数据操作中，通过控制读写使能位来控制寄存器的读写方向。
5.一种FPGA的寄存器资源的优化装置，包括多个模块和多个寄存器，其特征在于，还包括：检测单元、寄存器匹配单元和数据操作单元；
所述检测单元，用于在系统开机时或者检测到模块插入时，向各个所述模块发送检测帧，以获得各个所述模块的ID号以及模块长度，所述ID号用于标识当前模块的数据类型；
所述寄存器匹配单元，用于为每种数据类型匹配一寄存器；每种数据类型匹配的寄存器的存储空间，不小于支持当前数据类型的任意一个模块的数据长度；
所述数据操作单元，用于针对每个模块，在数据交互过程中，应用与当前模块的数据类型相匹配的寄存器，实现对当前模块的数据操作。
6.根据权利要求5所述的优化装置，其特征在于，所述数据操作单元，具体用于：先装载当前模块的数据长度，再对与当前模块所支持的数据类型相匹配的寄存器进行多次读/写操作，且每完成一次读/写操作时将当前模块的数据长度减1，直至当前模块的数据长度为0，即完成当前模块的数据操作。
7.一种存储介质，其特征在于，所述存储介质存储有多条指令，所述指令适于处理器进行加载，以执行权利要求1至4任一项所述的FPGA的寄存器资源的优化方法中的步骤。
CN202010228948.8A 2020-03-27 2020-03-27 一种fpga的寄存器资源的优化方法及装置 Active CN111459545B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010228948.8A CN111459545B (zh) 2020-03-27 2020-03-27 一种fpga的寄存器资源的优化方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010228948.8A CN111459545B (zh) 2020-03-27 2020-03-27 一种fpga的寄存器资源的优化方法及装置

Publications (2)

Publication Number Publication Date
CN111459545A CN111459545A (zh) 2020-07-28
CN111459545B true CN111459545B (zh) 2022-07-22

Family

ID=71684982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010228948.8A Active CN111459545B (zh) 2020-03-27 2020-03-27 一种fpga的寄存器资源的优化方法及装置

Country Status (1)

Country Link
CN (1) CN111459545B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7234061B1 (en) * 2001-06-29 2007-06-19 Cisco Technology, Inc. Methods and apparatus for verifying modules from approved vendors
CN104598418A (zh) * 2015-01-27 2015-05-06 北京奥普维尔科技有限公司 一种基于fpga的控制i2c通信的系统及方法
CN104731668A (zh) * 2014-12-05 2015-06-24 中国航空工业集团公司第六三一研究所 Fpga三模冗余架构的故障管理与恢复控制器及其控制方法
CN106407533A (zh) * 2016-09-06 2017-02-15 北京深维科技有限公司 一种寄存器的综合优化方法
CN107003921A (zh) * 2014-12-22 2017-08-01 英特尔公司 具有有限状态机控制的可重配置测试访问端口
CN108966046A (zh) * 2018-07-17 2018-12-07 华中科技大学 一种基于fpga的两种通信接口融合mac控制器
CN109408339A (zh) * 2018-11-05 2019-03-01 郑州云海信息技术有限公司 一种cpld/fpga寄存器控制方法和系统
CN209496471U (zh) * 2019-01-11 2019-10-15 中国石油大学(华东) 一种多功能通用接口装置
CN110781117A (zh) * 2019-09-12 2020-02-11 广东高云半导体科技股份有限公司 一种基于fpga的spi扩展总线接口以及片上系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599294B (zh) * 2009-05-11 2012-01-25 曙光信息产业(北京)有限公司 一种基于fpga的多虚拟队列数据存储的方法
CN103678728B (zh) * 2013-11-25 2016-10-26 北京航空航天大学 一种基于fpga+dsp构架的高速数据记录系统的构建方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7234061B1 (en) * 2001-06-29 2007-06-19 Cisco Technology, Inc. Methods and apparatus for verifying modules from approved vendors
CN104731668A (zh) * 2014-12-05 2015-06-24 中国航空工业集团公司第六三一研究所 Fpga三模冗余架构的故障管理与恢复控制器及其控制方法
CN107003921A (zh) * 2014-12-22 2017-08-01 英特尔公司 具有有限状态机控制的可重配置测试访问端口
CN104598418A (zh) * 2015-01-27 2015-05-06 北京奥普维尔科技有限公司 一种基于fpga的控制i2c通信的系统及方法
CN106407533A (zh) * 2016-09-06 2017-02-15 北京深维科技有限公司 一种寄存器的综合优化方法
CN108966046A (zh) * 2018-07-17 2018-12-07 华中科技大学 一种基于fpga的两种通信接口融合mac控制器
CN109408339A (zh) * 2018-11-05 2019-03-01 郑州云海信息技术有限公司 一种cpld/fpga寄存器控制方法和系统
CN209496471U (zh) * 2019-01-11 2019-10-15 中国石油大学(华东) 一种多功能通用接口装置
CN110781117A (zh) * 2019-09-12 2020-02-11 广东高云半导体科技股份有限公司 一种基于fpga的spi扩展总线接口以及片上系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
理解HyperFlex架构如何支持实现下一代高性能系统;Mike Hutton;《今日电子》;20151015;43-47+50 *

Also Published As

Publication number Publication date
CN111459545A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
JP3030342B2 (ja) カード
CN101667453B (zh) 用以存取存储器的方法及系统
DE112015003397T5 (de) Vorrichtung, System und Verfahren zur Bestimmung von Vergleichsinformationen basierend auf Speicherdaten
CN111258667A (zh) 一种服务器的自适应配置方法、装置、设备及存储介质
US6434697B1 (en) Apparatus for savings system configuration information to shorten computer system initialization time
CN112416824B (zh) efuse读写控制器、芯片、电子设备及控制方法
CN113127302A (zh) 一种板卡gpio的监控方法和装置
CN101421705B (zh) 具有高储存容量的多媒体卡
CN111459545B (zh) 一种fpga的寄存器资源的优化方法及装置
CN111857562B (zh) 用于配置供应商特定寄存器的方法和存储器模块
US8533439B2 (en) Elastic shared RAM array including contiguous instruction and data portions distinct from each other
CN110993014B (zh) Ssd处于空闲状态下的行为测试方法、装置、计算机设备及存储介质
CN109324838B (zh) 单片机程序的执行方法、执行装置及终端
CN101488465A (zh) 一种芯片特征配置方法及芯片
CN105117370B (zh) 一种多协议密码算法处理器及片上系统
US8756408B2 (en) Hardware reset reason
CN100498648C (zh) 一种复位值可控的数字电路设计方法
CN110209433B (zh) 一种识别不同型号集中器的方法
CN114416446A (zh) 内存参数适配方法、装置、终端设备及存储介质
US20060212765A1 (en) Integrated circuit with a control input that can be disabled
MX2007005252A (es) Metodo de programacion para programacion de registro intermedio de escritura y de doble palabra flash.
US7707378B2 (en) DDR flash implementation with hybrid row buffers and direct access interface to legacy flash functions
CN111176942A (zh) 一种故障加速卡快速定位装置及故障加速卡快速定位方法
CN217640137U (zh) 数字上电复位电路、集成电路芯片和电子装置
CN112232028B (zh) 录波通道数据的处理方法、装置、终端设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 201, building 4, 780 xiecao Road, Xiegang Town, Dongguan City, Guangdong Province 523000

Applicant after: GUANGDONG SUMIDA AUTOMATION Co.,Ltd.

Address before: 523000 Guangdong province Dongguan city Changan town Xiaobian Plainvim industrial center building two floor A District

Applicant before: GUANGDONG SUMIDA AUTOMATION Co.,Ltd.

GR01 Patent grant
GR01 Patent grant