CN111459442A - 一种图像降分辨率、降帧方法及装置 - Google Patents
一种图像降分辨率、降帧方法及装置 Download PDFInfo
- Publication number
- CN111459442A CN111459442A CN202010131819.7A CN202010131819A CN111459442A CN 111459442 A CN111459442 A CN 111459442A CN 202010131819 A CN202010131819 A CN 202010131819A CN 111459442 A CN111459442 A CN 111459442A
- Authority
- CN
- China
- Prior art keywords
- image
- frame
- data
- resolution
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000009467 reduction Effects 0.000 title claims abstract description 47
- 238000012545 processing Methods 0.000 claims description 28
- 238000003708 edge detection Methods 0.000 claims description 15
- 238000000605 extraction Methods 0.000 claims description 12
- 238000009432 framing Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 34
- 230000008569 process Effects 0.000 description 11
- 238000004088 simulation Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 241001649081 Dina Species 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 241000282412 Homo Species 0.000 description 1
- 206010029216 Nervousness Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
- H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
- H04N21/440281—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the temporal resolution, e.g. by frame skipping
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本发明公开了一种图像降分辨率、降帧方法及装置，其中，图像降分辨率方法包括：获取输入图像的时序数据；根据所述时序数据中的第一控制信号得到第一有效显示区域；在所述第一有效显示区域中，根据所述时序数据生成第二控制信号；根据所述第二控制信号得到第二有效显示区域，以完成对所述输入图像的降分辨率操作。本发明提供的图像降分辨率方法可将输入图像降低为包括典型分辨率在内的任意大小分辨率的图像；同时，降分辨率后的图像位置可以通过用户的需求任意调整。
Description
技术领域
本发明属于图像处理领域，具体涉及一种图像降分辨率、降帧方法及装置。
背景技术
图像是人类获取和交换信息的主要来源，因此，图像处理的应用领域涉及人类生活和工作的方方面面，包括航天和航空技术、生物医学工程、通信工程、工业和工程、军事和公安、文化与艺术等方面。
实际应用当中，在进行高分辨率高帧频图像处理过程中，有时为了监视图像处理过程中的现象，需要利用显示器进行显示，但由于部分显示器支持的分辨率和帧频较低，不能满足高分辨率高帧频图像的显示。例如在系统调试过程中，需要对计算机所发送的图像进行监视，最常用的监视方法就是将图像通过视频传输接口输出至显示器进行显示，但由于输入图像的分辨率和帧频过高，目前市面上大多数低成本显示器都无法对高帧频的图像进行显示。因此，需要对输入图像进行降分辨率和降帧处理才能使其在低成本显示器上进行显示。
然而，现有的图像降分辨率方法只能将高分辨率图像降为典型的低分辨率，如800×600、640×512等，无法根据显示屏的实际情况调整低分辨率的范围，且经过降分辨率操作后，图像位置比较固定；同时，现有的图像降帧方法所需内存比较大，处理速度较慢。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种图像降分辨率、降帧方法及装置。本发明要解决的技术问题通过以下技术方案实现：
一种图像降分辨率方法，包括：
在本发明的一个实施例中，获取输入图像的时序数据；
根据所述时序数据中的第一控制信号得到第一有效显示区域；
在所述第一有效显示区域中，根据所述时序数据生成第二控制信号；
根据所述第二控制信号得到第二有效显示区域，以完成对所述输入图像的降分辨率操作。
在本发明的一个实施例中，在所述第一有效显示区域中，根据所述时序数据生成第二控制信号，包括：
根据所需图像分辨率的大小设置对应的水平分辨率和垂直分辨率；
根据所述第二有效显示区域的位置要求设置对应的有效起始信号，所述有效起始信号包括行有效起始信号和场有效起始信号；
在第一有效显示区域中，根据所述有效起始信号以及所述水平分辨率和所述垂直分辨率得到第二控制信号。
在本发明的一个实施例中，在所述第一有效显示区域中，根据所述有效起始信号以及所述水平分辨率和所述垂直分辨率得到第二控制信号，包括：
根据所述行有效起始信号和所述水平分辨率得到第三控制信号；
根据所述场有效起始信号和所述垂直分辨率得到第四控制信号；
将所述第三控制信号和所述第四控制信号进行相与运算得到第二控制信号。
在本发明的一个实施例中，根据行有效起始信号和水平分辨率得到第三控制信号，包括：
对所述时序数据的行同步信号进行沿检测；
若检测到所述第一有效显示区域的行起始位置，则对水平方向的分辨率进行计数，直所述水平方向的分辨率达到H_START+H_SIZE，得到所述第三控制信号；其中，H_START为所述行有效起始信号，H_SIZE为所述水平分辨率；
相应的，根据所述场有效起始信号和所述垂直分辨率得到第四控制信号，包括：
对所述时序数据的场同步信号进行沿检测；
若检测到所述第一有效显示区域的场起始位置，则对垂直方向的分辨率进行计数，直所述垂直方向的分辨率达到V_START+V_SIZE，得到所述第四控制信号，其中，V_START为所述场有效起始信号，V_SIZE为所述垂直分辨率。
本发明的另一个实施例提供了一种图像降分辨率装置，包括：
数据获取模块，获取输入图像的时序数据；
第一数据处理模块，用于根据所述时序数据中的第一控制信号得到第一有效显示区域；
数据生成模块，用于在所述第一有效显示区域中，根据所述时序数据生成第二控制信号；
第二数据处理模块，用于根据所述第二控制信号得到第二有效显示区域，以完成对所述输入图像的降分辨率操作。
本发明的又一个实施例提供了一种图像降帧方法，包括：
获取输入图像的时序数据，并对所述输入图像的时序数据进行抽帧处理，得到降帧后的图像数据；
根据所述输入图像的时序数据保存所述降帧后的图像数据；
根据自生成的时序数据读取所述降帧后的图像数据并输出，以完成对所述输入图像的降帧操作。
在本发明的一个实施例中，获取输入图像的时序数据，并对所述时序数据进行抽帧处理，得到降帧后的图像数据，包括：
获取当前帧图像的时序数据；
按照一定的规律在所述时序数据中抽出所需帧数的图像并保留，丢掉其余的图像以得到降帧后的图像数据。
在本发明的一个实施例中，按照一定的规律在所述时序数据中抽出所需帧数的图像并保留，丢掉其余的图像以得到降帧后的图像数据，包括：
采用沿检测的方式对所述当前帧图像的时序数据中的场同步信号进行模数为2的计数；
若计数为0，则判断所述当前帧为奇数帧并保留；若计数为1，则判断所述当前帧为偶数帧并丢弃，得到降帧后的图像数据。
在本发明的一个实施例中，根据所述输入图像的时序保存所述降帧后的图像数据，包括：
响应于所述当前帧图像为奇数帧，则在判断所述输入图像的时序数据中的区域大小控制信号有效时，将所述奇数帧图像数据存入存储器。
本发明的再一个实施例提供了一种图像降帧装置，包括：
降帧逻辑控制模块，用于获取输入图像的时序数据，并对所述输入图像的VESA时序数据进行抽帧处理，得到降帧后的图像数据；
存储模块，用于根据所述输入图像的时序数据保存所述降帧后的图像数据；
输出模块，用于根据自生成的时序数据读取所述降帧后的图像数据并输出，以完成对所述输入图像的降帧操作。
本发明的有益效果：
1、本发明提供的图像降分辨率方法，可以根据实际情况生成不同的控制信号，可将输入图像降低为包括典型分辨率在内的任意大小分辨率的图像；同时，降分辨率后的图像位置不仅仅是位居正中或左上角，而可以通过用户的需求调节至任意位置；
2、本发明提供的图像降帧方法将当前帧图像降帧后存入存储器，后续再读取不能够输出，再次过程中，存储器只需要存储一帧图像，这大大减少了系统内存，提高了图像处理速度。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种图像降分辨率方法示意图；
图2是本发明实施例提供的图像降分辨率设计原理图；
图3是本发明实施例提供的图像降分辨率装置结构示意图；
图4a是本发明实施例提供的DVI图像输入与降分辨率的RTL图；
图4b是本发明实施例提供的DVI图像输入与降分辨率的功能仿真图；
图5是本发明实施例提供的DVI图像输入与截断模块显示结果；
图6是本发明实施例提供的一种图像降帧方法示意图；
图7a是本发明实施例提供的沿检测电路结构示意图；
图7b是本发明实施例提供的沿检测时序图；
图8是本发明实施例提供的图像降帧装置结构示意图；
图9是本发明实施例提供的另一种图像降帧装置结构示意图；
图10是本发明实施例提供的降帧逻辑控制模块RTL图；
图11是本发明实施例提供的降帧模块的仿真波形图；
图12是本发明实施例提供的上位机直通图像经过降帧之后的显示效果图；
图13是本发明实施例提供的输入输出图像Vsync信号测试波形图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种图像降分辨率方法示意图；包括：
S11：获取输入图像的时序数据；
在本实施例中，输入图像的时序数据可以是VESA标准的时序数据。VESA(VideoElectronics Standards Association，视频电子标准协会)是制定计算机和小型工作站视频设备标准的国际组织。本发明所用的输入图像的时序数据均采用按照VESA标生成的数据。
具体地，本实施例获取的输入图像的VESA时序数据可以由主控计算机提供，主控计算机获取输入图像，并按照VESA标准转换成VESA时序的数据以供后续进行数据处理。
S12：根据所述时序数据中的第一控制信号得到第一有效显示区域；
进一步地，本实施例获取的VESA时序数据中包括DE控制信号，也即第一控制信号。请参见图2，图2是本发明实施例提供的图像降分辨率设计原理图，其中，VESA时序数据中的DE控制信号决定了主控计算机提供的图像数据的有效显示区间为图2中的Active Video区域，也即第一有效显示区域。
S13：在所述第一有效显示区域中，根据所述时序数据生成第二控制信号；
在本实施例中，图像经过降分辨率处理后的有效区域也即第二有效显示区域，仅为第一有效显示区域的一小部分，如图2中的A区域，其由im_blank控制信号也即第二控制信号决定，im_blank控制信号与VESA时序数据中的DE控制信号的作用类似，其有效时，决定的有效显示区间即为A区域。
进一步地，步骤S13可以包括：
根据所需图像分辨率的大小设置对应的水平分辨率和垂直分辨率；
根据所述第二有效显示区域的位置要求设置对应的有效起始信号，所述有效起始信号包括行有效起始信号H_START和场有效起始信号V_START；
在所述第一有效显示区域中，根据所述有效起始信号以及所述水平分辨率和所述垂直分辨率得到第二控制信号。
具体地，首先需要对VESA时序数据中的行、场同步信号(Vsync\Hsyne)进行沿检测，以确定主控计算机提供的图像数据的行、场的起始位置，也即第一有效显示区域的起始位置。
然后根据实际所需求的分辨率大小设置对应的水平分辨率H_SIZE和垂直分辨率V_SIZE。
然后根据A有效区域的位置要求(比如左上角、正中间等)，设置对应的行有效起始信号H_START和场有效起始信号V_START。
进一步地，根据所述有效起始信号以及所述水平分辨率和所述垂直分辨率得到第二控制信号包括：
根据所述行有效起始信号H_START和所述水平分辨率H_SIZE得到第三控制信号；
根据所述场有效起始信号V_START和所述垂直分辨率V_SIZE得到第四k控制信号；
将所述第三控制信号和所述第四控制信号进行相与运算得到im_blank控制信号。
在本实施例中，根据行有效起始信号和水平分辨率得到第三控制信号包括：
对所述VESA时序数据的行同步信号进行沿检测；
若检测到所述第一有效显示区域的行起始位置，则对水平方向的分辨率进行计数，直所述水平方向的分辨率达到H_START+H_SIZE，得到所述第三控制信号；
相应的，根据所述场有效起始信号V_START和所述垂直分辨率V_SIZE得到所述第四控制信号，包括：
对所述VESA时序数据的场同步信号进行沿检测；
若检测到所述第一有效显示区域的场起始位置，则对垂直方向的分辨率进行计数，直所述垂直方向的分辨率达到V_START+V_SIZE，得到所述第四控制信号。
具体地，本实施例中的第三控制信号可以表示为H_blank控制信号，第四控制信号为V_blank控制信号。在一行内，当时序开始进入DE信号的有效区域时，行计数器开始计数，计数达到模拟器系统需要的水平分辨率H_START+H_SIZE时，行计数器归零，等到下一行到来时，行计数器重复相同的过程，行计数器从H_START增加到H_START+H_SIZE的过程为H_blank的有效区域；同理，在一帧内，当时序开始进入DE信号的有效区域时，场计数器开始计数，计数达到模拟器系统需要的垂直分辨率V_START+V_SIZE时，场计数器归零，等到下一帧到来时，场计数器重复相同的过程，场计数器从V_START增加到V_START+V_SIZE的过程为V_blank的有效区域；最后，H_blank信号和V_blank信号相与就可以得到im_blank信号。
S14：根据所述第二控制信号得到第二有效显示区域，以完成对所述输入图像的降分辨率操作。
具体地，im_blank控制信号(第二控制信号)与DE控制信号(第一控制信号)作用类似，其决定了图像经过降分辨率处理之后的显示区域。
得到im_blank控制信号后，将经过降分辨率处理的图像再以VESA时序数据输出，便可以显示在低分辨率的显示器上。
本实施例提供的图像降分辨率方法根据所需要的分辨率，设置相应的参数水平分辨率H_SIZE和垂直分辨率V_SIZE，通过相应的行场计数器在有效区域进行计数，由此就可以生成所需分辨率图像的有效区域，从而实现了对图像降分辨率的操作。
目前，市面上部分显示器的分辨率只能支持800×600，因此，经过降分辨率后的图像分辨率必须小于800×600。因此，传统的降分辨率方法只能将高分辨率的图像降为如800×600这样的典型分辨率。而本实施例提供的图像降分辨率方法可以通过调整水平分辨率和垂直分辨率将原始图像分辨率降为任意大小的分辨率，即可以根据用户需求任意调整分辨率；同时，本实施例提供的图像降分辨率方法还可以通过调整行有效起始信号和场有效起始信号对A有效区域的位置进行设置，图像经过降分辨率操作后，其图像的位置不仅仅是位居正中或左上角，而可以通过用户的需求调节至任意位置。
实施例二
本实施例提供了一种图像降分辨率装置，请参见图3，图3是本发明实施例提供的图像降分辨率装置结构示意图，包括：
数据获取模块，获取输入图像的时序数据；
第一数据处理模块，用于根据所述时序数据中的第一控制信号得到第一有效显示区域；
数据生成模块，用于在所述第一有效显示区域中，根据所述时序数据生成第二控制信号；
第二数据处理模块，用于根据所述第二控制信号得到第二有效显示区域，以完成对所述输入图像的降分辨率操作。
本实施例提供的图像降分辨率装置可以实现上述实施例一所述的图像降分辨率方法，具体实现过程参见上述实施例一，在此不再赘述。
实施例三
下面在上述实施例一和实施例二的基础上，通过仿真实验，以将分辨率为1400×1050的图像降为分辨率为640×512的图像为例对本发明提供的图像降分辨率方法作进一步的验证。
请参见图4a～4b，图4a是本发明实施例提供的DVI图像输入与降分辨率的RTL图，图4b是本发明实施例提供的DVI图像输入与降分辨率的功能仿真图。在功能仿真中，预设的行、场截断的起始点(image_hstart、image_vstart)，也即有效起始信号都为0，截断的水平分辨率和垂直分辨率(image_hsize、image_vsize)，也即实际所需图像的水平分辨率和垂直分辨率分别为640和512，由于仿真界面大小限制，这里只能看到部分水平分辨率的截断情况，在每一行内，im_blank和dvi_de(也即DE信号)有效区左侧都对齐，而且im_blank有效区仅为dvi_de有效区中很小的一部分，这符合功能仿真中对DVI图像输入与降分辨率的预设。
DVI图像输入与降分辨率功能仿真正确后，还需要在实际的软硬件系统中，通过具体的显示结果来验证DVI图像输入与降分辨率功能的实现情况。在验证过程中，截断的水平分辨率和垂直分辨率分别为640和512。请参见图5，图5是本发明实施例提供的DVI图像输入与截断模块显示结果，其中，图5中左侧为原始图像数据，右侧为截断后的显示结果，通过对比可以看出DVI图像输入与降分辨率功能正确实现，降分辨率后的图像显示稳定，图像质量良好。
实施例四
本实施例提供了一种图像降帧方法。
一般而言，目前市面上的大多数显示器都只能支持最高60Hz的显示帧频，因此，降帧后的图像帧频必须小于60Hz，图像的帧频是图像每秒显示的图像帧数，图像帧频越大，所显示的图像也会越流畅。由于人眼的视觉暂留现象，要想观测到流畅的图像，图像帧频至少为30Hz，因此，图像降帧后的帧频可选范围为30Hz-60Hz。
请参见图6，图6是本发明实施例提供的一种图像降帧方法示意图；包括：
S21：获取输入图像的时序数据，并对所述输入图像的时序数据进行抽帧处理，得到降帧后的图像数据；
首先，获取当前帧图像的时序数据。
进一步地，本实施例获取的输入图像的时序数据可以是VESA标准的时序数据，其可以来自于主控计算机，也可以来自于经过上述实施例一降分辨率之后输出的图像VESA时序数据。其中，图像的VESA时序数据中包括图像数据以及行、场同步信号、时钟信号等相关控制信号。
然后，按照一定的规律在所述VESA时序数据中抽出所需帧数的图像并保留，丢掉其余的图像以得到降帧后的图像数据。
在此，需要注意的是对图像抽帧的过程中应注意间隔性。因为图像的帧与帧之间具有关联性，如果抽帧不等间隔，图像在帧与帧之间会出现跳跃性的变化导致观测的不连续。根据图像输出帧频的不同，其抽帧的方式也有所不同。例如，当输出图像为60Hz时，需要在100帧中等间隔地抽出60帧，即每5帧中抽出第1、3、5帧；当输出图像帧频为55帧时，需要在100帧中等间隔抽出55帧，即每20帧中抽等间隔抽出11帧。由此可见，最终输出图像的帧频不同会影响抽帧逻辑的复杂性。
为了同时保证显示流畅性和抽帧逻辑复杂性，一般将图像分为奇数帧和偶数帧，其中奇数帧图像保存，而偶数帧图像则丢弃。
具体地，采用沿检测的方式对所述当前帧图像的VESA时序数据中的场同步信号进行模数为2的计数；若计数为0，则判断所述当前帧为奇数帧并保留；若计数为1，则判断所述当前帧为偶数帧并丢弃，得到降帧后的图像数据。
本实施例采用沿检测的方式对场同步信号Vsync的上升沿进行计数，保证了系统的同步性。具体地，建立两个寄存器，在时钟触发的过程中，Vsync首先进入第1个寄存器，下一个时钟才会进入第2个寄存器，所以，第2个寄存器的数据始终比第一个寄存器晚1个时钟周期；当第1个寄存器输出1，第2个寄存器输出0时，则输出1个时钟周期长度的高电平，这个高电平即表明当前Vsync信号有上升沿。计数器以沿检测输出的高电平为使能信号进行计数，这样就可以实现Vsync计数的同步化设计。请参见图7a～7b，图7a是本发明实施例提供的沿检测电路结构示意图，图7b是本发明实施例提供的沿检测时序图。
S22：根据所述输入图像的时序数据保存所述降帧后的图像数据；
进一步地，输入图像的VESA时序数据中包含有地址信息和区域大小控制信号也即DE控制信号，其决定了图像的有效显示区间。图像经过降帧处理后，将保留的图像VESA时序数据以及地址信息和DE控制信号一起发送给存储器，当DE控制信号有效时，存储保留的图像VESA时序数据。
具体地，若降帧采用保留奇数帧、丢弃偶数帧的抽帧规则时，在判断所述当前帧图像为奇数帧时，说明该帧图像可以存入存储器；进一步判断输入图像的VESA时序数据中的DE控制信号，该控制信号为存储器的地址控制信号，若同时满足奇数帧和DE控制信号有效，则存储器写使能，同时开始进写地址自加，将当前的奇数帧图像数据依次存入存储器，直到一帧图像完全存入存储器。
S23：根据自生成时序数据读取所述降帧后的图像数据并输出，以完成对所述输入图像的降帧操作。
在本实施例中，降帧后图像的输出由系统自生成的VESA时序数据控制。具体地，根据自生成的VESA时序数据中的控制信号生成相应的地址和控制信号发送给存储器，读取存储器中的数据并输出显示。
具体地，当自生成输出图像时序的DE信号有效时，存储器读使能，同时开始读地址自加，依次读出存储器中的数据，读出的数据再同时赋值给R，G，B通道输出显示。因为输入图像时序和输出图像时序在时间上是两倍的关系，所以读取与写入两个过程的数据不会相互冲突。
本实施例提供的图像降帧方法由于只需要存储一帧图像，所以存储器的深度可以为1470000(1400×1050)；由于降帧后输出的图像位宽为8bit，所以存储器的位宽为8bit，这样极大地减少了系统的内存，提高了图像降帧的处理速度。
实施例五
本实施例提供了一种图像降帧装置，请参见图8，图8是本发明实施例提供的图像降帧装置结构示意图，包括：
降帧逻辑控制模块，用于获取输入图像的时序数据，并对所述输入图像的VESA时序数据进行抽帧处理，得到降帧后的图像数据；
存储模块，用于根据所述输入图像的时序数据保存所述降帧后的图像数据；
输出模块，用于根据自生成的时序数据读取所述降帧后的图像数据并输出，以完成对所述输入图像的降帧操作。
进一步地，存储模块可以是RAM存储器，其可以随时读写数据，且处理速度很快，输出模块为DIV输出。
请参见图9，图9是本发明实施例提供的另一种图像降帧装置结构示意图。本实施例提供的图像降帧装置可以实现上述实施例四所述的图像降帧方法。
本实施例提供的图像降帧方法可以通过较小的内存实现高帧频图像的降帧处理，使高帧频的图像能够在低成本的显示器上显示。
具体地，降帧逻辑模块将图像进行抽帧处理后往RAM发送地址、数据和控制信号并将数据存入RAM。DVI输出模块进行自建VESA输出，根据生成的VESA时序数据的控制信号生成相应的地址和控制信号发送给RAM，读取RAM中的数据进行显示。
实施例六
下面在上述实施例四和实施例五的基础上，通过仿真实验，以将帧频为100Hz的图像降为帧频为50Hz的图像为例对本发明提供的图像降帧方法作进一步的验证。
请参见图10，图10是本发明实施例提供的降帧逻辑控制模块RTL图；表1列出了降帧逻辑控制模块的各接口功能描述。
表1降帧逻辑控制模块接口功能描述
| 名称 | 位宽 | 方向 | 功能描述 |
| clk | 1 | 输入 | 输入图像像素时钟 |
| DVIIN_VSYNC | 1 | 输入 | 输入图像场同步信号 |
| DVIIN_HSYNC | 1 | 输入 | 输入图像行同步信号 |
| DVIIN_DE | 1 | 输入 | 输入图像数据使能信号 |
| DVIIN_DATA | 24 | 输入 | 输入图像数据信号 |
| clka | 1 | 输出 | RAM的写时钟 |
| addra | 20 | 输出 | RAM的写地址信号 |
| dina | 8 | 输出 | RAM的写数据信号 |
| ena | 1 | 输出 | RAM的使能信号 |
| wea | 1 | 输出 | RAM的写使能信号 |
| flag | 1 | 输出 | 控制DVI时序生成的标志位 |
在仿真调试的过程中，采用自生成的图像源作为降帧模块的输入，输入图像的帧频为100Hz。
为了将100Hz的图像转换为50Hz输出，需要在100帧图像中抽出50帧图像输出显示。具体的抽帧方式为：将图像分为奇数帧和偶数帧，其中奇数帧图像存入RAM，而偶数帧图像则丢弃，然后DVI输出模块读出RAM中的一整帧数据输出显示。
请参见图11，图11是本发明实施例提供的降帧模块的仿真波形图；其中，其中frame_select为奇偶帧信号，当frame_select＝0时，当前帧为奇数帧；当frame_select＝1时，当前帧为偶数帧。Addra、ena、wea和dina为RAM的写入控制信号，当frame_select和de有效的同时，将输入数据的低8位存入RAM，addra对输入像素时钟进行计数，同时ena、wea信号有效，这样就完成了奇数帧图像的写入。在输入图像奇数帧写入的同时，DVI模块读取RAM中的数据输出。当DVI模块的DE有效时，addrb对输出像素时钟进行计数，同时enb信号有效，将读出的8位数据复制到R、G、B通道组成24位数据输出。从仿真波形中可以看出降帧逻辑正确地实现，输出图像分辨率不变，帧频降为50Hz。
请参见图12，图12是本发明实施例提供的上位机直通图像经过降帧之后的显示效果图，其中，左图为降帧后的效果图，由于其R、G、B通道的值一样，表现为灰度图，右图为原图像的显示效果。
请参见图13，图13是本发明实施例提供的输入输出图像Vsync信号测试波形图；图上面的波形是输出图像的Vsync信号，自生成的VESA时序为负极性，因此其同步区为低电平，其频率为50Hz；图下面的波形是输入图像的Vsync信号，计算机中设置输出的VESA时序为正极性，因此其同步区为高电平，频率为100Hz。由于Vsync的频率就是图像帧频，因此示波器的测试结果可以证明降帧逻辑设计的正确。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种图像降分辨率方法，其特征在于，包括：
获取输入图像的时序数据；
根据所述时序数据中的第一控制信号得到第一有效显示区域；
在所述第一有效显示区域中，根据所述时序数据生成第二控制信号；
根据所述第二控制信号得到第二有效显示区域，以完成对所述输入图像的降分辨率操作。
2.根据权利要求1所述的图像降分辨率方法，其特征在于，在所述第一有效显示区域中，根据所述时序数据生成第二控制信号，包括：
根据所需图像分辨率的大小设置对应的水平分辨率和垂直分辨率；
根据所述第二有效显示区域的位置要求设置对应的有效起始信号，所述有效起始信号包括和场有效起始信号；
在所述第一有效显示区域中，根据所述有效起始信号以及所述水平分辨率和所述垂直分辨率得到第二控制信号。
3.根据权利要求2所述的图像降分辨率方法，其特征在于，在所述第一有效显示区域中，根据所述有效起始信号以及所述水平分辨率和所述垂直分辨率得到第二控制信号，包括：
根据所述行有效起始信号和所述水平分辨率得到第三控制信号；
根据所述场有效起始信号和所述垂直分辨率得到第四控制信号；
将所述第三控制信号和所述第四控制信号进行相与运算得到第二控制信号。
4.根据权利要求3所述的图像降分辨率方法，其特征在于，根据行有效起始信号和水平分辨率得到第三控制信号，包括：
对所述时序数据的行同步信号进行沿检测；
若检测到所述第一有效显示区域的行起始位置，则对水平方向的分辨率进行计数，直所述水平方向的分辨率达到H_START+H_SIZE，得到所述第三控制信号；其中，H_START为所述行有效起始信号，H_SIZE为所述水平分辨率；
相应的，根据所述场有效起始信号和所述垂直分辨率得到第四控制信号，包括：
对所述时序数据的场同步信号进行沿检测；
若检测到所述第一有效显示区域的场起始位置，则对垂直方向的分辨率进行计数，直所述垂直方向的分辨率达到V_START+V_SIZE，得到所述第四控制信号，其中，V_START为所述场有效起始信号，V_SIZE为所述垂直分辨率。
5.一种图像降分辨率装置，其特征在于，包括：
数据获取模块，获取输入图像的时序数据；
第一数据处理模块，用于根据所述时序数据中的第一控制信号得到第一有效显示区域；
数据生成模块，用于在所述第一有效显示区域中，根据所述时序数据生成第二控制信号；
第二数据处理模块，用于根据所述第二控制信号得到第二有效显示区域，以完成对所述输入图像的降分辨率操作。
6.一种图像降帧方法，其特征在于，包括：
获取输入图像的时序数据，并对所述输入图像的时序数据进行抽帧处理，得到降帧后的图像数据；
根据所述输入图像的时序数据保存所述降帧后的图像数据；
根据自生成时序数据读取所述降帧后的图像数据并输出，以完成对所述输入图像的降帧操作。
7.根据权利要求6所述的图像降帧方法，其特征在于，获取输入图像的时序数据，并对所述时序数据进行抽帧处理，得到降帧后的图像数据，包括：
获取当前帧图像的时序数据；
按照一定的规律在所述时序数据中抽出所需帧数的图像并保留，丢掉其余的图像以得到降帧后的图像数据。
8.根据权利要求7所述的图像降帧方法，其特征在于，按照一定的规律在所述时序数据中抽出所需帧数的图像并保留，丢掉其余的图像以得到降帧后的图像数据，包括：
采用沿检测的方式对所述当前帧图像的时序数据中的场同步信号进行模数为2的计数；
若计数为0，则判断所述当前帧为奇数帧并保留；若计数为1，则判断所述当前帧为偶数帧并丢弃，得到降帧后的图像数据。
9.根据权利要求8所述的图像降帧方法，其特征在于，根据所述输入图像的时序保存所述降帧后的图像数据，包括：
响应于所述当前帧图像为奇数帧，则在判断所述输入图像的时序数据中的区域大小控制信号有效时，将所述奇数帧图像数据存入存储器。
10.一种图像降帧装置，其特征在于，包括：
降帧逻辑控制模块，用于获取输入图像的时序数据，并对所述输入图像的时序数据进行抽帧处理，得到降帧后的图像数据；
存储模块，用于根据所述输入图像的时序数据保存所述降帧后的图像数据；
输出模块，用于根据自生成时序数据读取所述降帧后的图像数据并输出，以完成对所述输入图像的降帧操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010131819.7A CN111459442B (zh) | 2020-02-29 | 2020-02-29 | 一种图像降分辨率、降帧方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010131819.7A CN111459442B (zh) | 2020-02-29 | 2020-02-29 | 一种图像降分辨率、降帧方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111459442A true CN111459442A (zh) | 2020-07-28 |
| CN111459442B CN111459442B (zh) | 2021-10-08 |
Family
ID=71682446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010131819.7A Active CN111459442B (zh) | 2020-02-29 | 2020-02-29 | 一种图像降分辨率、降帧方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111459442B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114928769A (zh) * | 2022-04-21 | 2022-08-19 | 瑞芯微电子股份有限公司 | 用于显示帧数据的方法和电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090310686A1 (en) * | 2008-06-17 | 2009-12-17 | Do-hyoung Kim | Distributed decoding device of sequential parallel processing scheme and method for the same |
| CN104135659A (zh) * | 2014-08-01 | 2014-11-05 | 西安电子科技大学 | 一种可见光与红外目标场景仿真及加载系统及使用方法 |
| CN104469351A (zh) * | 2014-12-11 | 2015-03-25 | 武汉精测电子技术股份有限公司 | 一种检测视频源产生的lvds视频信号的方法 |
| CN105208394A (zh) * | 2015-09-21 | 2015-12-30 | 北京集创北方科技有限公司 | 一种实时数字图像压缩预测方法与系统 |
| CN105828183A (zh) * | 2015-01-04 | 2016-08-03 | 华为技术有限公司 | 处理视频帧的方法、视频处理芯片以及运动估计和运动补偿memc芯片 |
| CN209313967U (zh) * | 2018-10-31 | 2019-08-27 | 浙江宇视科技有限公司 | Edid控制板及基于hdmi的不同分辨率测试系统 |
-
2020
- 2020-02-29 CN CN202010131819.7A patent/CN111459442B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090310686A1 (en) * | 2008-06-17 | 2009-12-17 | Do-hyoung Kim | Distributed decoding device of sequential parallel processing scheme and method for the same |
| CN104135659A (zh) * | 2014-08-01 | 2014-11-05 | 西安电子科技大学 | 一种可见光与红外目标场景仿真及加载系统及使用方法 |
| CN104469351A (zh) * | 2014-12-11 | 2015-03-25 | 武汉精测电子技术股份有限公司 | 一种检测视频源产生的lvds视频信号的方法 |
| CN105828183A (zh) * | 2015-01-04 | 2016-08-03 | 华为技术有限公司 | 处理视频帧的方法、视频处理芯片以及运动估计和运动补偿memc芯片 |
| CN105208394A (zh) * | 2015-09-21 | 2015-12-30 | 北京集创北方科技有限公司 | 一种实时数字图像压缩预测方法与系统 |
| CN209313967U (zh) * | 2018-10-31 | 2019-08-27 | 浙江宇视科技有限公司 | Edid控制板及基于hdmi的不同分辨率测试系统 |
Non-Patent Citations (1)
| Title |
|---|
| HTTPS://ZHIDAO.BAIDU.COM/QUESTION/455583359.HTML: "小白问个问题：为什么删除了gif的奇数帧或偶数帧之类的对gif的流畅性没什么影响？", 《百度知道》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114928769A (zh) * | 2022-04-21 | 2022-08-19 | 瑞芯微电子股份有限公司 | 用于显示帧数据的方法和电子设备 |
| CN114928769B (zh) * | 2022-04-21 | 2024-05-14 | 瑞芯微电子股份有限公司 | 用于显示帧数据的方法和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111459442B (zh) | 2021-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004826B1 (ko) | 플라즈마 디스플레이 컨트롤러 시스템 | |
| US5592187A (en) | Plasma display control system | |
| CN100535987C (zh) | 动态图像显示装置和动态图像显示方法 | |
| CN102142236B (zh) | 针对高分辨率隔行扫描视频信号的液晶显示驱动器 | |
| KR100339898B1 (ko) | 영상표시장치 | |
| CN102118592B (zh) | 用于显示多视频的系统 | |
| CN100452167C (zh) | 动态图像显示装置和动态图像显示方法 | |
| KR20100130086A (ko) | 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치 | |
| US8471859B2 (en) | Device and method for controlling frame input and output | |
| CN110085157A (zh) | 时钟信号发生电路、驱动芯片、显示装置及时钟信号发生方法 | |
| US20200105180A1 (en) | Display device and driving method | |
| CN103956149A (zh) | 显示器、显示系统和数据处理方法 | |
| CN111459442B (zh) | 一种图像降分辨率、降帧方法及装置 | |
| CN110798682B (zh) | 一种延时测试系统 | |
| KR100304899B1 (ko) | 모니터의 허용범위 초과 영상 표시장치 및 방법 | |
| US6778170B1 (en) | Generating high quality images in a display unit without being affected by error conditions in synchronization signals contained in display signals | |
| US6618032B1 (en) | Display apparatus having functions of displaying video signals as enlarged/thinned pictures | |
| CN109410894B (zh) | 生成差分输出信号的方法及模块、显示装置 | |
| CN112017612A (zh) | 时序控制器及其控制方法、具有该时序控制器的显示装置 | |
| US10965841B2 (en) | Receiving device, video recording system and method for reducing video latency in video recording system | |
| CN100474380C (zh) | 液晶显示器的驱动装置和驱动方法 | |
| CN114173054A (zh) | 多帧频拼接视频源显示控制方法及其系统和led显示系统 | |
| US6943783B1 (en) | LCD controller which supports a no-scaling image without a frame buffer | |
| CN111383609A (zh) | 时序控制方法、时序控制器及显示装置 | |
| CN116679839A (zh) | 触控显示设备的驱动方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |