CN111446163A - 一种具有边缘阶梯式/缓坡式保护环的晶圆及其制作方法 - Google Patents
一种具有边缘阶梯式/缓坡式保护环的晶圆及其制作方法 Download PDFInfo
- Publication number
- CN111446163A CN111446163A CN202010229692.2A CN202010229692A CN111446163A CN 111446163 A CN111446163 A CN 111446163A CN 202010229692 A CN202010229692 A CN 202010229692A CN 111446163 A CN111446163 A CN 111446163A
- Authority
- CN
- China
- Prior art keywords
- wafer
- protection ring
- edge
- etching
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000000227 grinding Methods 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 18
- 239000002981 blocking agent Substances 0.000 claims abstract description 6
- 239000012530 fluid Substances 0.000 claims abstract description 6
- 238000005259 measurement Methods 0.000 claims abstract description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开一种具有边缘阶梯式/缓坡式保护环的晶圆及其制作方法,具有边缘阶梯式保护环的晶圆包括晶圆本体,晶圆本体上设有研磨正面,晶圆本体四周设有阶梯保护环/斜坡保护环,制作方法:将晶圆正面贴上研磨贴膜,研磨晶圆背面,使用蚀刻设备,以蚀刻工艺,配置厚度自动测量,蚀刻液浓度和流量控制,阻挡剂由程序自动控制缩放保护边缘遮挡环/边缘配置惰性流体喷嘴稀释减少边缘刻蚀量,蚀刻晶圆背面,使保护环由外到内高度逐级降低。本发明具有保护环的超薄晶圆结构用于后续的离子植、黄光及双面同时金属沉积工艺,在生产能一次同时进行正面及背面的工艺,节省工艺时间,带保护环的超薄晶圆结构使边缘圆片损失的面积减少。
Description
技术领域
本发明涉及一种半导体领域,具体是一种具有边缘阶梯式/缓坡式保护环的晶圆及其制作方法。
背景技术
晶圆是指硅半导体集成电路制作所用的硅晶片,由于其形状为圆形,故称为晶圆,在硅晶片上可加工制作成各种电路元件结构,而成为有特定电性功能之IC产品,晶圆的原始材料是硅,二氧化硅矿石经由电弧炉提炼,盐酸氯化,并经蒸馏后,制成了高纯度的多晶硅,晶圓薄化後,尚需进行许多后制程,如何移动薄化至50~100微米的晶片,目前的一種方式是用机械研磨晶片,生成晶圆底部厚度50~200微米,留下边缘3~8mm的边框环的晶圆,然后以干/湿刻蚀方式处理背面以改善因为以机械研磨造成的应力及不良的粗造度,而后开始后续晶圆生产工序,这以机械研磨方式生成的圆结构,其晶圆底部和边框环形成几乎90度的结构,虽然可以进行符合目前薄晶圆后续的部分生产工序需求,但是有以下缺点:无法进行黄光工艺的光阻旋转涂布工序,因为其角度结构,涂布的光阻将因为边缘的阻挡溅回而失败,无法应用近接式的黄光工艺,因为近接式的黄光工艺,其掩膜版需极接近晶圆,但是被边框环阻挡,而无法以一般简易的方式进行工序,因而无法应用薄晶圆的双面同时金属沉积工艺,针对这种情况,现提出一种晶圆边缘阶梯保护边缘制作方法。
发明内容
本发明的目的在于提供一种具有边缘阶梯式/缓坡式保护环的晶圆及其制作方法,阶梯式/缓坡式保护环的超薄晶圆结构用于后续的离子植、黄光及双面同时金属沉积工艺,在生产能一次同时进行正面及背面的工艺,作业中减少传送步骤,节省工艺时间,阶梯式/缓坡式保护环的超薄晶圆结构使边缘圆片损失的面积减少,提高了晶圆的利用率,降低了原材料的浪费,改进后良率提高。
本发明的目的可以通过以下技术方案实现:
一种具有边缘阶梯式/缓坡式保护环的晶圆制作方法,包括以下步骤:
步骤一:将晶圆正面贴上研磨贴膜;
步骤二:研磨晶圆背面,将至磨晶圆背面的厚度研磨至150~400微米,掀起移除研磨贴膜;
步骤三:使用蚀刻设备,以蚀刻工艺,配置厚度自动测量,蚀刻液浓度和流量控制,阻挡剂由程序自动控制缩放保护边缘遮挡环/边缘配置惰性流体喷嘴稀释减少边缘刻蚀量;
步骤四:蚀刻晶圆背面,生成有宽度3~10毫米的保护环;
步骤五:逐级蚀刻,使保护环由外到内高度逐级降低,保护环生成阶梯状/缓坡状,保护环内晶圆厚度20~100微米。
进一步地,所述保护环厚度100~400微米。
一种具有边缘阶梯式/缓坡式保护环的晶圆,包括晶圆本体,晶圆本体上设有研磨正面,晶圆本体四周设有阶梯保护环/斜坡保护环。
本发明的有益效果:
1、本发明阶梯式/缓坡式保护环的超薄晶圆结构用于后续的离子植、黄光及双面同时金属沉积工艺,在生产能一次同时进行正面及背面的工艺;
2、本发明作业中减少传送步骤,节省工艺时间,阶梯式/缓坡式保护环的超薄晶圆结构使边缘圆片损失的面积减少;
1、本发明提高了晶圆的利用率,降低了原材料的浪费,改进后良率提高。
附图说明
下面结合附图对本发明作进一步的说明。
图1是本发明具有边缘阶梯式/缓坡式保护环的晶圆结构示意图;
图2是本发明具有边缘阶梯式保护环的晶圆结构示意图;
图3是本发明具有边缘缓坡式保护环的晶圆结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
在本发明的描述中,需要理解的是,术语“开孔”、“上”、“下”、“厚度”、“顶”、“中”、“长度”、“内”、“四周”等指示方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的组件或元件必须具有特定的方位,以特定的方位构造和操作,因此不能理解为对本发明的限制。
一种具有边缘阶梯式/缓坡式保护环的晶圆,如图1、图2所示,包括晶圆本体1,晶圆本体1上设有研磨正面11,晶圆本体1四周设有阶梯保护环12/斜坡保护环13。
一种具有边缘阶梯式/缓坡式保护环的晶圆制作方法,包括以下步骤:
步骤一:将晶圆正面贴上研磨贴膜;
步骤二:研磨晶圆背面,将至磨晶圆背面的厚度研磨至150~400微米,掀起移除研磨贴膜;
步骤三:使用蚀刻设备,以蚀刻工艺,配置厚度自动测量,蚀刻液浓度和流量控制,阻挡剂由程序自动控制缩放保护边缘遮挡环/边缘配置惰性流体喷嘴稀释减少边缘刻蚀量;
步骤四:蚀刻晶圆背面,生成有宽度3~10毫米的保护环;
步骤五:逐级蚀刻,使保护环由外到内高度逐级降低,保护环生成阶梯状/缓坡状,保护环内晶圆厚度20~100微米。
实施例1
一种具有边缘阶梯式/缓坡式保护环的晶圆制作方法,包括以下步骤:
步骤一:将晶圆正面贴上研磨贴膜;
步骤二:研磨晶圆背面,将至磨晶圆背面的厚度研磨至150~400微米,掀起移除研磨贴膜;
步骤三:使用蚀刻设备,以蚀刻工艺,配置厚度自动测量,蚀刻液浓度和流量控制,阻挡剂由程序自动控制缩放保护边缘遮挡环/边缘配置惰性流体喷嘴稀释减少边缘刻蚀量;
步骤四:蚀刻晶圆背面,生成有宽度3~10毫米的保护环;
步骤五:逐级蚀刻,使保护环由外到内高度逐级降低,保护环生成阶梯状,保护环内晶圆厚度20~100微米。
实施例2
一种具有边缘阶梯式/缓坡式保护环的晶圆制作方法,包括以下步骤:
步骤一:将晶圆正面贴上研磨贴膜;
步骤二:研磨晶圆背面,将至磨晶圆背面的厚度研磨至150~400微米,掀起移除研磨贴膜;
步骤三:使用蚀刻设备,以蚀刻工艺,配置厚度自动测量,蚀刻液浓度和流量控制,阻挡剂由程序自动控制缩放保护边缘遮挡环/边缘配置惰性流体喷嘴稀释减少边缘刻蚀量;
步骤四:蚀刻晶圆背面,生成有宽度3~10毫米的保护环;
步骤五:逐级蚀刻,使保护环由外到内高度逐级降低,保护环生成缓坡状,保护环内晶圆厚度20~100微米。步骤五:逐级蚀刻,使保护环由外到内高度逐级降低,保护环生成缓坡状。
在本说明书的描述中,参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。
Claims (3)
1.一种具有边缘阶梯式/缓坡式保护环的晶圆制作方法,其特征在于,包括以下步骤:
步骤一:将晶圆正面贴上研磨贴膜;
步骤二:研磨晶圆背面,将至磨晶圆背面的厚度研磨至150~400微米,掀起移除研磨贴膜;
步骤三:使用蚀刻设备,以蚀刻工艺,配置厚度自动测量,蚀刻液浓度和流量控制,阻挡剂由程序自动控制缩放保护边缘遮挡环/边缘配置惰性流体喷嘴稀释减少边缘刻蚀量;
步骤四:蚀刻晶圆背面,生成有宽度3~10毫米的保护环;
步骤五:逐级蚀刻,使保护环由外到内高度逐级降低,保护环生成阶梯状/缓坡状,保护环内晶圆厚度20~100微米。
2.根据权利要求1所述的一种具有边缘阶梯式/缓坡式保护环的晶圆制作方法,其特征在于,所述保护环厚度100~400微米。
3.一种具有边缘阶梯式/缓坡式保护环的晶圆,包括晶圆本体(1),晶圆本体(1)上设有研磨正面(11),晶圆本体(1)四周设有阶梯保护环(12)/斜坡保护环(13)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010229692.2A CN111446163A (zh) | 2020-03-27 | 2020-03-27 | 一种具有边缘阶梯式/缓坡式保护环的晶圆及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010229692.2A CN111446163A (zh) | 2020-03-27 | 2020-03-27 | 一种具有边缘阶梯式/缓坡式保护环的晶圆及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111446163A true CN111446163A (zh) | 2020-07-24 |
Family
ID=71649141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010229692.2A Pending CN111446163A (zh) | 2020-03-27 | 2020-03-27 | 一种具有边缘阶梯式/缓坡式保护环的晶圆及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111446163A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111987146A (zh) * | 2020-09-21 | 2020-11-24 | 上海擎茂微电子科技有限公司 | 一种用于制备半导体器件的晶圆及晶圆的背面减薄方法 |
CN114045474A (zh) * | 2022-01-14 | 2022-02-15 | 绍兴中芯集成电路制造股份有限公司 | 防止化学镀渗液的方法及半导体器件的制备方法 |
CN115896881A (zh) * | 2022-11-17 | 2023-04-04 | 安徽建筑大学 | 可防止偏移的半导体晶圆片及其预处理方法和电镀系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107403756A (zh) * | 2016-05-18 | 2017-11-28 | 英飞凌科技股份有限公司 | 半导体器件以及用于形成多个半导体器件的方法 |
CN107546104A (zh) * | 2016-06-28 | 2018-01-05 | 昇阳国际半导体股份有限公司 | 一种晶圆薄化制备工艺 |
CN107689326A (zh) * | 2016-08-05 | 2018-02-13 | 上海新昇半导体科技有限公司 | 一种晶圆减薄方法及装置 |
JP2018113307A (ja) * | 2017-01-10 | 2018-07-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体ウェハ |
JP2018147990A (ja) * | 2017-03-03 | 2018-09-20 | 積水化学工業株式会社 | Taikoウエハの処理方法 |
CN109346403A (zh) * | 2018-09-26 | 2019-02-15 | 广西桂芯半导体科技有限公司 | 一种晶圆的减薄方法 |
-
2020
- 2020-03-27 CN CN202010229692.2A patent/CN111446163A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107403756A (zh) * | 2016-05-18 | 2017-11-28 | 英飞凌科技股份有限公司 | 半导体器件以及用于形成多个半导体器件的方法 |
CN107546104A (zh) * | 2016-06-28 | 2018-01-05 | 昇阳国际半导体股份有限公司 | 一种晶圆薄化制备工艺 |
CN107689326A (zh) * | 2016-08-05 | 2018-02-13 | 上海新昇半导体科技有限公司 | 一种晶圆减薄方法及装置 |
JP2018113307A (ja) * | 2017-01-10 | 2018-07-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体ウェハ |
JP2018147990A (ja) * | 2017-03-03 | 2018-09-20 | 積水化学工業株式会社 | Taikoウエハの処理方法 |
CN109346403A (zh) * | 2018-09-26 | 2019-02-15 | 广西桂芯半导体科技有限公司 | 一种晶圆的减薄方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111987146A (zh) * | 2020-09-21 | 2020-11-24 | 上海擎茂微电子科技有限公司 | 一种用于制备半导体器件的晶圆及晶圆的背面减薄方法 |
CN114045474A (zh) * | 2022-01-14 | 2022-02-15 | 绍兴中芯集成电路制造股份有限公司 | 防止化学镀渗液的方法及半导体器件的制备方法 |
CN114045474B (zh) * | 2022-01-14 | 2022-04-15 | 绍兴中芯集成电路制造股份有限公司 | 防止化学镀渗液的方法及半导体器件的制备方法 |
CN115896881A (zh) * | 2022-11-17 | 2023-04-04 | 安徽建筑大学 | 可防止偏移的半导体晶圆片及其预处理方法和电镀系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111446163A (zh) | 一种具有边缘阶梯式/缓坡式保护环的晶圆及其制作方法 | |
US9123806B2 (en) | Method of manufacturing a semiconductor device | |
TWI474455B (zh) | 先進四方扁平無引腳封裝結構 | |
CN100383964C (zh) | 半导体封装及其制造方法 | |
EP3483928A1 (en) | Chip packaging structure, and packaging method thereof | |
US6084312A (en) | Semiconductor devices having double pad structure | |
PH12013000169B1 (en) | Semiconductor die singulation method | |
US6467674B1 (en) | Method of manufacturing semiconductor device having sealing film on its surface | |
US11894325B2 (en) | Semiconductor device having a resin that seals a rewiring | |
KR20140050935A (ko) | 캐비티를 갖는 웨이퍼 캐리어 | |
JP6261114B2 (ja) | トレンチバイアを有するマイクロ電子パッケージおよびその製造方法 | |
CN106098625A (zh) | 等离子划片的芯片包封结构及制作方法 | |
KR20190004225A (ko) | 기판의 가공 방법 | |
CN105355574A (zh) | 镍金凸块的制作方法及镍金凸块组件 | |
US20200156932A1 (en) | Method for Forming Hermetic Seals in MEMS Devices | |
US10332931B2 (en) | Semiconductor device for wafer-scale integration | |
US7652384B2 (en) | Fabricating tall micro structures | |
CN111599740A (zh) | 一种阶梯状/缓坡状晶圆键合玻璃载板架构 | |
CN106252247A (zh) | 半导体结构及其形成方法 | |
US20140252651A1 (en) | Anchor Vias for Improved Backside Metal Adhesion to Semiconductor Substrate | |
CN105870052A (zh) | 超薄半导体元件封装结构的制造方法 | |
US10304675B2 (en) | System for integrating preceding steps and subsequent steps | |
CN108242439B (zh) | 具有电磁防护的扇出型天线封装结构及其制备方法 | |
CN115376887A (zh) | 一种具有缓坡式保护环的晶圆的加工方法 | |
US20220406620A1 (en) | Fabricating method for wafer level semiconductor package device and the fabricated semiconductor package device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200724 |
|
RJ01 | Rejection of invention patent application after publication |