CN111445396B - 集成电路版图重建方法、装置、电子设备和存储介质 - Google Patents

集成电路版图重建方法、装置、电子设备和存储介质 Download PDF

Info

Publication number
CN111445396B
CN111445396B CN202010146378.8A CN202010146378A CN111445396B CN 111445396 B CN111445396 B CN 111445396B CN 202010146378 A CN202010146378 A CN 202010146378A CN 111445396 B CN111445396 B CN 111445396B
Authority
CN
China
Prior art keywords
image
integrated circuit
layout
correction
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010146378.8A
Other languages
English (en)
Other versions
CN111445396A (zh
Inventor
王力纬
孙宸
侯波
雷登云
恩云飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronic Product Reliability and Environmental Testing Research Institute
Original Assignee
China Electronic Product Reliability and Environmental Testing Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronic Product Reliability and Environmental Testing Research Institute filed Critical China Electronic Product Reliability and Environmental Testing Research Institute
Priority to CN202010146378.8A priority Critical patent/CN111445396B/zh
Publication of CN111445396A publication Critical patent/CN111445396A/zh
Application granted granted Critical
Publication of CN111445396B publication Critical patent/CN111445396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/80—Geometric correction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4053—Scaling of whole images or parts thereof, e.g. expanding or contracting based on super-resolution, i.e. the output image resolution being higher than the sensor resolution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种集成电路版图重建方法、装置、电子设备和存储介质，集成电路版图重建方法包括：获取待重建集成电路版图的第一图像；根据预设的纠偏规则对第一图像进行处理，以获取第二图像，纠偏规则用于校正第一图像的畸变；根据预设的重建模型对第二图像进行处理，以获取第三图像，重建模型用于提高第二图像的分辨率。基于预设的纠偏规则对第一图像进行处理，解决了扫描电子显微镜获取的第一图像的畸变问题，使第二图像能够真实地反映实际电路分布情况，从而避免了第一图像畸变的质量问题对重建图像的准确度的影响，进一步地，再利用预设的重建模型根据低分辨率的第二图像获取高分辨率的第三图像，降低了获取高分辨率图像的设备成本。

Description

集成电路版图重建方法、装置、电子设备和存储介质
技术领域
本发明涉及集成电路技术领域，特别是涉及一种集成电路版图重建方法、装置、电子设备和存储介质。
背景技术
集成电路作为现代信息化装备的核心，具有极高的知识产权价值。因此，为了保护自身权益，避免具有专利权的版图设计被侵权，需要判断竞品芯片的版图与本公司芯片的版图之间的相似性。目前常用的相似性判断方法是通过对竞品芯片进行开封、去层、扫描电子显微镜逐层拍照、版图提取与比对等步骤，来判断两个芯片的版图是否相似。由于扫描电子显微镜的拍照成本与拍照的放大倍率相关，为了获取高分辨率的竞品芯片的版图需要采用高成本的拍照设备。
基于以上问题，技术人员提出了一种根据低分辨率图片获取高分辨率图片的方法，即通过逆采样构造拟合曲面进行初始放大图像操作，然后对放大后的图像应用分数阶偏微分方程进行后处理得到放大后的高分辨率图像。但是，低价格的扫描电子显微镜拍摄的图片质量不佳，而且这种方法通常只能检测到毫米级的生产缺陷，但是当前集成电路版图的特征尺寸已经进入纳米量级。因此，目前的方法已经无法提供准确的高分辨率图像和相似度评价结果，很难满足日益发展的分析需求。
发明内容
基于此，有必要针对获取高分辨率版图图片的成本高、准确度不足的问题，提供一种集成电路版图重建方法、装置、电子设备和存储介质。
一种集成电路版图重建方法，包括：
获取待重建集成电路版图的第一图像；
根据预设的纠偏规则对所述第一图像进行处理，以获取第二图像，所述纠偏规则用于校正所述第一图像的畸变；
根据预设的重建模型对所述第二图像进行处理，以获取携带设定分辨率的重建集成电路版图信息的第三图像。
在其中一个实施例中，所述根据预设的纠偏规则对所述第一图像进行处理，以获取第二图像前，包括：
获取纠偏阵列的阵列设计版图；
根据所述阵列设计版图制备纠偏阵列样品；
获取所述纠偏阵列样品的纠偏图像；
获取所述阵列设计版图与所述纠偏图像之间的坐标映射关系，将所述坐标映射关系作为所述纠偏规则。
在其中一个实施例中，所述阵列设计版图包括多个呈阵列式均匀排布的第一通孔，所述纠偏图像包括多个第二通孔，所述第二通孔与所述第一通孔一一对应，所述获取所述阵列设计版图与所述纠偏图像之间的坐标映射关系，包括：
获取每个所述第一通孔的特征点坐标，形成第一坐标集；
获取每个所述第二通孔的特征点坐标，形成第二坐标集；
根据所述第一坐标集和所述第二坐标集获取所述坐标映射关系。
在其中一个实施例中，所述根据所述第一坐标集和所述第二坐标集获取所述坐标映射关系，包括：
根据所述第一坐标集和所述第二坐标集利用双线性插值法获取所述坐标映射关系。
在其中一个实施例中，所述纠偏图像包括纠偏阵列样品在多个放大倍率下获取的图像，每个放大倍率下获取的图像包含相同数量的所述第二通孔；
获取所述阵列设计版图与所述纠偏图像之间的坐标映射关系，包括：
分别获取所述阵列设计版图与每个放大倍率下获取的图像之间的坐标映射关系；
所述根据预设的纠偏规则对所述第一图像进行处理，包括：
获取所述第一图像的放大倍率；
根据所述第一图像的放大倍率选择相应的所述坐标映射关系，并根据选择的所述坐标映射关系对所述第一图像进行处理。
在其中一个实施例中，所述集成电路版图重建方法还包括：
根据所述待重建集成电路版图的原始版图图像和所述第三图像，获取版图重建的质量信息；
当所述质量信息不满足预设的质量评价规则时，根据所述质量信息更新所述重建模型。
在其中一个实施例中，所述质量信息包括峰值信噪比和/或结构相似度。
一种集成电路版图重建装置，包括：
芯片图像获取模块，用于获取待重建集成电路版图的第一图像；
纠偏模块，用于根据预设的纠偏规则对所述第一图像进行处理，以获取第二图像，所述纠偏规则用于校正所述第一图像的畸变；
重建模块，用于根据预设的重建模型对所述第二图像进行处理，以获取携带设定分辨率的重建集成电路版图信息的第三图像。
一种电子设备，包括存储器及处理器，所述存储器中储存有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行如上述的重建方法的步骤。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述的方法的步骤。
上述集成电路版图重建方法、装置、电子设备和存储介质，所述集成电路版图重建方法，包括：获取待重建集成电路版图的第一图像；根据预设的纠偏规则对所述第一图像进行处理，以获取第二图像，所述纠偏规则用于校正所述第一图像的畸变；根据预设的重建模型对所述第二图像进行处理，以获取携带设定分辨率的重建集成电路版图信息的第三图像。基于预设的纠偏规则对第一图像进行处理，解决了扫描电子显微镜获取的第一图像的畸变问题，使第二图像能够真实地反映待重建的集成电路版图的实际电路分布情况，从而避免了第一图像畸变的质量问题对重建图像的准确度的影响，进一步地，再利用预设的重建模型根据低分辨率的第二图像获取高分辨率的第三图像，降低了获取高分辨率图像的设备成本。
附图说明
图1为一实施例中的集成电路版图重建方法的流程图；
图2为一实施例中的获取所述预设的纠偏规则的流程图；
图3为本实施例中的所述获取所述阵列设计版图与所述纠偏图像之间的坐标映射关系的流程图；
图4为一实施例中的阵列设计版图的第一通孔的示意图；
图5为一实施例中的纠偏图像的第二通孔的示意图；
图6为一实施例中的根据预设的纠偏规则对所述第一图像进行处理的流程图；
图7为一实施例中的评价重建质量的流程图；
图8为一实施例中的形成预设的重建模型的流程图；
图9为一实施例中的卷积神经网络结构的示意图；
图10为一实施例中的集成电路版图重建装置的结构框图；
图11为一实施例中的电子设备的内部结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
图1为一实施例中的集成电路版图重建方法的流程图，如图1所示，集成电路版图重建方法包括步骤S100至S300。
S100：获取待重建集成电路版图的第一图像。
具体地，待重建集成电路版图是指芯片的集成电路版图，第一图像是指对集成电路版图实体拍照获得的图像。对芯片进行开封和去层之后，利用扫描电子显微镜进行逐层拍照，以获取芯片每一层待重建集成电路版图的第一图像。
S200：根据预设的纠偏规则对所述第一图像进行处理，以获取第二图像，所述纠偏规则用于校正所述第一图像的畸变。
具体地，畸变是指由于扫描电子显微镜中的透镜的制造精度和组装工艺的偏差导致的原始图像失真。图像的畸变包括径向畸变和切向畸变，径向畸变由透镜自身的固有特性决定，例如包括桶形畸变和枕形畸变；切向畸变由透镜和成像平面的安装误差决定。显微镜被组装出厂后，在不改变显微镜内部组件及组件设置方式的前提下，扫描电子显微镜的畸变特性不会发生改变。因此，可以根据预设的纠偏规则对畸变的第一图像进行处理，以获取去畸变的第二图像，从而准确地获取集成电路版图的实际情况，提高重建版图的准确性。
S300：根据预设的重建模型对所述第二图像进行处理，以获取携带设定分辨率的重建集成电路版图信息的第三图像。
具体地，第三图像是重建后的高分辨率的版图图像，即最终用于版图比对以判断两个芯片的版图是否相似的图像，因此，获取较高分辨率的第三图像可以更加准确的评价版图相似性。
本实施例基于预设的纠偏规则对第一图像进行处理，解决了扫描电子显微镜获取的第一图像的畸变问题，使第二图像能够真实地反映待重建的集成电路版图的实际电路分布情况，从而避免了第一图像畸变的质量问题对重建图像的准确度的影响，进一步地，再利用预设的重建模型根据低分辨率的第二图像获取高分辨率的第三图像，降低了获取高分辨率图像的设备成本。
图2为一实施例中的获取所述预设的纠偏规则的流程图，所述获取所述预设的纠偏规则的步骤设于所述根据预设的纠偏规则对所述第一图像进行处理，以获取第二图像的步骤前，如图2所示，所述方法包括步骤S410至S440。
S410：获取纠偏阵列的阵列设计版图。
S420：根据所述阵列设计版图制备纠偏阵列样品。
其中，纠偏阵列是指一个已知版图的阵列结构。可选地，所述纠偏阵列的轮廓可以是矩形，也可以是其他规则图形或不规则图形，所述纠偏阵列中可以包括多个整齐排列的通孔或条纹。需要说明的是，本实施例不具体限定纠偏阵列的轮廓形状和组成结构，只要能够获取所述阵列设计版图即可。进一步的，所述纠偏阵列的版图设于芯片版图中，与芯片的实际有效电路共同流片制备。
S430：获取所述纠偏阵列样品的纠偏图像。
具体地，采用相同的扫描电子显微镜分别获取所述纠偏图像和所述第一图像，则纠偏图像的畸变情况与第一图像的畸变情况相同，因此，可以根据纠偏阵列和纠偏图像之间的差异对第一图像进行校准，以获取准确的第二图像。
S440：获取所述阵列设计版图与所述纠偏图像之间的坐标映射关系，将所述坐标映射关系作为所述纠偏规则。
其中，坐标映射关系是指同一点在所述阵列设计版图中的坐标和所述纠偏图像中的坐标之间的对应关系。具体地，阵列设计版图中的坐标是该点的在纠偏阵列样品中的实际位置，而纠偏图像中的坐标是该点在发生图像畸变之后的畸变位置。进一步地，图像中的每一个点都具有各自的坐标映射关系。因此，基于该扫描电子显微镜的所述纠偏规则，可以根据畸变图像以点对点式的坐标映射关系逆向获取发生畸变之前的实际的集成电路版图。
在一实施例中，所述阵列设计版图包括多个呈阵列式均匀排布的第一通孔，所述纠偏图像包括多个第二通孔，所述第二通孔与所述第一通孔一一对应，图3为本实施例中的所述获取所述阵列设计版图与所述纠偏图像之间的坐标映射关系的流程图，如图3所示，所述方法包括步骤S441至S443。
S441：获取每个所述第一通孔的特征点坐标，形成第一坐标集；
S442：获取每个所述第二通孔的特征点坐标，形成第二坐标集；
S443：根据所述第一坐标集和所述第二坐标集获取所述坐标映射关系。
具体地，本实施例的纠偏阵列为多个呈阵列式均匀排布的第一通孔，均匀排布即为任意两个横向相邻的第一通孔之间的水平距离为一固定值，任意两个纵向相邻的第一通孔之间的垂直距离也为一固定值，但是所述水平距离的固定值和所述垂直距离的固定值可以相同，也可以不同。可选地，所述第一通孔可以为圆形通孔或矩形通孔，其中，所述第一通孔或第二通孔的特征点可以为通孔的中心。因此，基于多个呈阵列式均匀排布的第一通孔，可以产生多个呈阵列式均匀排布的特征点，从而提供足够数量且易于采集坐标的特征点，进而提高获取纠偏规则的效率。
进一步地，相邻的第一通孔之间的水平距离和垂直距离的设置范围均与芯片的工艺特征尺寸相关。优选地，所述水平距离和所述垂直距离均为工艺特征尺寸的3倍至5倍。例如，所述纠偏规则用于处理工艺特征尺寸为0.35um的芯片的集成电路版图，则在所述纠偏阵列中设置300×300个第一通孔，这些第一通孔呈阵列式均匀排布，并设置相邻的所述第一通孔之间的水平距离和垂直距离均为工艺特征尺寸的4倍，即1.4um。本实施例的方法针对不同工艺特征尺寸的芯片样品设置相应的纠偏阵列，可以具有更好的纠偏效果。
图4为本实施例中的阵列设计版图的第一通孔的示意图，图5为本实施例中的纠偏图像的第二通孔的示意图，如图4至图5所示，图4中所述第一通孔401的数量大于图5中所述第二通孔402的数量，即获取所述纠偏图像时，只对所述纠偏阵列样品中的部分通孔进行图像采集。进一步地，获取纠偏图像时对纠偏阵列样品中心位置(即图中的矩形虚线框区域)的通孔进行图像采集，以避免靠近阵列边缘的通孔对分析结果造成影响，从而获得更加准确的纠偏规则。
再进一步地，在步骤S441至S442获取特征点坐标时，所述第一通孔的形状、尺寸和位置均与阵列设计版图相吻合，因此，可以从阵列设计版图中直接获取每个第一通孔的坐标。但是，畸变效应会使所述第二通孔的形状、尺寸或位置中的至少一项发生变化，从而导致第二通孔的坐标获取时会存在一定的偏差，为了避免所述偏差，本实施例采用以下步骤获取每个所述第二通孔的特征点坐标：选定一设定的通孔邻域作为通孔样本；基于所述通孔样本，利用图像模板匹配方法搜索纠偏图像中所有的第二通孔；获取纠偏图像中的每个第二通孔的坐标。
在一实施例中，所述根据所述第一坐标集和所述第二坐标集获取所述坐标映射关系，包括：根据所述第一坐标集和所述第二坐标集利用双线性插值法获取所述坐标映射关系。具体地，双线性插值法是在两个方向上分别进行一次线性插值，双线性插值法的运算速度较快，而且可以获取连续性较好、质量较高的坐标映射关系。
在一实施例中，所述纠偏图像包括纠偏阵列样品在多个放大倍率下获取的图像，每个放大倍率下获取的图像包含相同数量的所述第二通孔；
获取所述阵列设计版图与所述纠偏图像之间的坐标映射关系，包括：分别获取所述阵列设计版图与每个放大倍率下获取的图像之间的坐标映射关系；
如图6所示，所述根据预设的纠偏规则对所述第一图像进行处理包括步骤S210至S220：
S210：获取所述第一图像的放大倍率；
S220：根据所述第一图像的放大倍率选择相应的所述坐标映射关系，并根据选择的所述坐标映射关系对所述第一图像进行处理。
可以理解的是，扫描电子显微镜通过调节内部组件间的相对位置产生不同的放大倍率，当显微镜采用不同的放大倍率获取图像时，会由于其内部组件的排列方式的变化导致图形畸变情况的变化。因此，根据不同的放大倍率分别获取相应的坐标映射关系可以进一步提高所述纠偏规则的准确性。例如，分别获取扫描电子显微镜在1000、2000、5000、10000、20000、30000等多个不同特征倍率下的坐标映射关系后，获取到所述第一图像的放大倍率为18300倍，则可以采用已经构建的18000倍下坐标映射关系对第一图像开展纠偏，从而解决扫描电子显微镜拍照倍率偏差和拍照变形所带来的图像畸变问题。
进一步地，本实施例在多个不同的放大倍率下分别获取图像时，确保每个放大倍率下获取的图像包含相同数量的所述第二通孔，即在1000、2000、5000、10000、20000、30000等每个放大倍率下，通过分别调节幅面的方法，使每个倍率采集的图像中均包含N×M个第二通孔。当每个放大倍率下包含的第二通孔数量相同时，可以避免通孔数量对坐标映射关系的影响，从而获得更好的纠偏效果。
在一实施例中，如图7所示，所述集成电路版图重建方法还包括评价重建质量的步骤S510至S520。
S510：根据所述待重建集成电路版图的原始版图图像和所述第三图像，获取版图重建的质量信息；
S520：当所述质量信息不满足预设的质量评价规则时，根据所述质量信息更新所述重建模型。
在本实施例中，通过比对原始版图图像和重建产生的第三图像之间的质量信息，可以获悉重建模型是否准确。具体地，当所述质量信息满足预设的质量评价规则时，说明基于该重建模型可以获取满足设定要求的重建图像；当所述质量信息不满足预设的质量评价规则时，说明目前的重建图像无法满足设定要求，需要根据所述质量信息更新所述重建模型，以提高重建图像的准确性。
需要说明的是，在对某工厂基于某工艺制造出的芯片第一次进行重建时，都需要进行重建质量的评价，以确认重建算法的准确性。当确认该工厂基于该工艺的重建算法的准确后，对于采用该工艺制造出来的芯片，通常不再需要进行重建质量评价的操作。
在一实施例中，所述质量信息包括峰值信噪比和/或结构相似度。
具体地，峰值信噪比(Peak Signal to Noise Ratio，PSNR)是一种纯客观的评价方式，基于待评价图像和原始版图图像的对应像素点间的灰度值误差，从统计的角度进行图像质量评价，峰值信噪比的取值范围通常为20至40。结构相似度(StructureSimilaruty，SSIM)是一种包含人眼因素的较为主观的评价方式，用于比较待评价图像和原始版图图像的结构关系的相似性，结构相似度的取值范围为0至1，结构相似度的取值越大说明结构越接近。因为峰值信噪比和结构相似度采用不同的评价原理，因此可以根据具体的评价需求选择峰值信噪比和结构相似度中的至少一种参数来评价第三图像的版图重建质量。
在一实施例中，所述重建模型利用迭代反投影来优化卷积神经网络，建立低分辨率的第二图像与高分辨率的第三图像之间的映射关系，以解决集成电路密集处的版图超分辨重建困难的问题。具体地，图8为本实施例中的形成预设的重建模型的流程图，如图8所示，所述方法包括步骤S310至S320。
S310：构建版图的卷积神经网络结构。
图9为本实施例中的卷积神经网络结构的示意图，如图9所示，本实施例的卷积神经网络结构包含了设定层隐含的卷积层，用于自动提取的输入的低分辨率的第二图像的特征，所述卷积神经网络结构的一个输入层为低分辨率图像，一个输出层为高分辨率图像。其中，所述设定层隐含的卷积层为20层隐含的卷积层。进一步地，该卷积神经网络使用的激活函数是修正线性单元，它能够在不严重损害泛化精度的情况下，加快网络的训练速度。
S320：使用迭代反投影方法优化卷积神经网络的算法模型。
在一实施例中，所述使用迭代反投影方法优化卷积神经网络的算法模型包括步骤S321至S324。
S321：划分所述第二图像为K幅低分辨率图像获取低分辨率图像序列{xk}，从低分辨率图像序列{xk}中选择其中一幅作为参考图像x0，获取低分辨率图像序列{xk}与参考图像x0的子像素位移量{(a0,n0)k}；
S322：利用双立方插值法对参考图像x0进行L倍上采样处理，得到内插后的低分辨率图像x，将低分辨率图像x输入卷积神经网络模块中，经过20层卷积层后输出一个预测的残差图像f(x)，将所述残差图像作为迭代反投影方法的初始估计图像y0；
S323：根据所述子像素位移量{(a0,b0)k}和参数L，对初始估计图像进行降质，得到模拟低分辨率图像序列若输入的低分辨率图像序列和模拟的低分辨率图像序列相同，则初始估计图像就是我们得到的重建高分辨率图像；否则，将模拟误差{(a0,b0)k}结合反投影算子/>投影到初始估计图像上，以使重建图像接近于原始图像，选取的反投影算子/>为图像退化的逆操作；
S324：将步骤S323进行循环迭代，n表示迭代次数，每迭代一次n值加1，当迭代n次后误差函数ε小于设定阈值，则输出当前的高分辨率重建图像yn+1，该误差函数公式如下所示
本实施例利用迭代反投影方法改善了卷积神经网络的算法模型，可以较好地解决芯片中电路密集处的超分辨率重建问题。其中，所述卷积神经网络结构的层数不局限于“一个输入层、20个卷积层、一个输出层”的方案，只要神经网络结构与本发明相似，仍能实现本发明的目的。
应该理解的是，虽然流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
图10为一实施例中的集成电路版图重建装置的结构框图。如图10所示，集成电路版图重建装置，包括：
芯片图像获取模块100，用于获取待重建集成电路版图的第一图像；
纠偏模块200，用于根据预设的纠偏规则对所述第一图像进行处理，以获取第二图像，所述纠偏规则用于校正所述第一图像的畸变；
重建模块300，用于根据预设的重建模型对所述第二图像进行处理，以获取携带设定分辨率的重建集成电路版图信息的第三图像。
上述集成电路版图重建装置中各个模块的划分仅用于举例说明，在其他实施例中，可将集成电路版图重建装置按照需要划分为不同的模块，以完成上述集成电路版图重建装置的全部或部分功能。
关于集成电路版图重建装置的具体限定可以参见上文中对于集成电路版图重建方法的限定，在此不再赘述。上述集成电路版图重建装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
图11为一实施例中的电子设备的内部结构示意图。如图11所示，该电子设备包括通过系统总线连接的处理器和存储器。其中，该处理器用于提供计算和控制能力，支撑整个电子设备的运行。存储器可包括非易失性存储介质及内存储器。非易失性存储介质存储有操作系统和计算机程序。该计算机程序可被处理器所执行，以用于实现以下各个实施例所提供的一种集成电路版图重建方法。内存储器为非易失性存储介质中的操作系统计算机程序提供高速缓存的运行环境。该电子设备可以是手机、平板电脑、PDA(Personal DigitalAssistant，个人数字助理)、POS(Point of Sales，销售终端)、车载电脑、穿戴式设备等任意终端设备。
本申请实施例中提供的集成电路版图重建装置中的各个模块的实现可为计算机程序的形式。该计算机程序可在终端或服务器上运行。该计算机程序构成的程序模块可存储在电子设备的存储器上。该计算机程序被处理器执行时，实现本申请实施例中所描述方法的步骤。
本申请实施例还提供了一种计算机可读存储介质。一个或多个包含计算机可执行指令的非易失性计算机可读存储介质，当所述计算机可执行指令被一个或多个处理器执行时，使得所述处理器执行集成电路版图重建方法的步骤。
一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行重建方法。
本申请所使用的对存储器、存储、数据库或其它介质的任何引用可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)，它用作外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDR SDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种集成电路版图重建方法，包括：
获取待重建集成电路版图的第一图像；
获取纠偏阵列的阵列设计版图，所述阵列设计版图包括多个呈阵列式均匀排布的第一通孔；
根据所述阵列设计版图制备纠偏阵列样品；
获取所述纠偏阵列样品的纠偏图像，所述纠偏图像包括多个第二通孔，所述第二通孔与所述第一通孔一一对应，所述第二通孔为所述纠偏阵列样品的部分通孔且位于所述纠偏阵列样品的中心位置；
获取所述阵列设计版图与所述纠偏图像之间的坐标映射关系，将所述坐标映射关系作为预设的纠偏规则；
根据所述预设的纠偏规则对所述第一图像进行处理，以获取第二图像，所述纠偏规则用于校正所述第一图像的畸变；
根据预设的重建模型对所述第二图像进行处理，以获取携带设定分辨率的重建集成电路版图信息的第三图像。
2.根据权利要求1所述的集成电路版图重建方法，其特征在于，所述待重建集成电路版图是芯片的集成电路版图，所述第一图像是对所述集成电路版图实体拍照获得的图像。
3.根据权利要求2所述的集成电路版图重建方法，其特征在于，所述获取所述阵列设计版图与所述纠偏图像之间的坐标映射关系，包括：
获取每个所述第一通孔的特征点坐标，形成第一坐标集；
获取每个所述第二通孔的特征点坐标，形成第二坐标集；
根据所述第一坐标集和所述第二坐标集获取所述坐标映射关系。
4.根据权利要求3所述的集成电路版图重建方法，其特征在于，所述根据所述第一坐标集和所述第二坐标集获取所述坐标映射关系，包括：
根据所述第一坐标集和所述第二坐标集利用双线性插值法获取所述坐标映射关系。
5.根据权利要求3所述的集成电路版图重建方法，其特征在于，所述纠偏图像包括纠偏阵列样品在多个放大倍率下获取的图像，每个放大倍率下获取的图像包含相同数量的所述第二通孔；
获取所述阵列设计版图与所述纠偏图像之间的坐标映射关系，包括：
分别获取所述阵列设计版图与每个放大倍率下获取的图像之间的坐标映射关系；
所述根据预设的纠偏规则对所述第一图像进行处理，包括：
获取所述第一图像的放大倍率；
根据所述第一图像的放大倍率选择相应的所述坐标映射关系，并根据选择的所述坐标映射关系对所述第一图像进行处理。
6.根据权利要求1所述的集成电路版图重建方法，其特征在于，所述集成电路版图重建方法还包括：
根据所述待重建集成电路版图的原始版图图像和所述第三图像，获取版图重建的质量信息；
当所述质量信息不满足预设的质量评价规则时，根据所述质量信息更新所述重建模型。
7.根据权利要求6所述的集成电路版图重建方法，其特征在于，所述质量信息包括峰值信噪比和/或结构相似度。
8.一种集成电路版图重建装置，其特征在于，包括：
芯片图像获取模块，用于获取待重建集成电路版图的第一图像；获取纠偏阵列的阵列设计版图，所述阵列设计版图包括多个呈阵列式均匀排布的第一通孔；
根据所述阵列设计版图制备纠偏阵列样品；
获取所述纠偏阵列样品的纠偏图像，所述纠偏图像包括多个第二通孔，所述第二通孔与所述第一通孔一一对应，所述第二通孔为所述纠偏阵列样品的部分通孔且位于所述纠偏阵列样品的中心位置；
获取所述阵列设计版图与所述纠偏图像之间的坐标映射关系，将所述坐标映射关系作为预设的纠偏规则；
纠偏模块，用于根据所述预设的纠偏规则对所述第一图像进行处理，以获取第二图像，所述纠偏规则用于校正所述第一图像的畸变；
重建模块，用于根据预设的重建模型对所述第二图像进行处理，以获取携带设定分辨率的重建集成电路版图信息的第三图像。
9.一种电子设备，包括存储器及处理器，所述存储器中储存有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行如权利要求1至7中任一项所述的重建方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7中任一项所述的方法的步骤。
CN202010146378.8A 2020-03-05 2020-03-05 集成电路版图重建方法、装置、电子设备和存储介质 Active CN111445396B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010146378.8A CN111445396B (zh) 2020-03-05 2020-03-05 集成电路版图重建方法、装置、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010146378.8A CN111445396B (zh) 2020-03-05 2020-03-05 集成电路版图重建方法、装置、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN111445396A CN111445396A (zh) 2020-07-24
CN111445396B true CN111445396B (zh) 2023-11-03

Family

ID=71627218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010146378.8A Active CN111445396B (zh) 2020-03-05 2020-03-05 集成电路版图重建方法、装置、电子设备和存储介质

Country Status (1)

Country Link
CN (1) CN111445396B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117830640A (zh) * 2022-09-26 2024-04-05 腾讯科技（深圳）有限公司 芯片版图编码器的训练方法、芯片版图的筛选方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109146792A (zh) * 2018-09-25 2019-01-04 西安电子科技大学 基于深度学习的芯片图像超分辨率重建方法
CN109308683A (zh) * 2018-07-23 2019-02-05 华南理工大学 一种柔性集成电路基板图像超分辨率重建的方法
CN110390696A (zh) * 2019-07-03 2019-10-29 浙江大学 一种基于图像超分辨率重建的圆孔位姿视觉检测方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109308683A (zh) * 2018-07-23 2019-02-05 华南理工大学 一种柔性集成电路基板图像超分辨率重建的方法
CN109146792A (zh) * 2018-09-25 2019-01-04 西安电子科技大学 基于深度学习的芯片图像超分辨率重建方法
CN110390696A (zh) * 2019-07-03 2019-10-29 浙江大学 一种基于图像超分辨率重建的圆孔位姿视觉检测方法

Also Published As

Publication number Publication date
CN111445396A (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
CN111080528B (zh) 图像超分辨率和模型训练方法、装置、电子设备及介质
US9824431B2 (en) Image synthesis apparatus, image synthesis method, and recording medium
JP4782899B2 (ja) 視差検出装置、測距装置及び視差検出方法
US7986858B2 (en) Image processing apparatus and image processing method
US20090052743A1 (en) Motion estimation in a plurality of temporally successive digital images
EP1145568A1 (en) Software correction of image distortion in digital cameras
CN110909663B (zh) 一种人体关键点识别方法、装置及电子设备
CN108898549B (zh) 图片处理方法、图片处理装置及终端设备
CN105976328B (zh) 图像噪声降低
US8155448B2 (en) Image processing apparatus and method thereof
CN112686824A (zh) 图像校正方法、装置、电子设备和计算机可读介质
JP2007013430A (ja) 動きベクトル検出装置及び方法
CN105976327B (zh) 对第一图像进行变换的方法、处理模块和存储介质
JPH1173501A (ja) 参照画像作成方法およびパターン検査装置
JP5202110B2 (ja) パターン形状評価方法，パターン形状評価装置，パターン形状評価データ生成装置およびそれを用いた半導体形状評価システム
US11688100B1 (en) Systems and methods for multi-sensor image enhancement
CN111402152A (zh) 视差图的处理方法、装置、计算机设备和存储介质
CN110809781A (zh) 一种图像处理方法、控制终端及存储介质
CN114418869B (zh) 一种文档图像几何校正方法、系统、装置及介质
CN111445396B (zh) 集成电路版图重建方法、装置、电子设备和存储介质
CN112215906A (zh) 图像处理方法、装置和电子设备
US20160005158A1 (en) Image processing device and image processing method
JP7210337B2 (ja) 画像処理装置、及び、歪み補正係数算出方法
CN109064435B (zh) 一种基于多光谱影像的Gram-Schmdit融合快速处理方法
JP2021149473A (ja) 画像処理装置、画像処理方法および画像処理プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant