CN111431618A - 基于PAM4调制方式的BiCMOS光发射机驱动电路 - Google Patents
基于PAM4调制方式的BiCMOS光发射机驱动电路 Download PDFInfo
- Publication number
- CN111431618A CN111431618A CN202010102577.9A CN202010102577A CN111431618A CN 111431618 A CN111431618 A CN 111431618A CN 202010102577 A CN202010102577 A CN 202010102577A CN 111431618 A CN111431618 A CN 111431618A
- Authority
- CN
- China
- Prior art keywords
- pam4
- output
- signal
- bandwidth
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/516—Details of coding or modulation
- H04B10/524—Pulse modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/501—Structural aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/516—Details of coding or modulation
- H04B10/54—Intensity modulation
- H04B10/541—Digital intensity or amplitude modulation
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种基于PAM4调制方式的BiCMOS光发射机驱动电路,所述电路包括:两个输入缓冲级,用于提供输入阻抗匹配;两个宽带放大器,用于提供增益,并提升带宽;一个电流模逻辑加法器,将两路NRZ信号叠加成一路PAM4信号,实现单路数据传输率翻倍;所述电流模逻辑加法器由连接相同负载电阻的两对NMOS管构建,以实现将两路NRZ信号叠加成一路PAM4信号,实现传输速率的翻倍;一个宽带输出缓冲级,在提供电路输出阻抗匹配的同时,集成两种带宽拓展方式,有效提升整个传输通路的带宽。本发明实现了无需数字模块的纯模拟域单片集成,且引入了无需电感的带宽拓展方式,大大降低设计复杂度,并提升了芯片集成度。
Description
技术领域
本发明涉及光发射机驱动电路领域,尤其涉及一种基于PAM4调制方式的BiCMOS光发射机驱动电路。
背景技术
随着大数据、云计算和人工智能等新技术的诞生,数据量呈现爆发式的增长,数据通信的带宽需求日益旺盛。特别是目前信息时代已进入5G时代,相比4G时代,承载的数据量将有2~3个数量级的提升。传统的光互连系统是电光混合集成,由高速激光器和高速调制器将电信号加载到光波上,因此需要高速驱动芯片对激光器和调制器进行电信号到光信号的转换。然而由于传输信道的非理想效应,色散、电介损耗等因素都会导致数据出现失真,形成码间干扰。因此,接收端接收到的信号眼图的张开度往往不能满足系统性能指标,无法还原出原始信号,增大误码率。解决这一问题的重要措施是采用均衡技术对信道的非理想特性进行补偿,扩宽信道的带宽,尽量减轻码间干扰的影响。
然而,50Gb/s以上的信号速率对传统的非归零码(Non-Retrun to Zero,NRZ)调制方式带来了很大的技术挑战,因为此时信道的衰减已经很难通过简单的均衡方案来补偿了;另一方面,采用结构复杂的均衡技术必将增加功耗和面积成本,所以必须寻求新的解决方法。在此背景下,为了实现信息的更高速率的传输,人们开始考虑使用多级调制方式与光互连的结合来突破这一难题。四级脉冲幅度调制(4-level Pulse Amplitude Modulation,PAM4)采用4个不同的信号电平来进行数据传输(0/1/2/3),每个符号周期可以表示2bit的逻辑信息。因此,要实现同样比特率的信号传输能力,PAM4信号的波特率只有NRZ信号的一半,带宽要求也是NRZ信号的一半,故而得到越来越广泛的应用。在国际高速以太网的全新调制标准中,IEEE规定应在56Gbit/s及以上速率,所有单通道串行器和解串器(Serializer-Deserializer,SERDES)信道中首选使用四级脉冲幅度调制(PAM4)[1]。PAM4调制方式的发展,也成为了未来100Gb/s、200Gb/s以及400Gb/s通信系统成功实现的关键。
目前,国内在PAM4调制方式的光互连研究方面取得了很大的进展。例如,中国科学技术大学设计了一种大摆幅的PAM4发射器,但其传输速率只有5Gb/s[2];武汉邮电科学研究院的肖蠡虎等人设计了一种基于PAM4技术的超远距离传输模块[3],但其PAM4的产生依赖于已研究成型的编码器,并未集成到电路中。在国际方面,Wouter Soenen等人在2014年实现了40Gb/s的长波VCSEL PAM4传输链路[4];2018年,Abhinav Tyagi等人设计了全新的2.5抽头的非线性FFE结构,精准补偿了每一级电平,实现了50Gb/s的传输速率[5],但两者的速率仍未突破100Gb/s。
综上所述,采用PAM4取代NRZ调制方式,符合2015年以来光互连论坛(OIF)CIE-56G和IEEE 802.3工作组新确立的多个中短距离以太网互联传输标准协议;且基于PAM4调制方式的光互连还有很大的研究空间,许多结构还需细致精确的设计。因此,随着5G时代的来临,在更高速率网络交换需求的背景下,设计基于PAM4调制方式的BiCMOS高速光发射机驱动电路具有重要的实用价值。
参考文献:
[1]思博伦通信.PAM4:高速以太网的SERDES全新调制标准[J].《信息通信技术与政策》2018,6(6):62-64.
[2]汪少波,林福江.一种超大摆幅5Gb/s PAM4发射器设计[J].信息技术与网络安全,2019,38(02):37-40.
[3]肖蠡虎,佘丽,徐红春,等.基于PAM4技术的50Gbit/s 40km QSFP28传输模块[J].光通信研究,2019(02):51-54+70
[4]Soenen W,Vaernewyck R,Yin X,et al.40Gb/s PAM-4transmitter IC forlong-wavelength VCSEL links[J].IEEE Photonics Technology Letters,2014,27(4):344-347.
[5]Tyagi A,Iwai T,Yu K,et al.A 50Gb/s PAM-4VCSEL transmitter with2.5-tap nonlinear equalization in 65-nm CMOS[J].IEEE Photonics TechnologyLetters,2018,30(13):1246-1249.
发明内容
受光互连的带宽限制,采用NRZ难以实现更高传输速率的光发射机,为了实现有限带宽下传输速率的突破,本发明基于BiCMOS工艺设计了一种基于PAM4调制方式的光发射机驱动电路,突破了信号传输速率的限制,为下一代100Gb/s、200Gb/s以及400Gb/s通信系统的成功实现奠定了基础,详见下文描述:
一种基于PAM4调制方式的BiCMOS光发射机驱动电路,所述电路包括:
两个输入缓冲级,用于提供输入阻抗匹配;
两个宽带放大器,用于提供增益,并提升带宽;
一个电流模逻辑加法器,将两路NRZ信号叠加成一路PAM4信号,实现单路数据传输率翻倍;所述电流模逻辑加法器由连接相同负载电阻的两对NMOS管构建,以实现将两路NRZ信号叠加成一路PAM4信号,实现传输速率的翻倍;
一个宽带输出缓冲级,在提供电路输出阻抗匹配的同时,集成两种带宽拓展方式,有效提升整个传输通路的带宽。
其中,所述输入缓冲级为共射放大器的结构,
正负电源输入端接输入信号,经由两个三极管Q1a和Q1b进行放大,并在输出节点输出;同时在共射放大器的输入端及电源之间引入两个匹配的50Ω电阻,实现输入阻抗匹配。
进一步地,所述宽带放大器为:
正负电源输入端接输入信号,经由三极管Q2a和Q2b进行放大,并在输出节点输出;所述宽带放大器采用电容简并技术扩展电路宽带,利用电阻Rs和电容Cs引入的低频零点,补偿由电阻RD和输出寄生电容形成的低频极点引起的带宽下降。
所述电流模逻辑加法器为双输入单输出的结构,
其中,两个输入分别为最高有效位信号,和最低有效位信号。晶体管M1a、M1b为最高有效位信号的输入,晶体管M2a、M2b为最低有效位信号的输入,且晶体管M2a、M2b的宽长比设为M1a、M1b管的2倍;
通过使用同为尾电流的Iss以及同一个负载电阻RD实现最高有效位信号输出为最低有效位信号输出的2倍,经调制的最高、最低有效位信号在输出节点直接叠加,产生调制完成的PAM4信号。
进一步地,宽带输出缓冲级为:
由三极管Q3a、Q3b、Q4a、Q4b以及尾电流Iss构成的fT倍频器结构,通过引入差分对Q4a、Q4b,和新的偏置电压Vb,在相同的电压增益条件下减小了等效输入电容,提高级联后的输出极点;
使用晶体管M3、M4与电阻RD共同构成的有源电感负载,引入一个低频零点来补偿极点,拓展电路带宽。
本发明提供的技术方案的有益效果是:
1、使用PAM4调制方式,在波特率不变的前提下,每个单位间隔(Unit Interval,UI)传输的比特率翻倍,有限带宽下大大提升数据传输率;
2、使用BiCMOS工艺,即保留了CMOS器件的高集成度和低功耗,同时又充分利用了双极器件的高截止频率和大驱动能力,用简单的电路拓扑结构即可实现高速传输,性能优于传统CMOS工艺;
3、本发明通过两路NRZ叠加成一路PAM4信号,实现了无需数字模块的纯模拟域单片集成,且引入了无需电感的带宽拓展方式,大大降低设计复杂度,并提升了芯片集成度;
4、本发明引入了一种新型宽带输出缓冲级电路的设计方案,在提供电路输出阻抗匹配的同时,还集成了两种带宽拓展方式,不仅提升了前级负载电阻和本级输入电容形成的低频极点,也引入了零点对低频极点进行补偿,故有效提升了整个传输通路的带宽,获得更好的信号传输质量。
综上所述,本发明所提出的光发射机驱动电路在实际应用中具有广阔前景。
附图说明
图1为PAM4驱动电路结构示意图;
图2为输入缓冲级电路图;
图3为宽带放大器电路图;
图4为电流模逻辑(CML)加法器电路图;
图5为宽带输出缓冲级电路图;
图6为仿真S参数特性曲线;
图7为仿真眼图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明实施方式作进一步地详细描述。
实施例1
本发明提出的基于PAM4调制方式的BiCMOS光发射机驱动电路包括:
1、两个输入缓冲级,提供电路的输入阻抗匹配;
2、两个宽带放大器,提供适当增益,并提升带宽;
3、一个电流模逻辑(Current mode logic,CML)加法器,将两路NRZ信号叠加成一路PAM4信号,实现单路数据传输率翻倍;
4、一个宽带输出缓冲级,在提供电路输出阻抗匹配的同时,集成了两种带宽拓展方式,有效提升了整个传输通路的带宽。
实施例2
本发明基于BiCMOS工艺平台设计了一种PAM4调制的高速光发射机驱动电路,实现了两路NRZ信号合成一路PAM4信号,在有限带宽下提高了数据传输率。
图1为PAM4驱动电路结构示意图。输入的两路信号分别经过输入缓冲级的缓冲,之后在由宽带放大器进行放大。放大后的两路NRZ信号经一个电流模逻辑(CML)加法器进行信号叠加,获得一路PAM4信号。PAM4信号通过宽带输出缓冲级缓冲,输出高速信号。
下面具体描述图1结构图中关键电路模块的具体实现形式。
图2为输入缓冲级电路图。电路基本结构为改进式共射放大器的结构,Vi+和Vi-接输入信号,经由三极管Q1a和Q1b进行放大,并在输出节点Vo+/Vo-输出。在共射放大器的输入端及电源之间引入两个匹配的50Ω电阻,实现输入阻抗匹配。
图3为宽带放大器电路图。所设计电路在获得足够增益的条件下提供更大的带宽。其中,Vi+和Vi-接输入信号,经由三极管Q2a和Q2b进行放大,并在输出节点Vo+/Vo-输出。本发明所设计的宽带放大器采用电容简并技术来扩展电路宽带,利用电阻Rs和电容Cs引入的低频零点(ωz=-1/RSCS),补偿由电阻RD和输出寄生电容形成的低频极点引起的带宽下降。
图4为电流模逻辑(CML)加法器电路图。由于PAM4信号为2位有效位信号(00、01、10、11),因此,假定两路NRZ信号分别为最高有效位(Most Significant Bit,MSB)信号和最低有效位(Least Significant Bit,MSB)信号。电流模逻辑(CML)加法器由连接相同负载电阻的两对NMOS管构建,以双输入单输出的形式实现将两路NRZ信号叠加成一路PAM4信号,实现传输速率的翻倍。其中,M1a、M1b为MSB信号Vi+MSB和Vi-MSB的输入,M2a、M2b为LSB信号Vi+LSB和Vi-LSB的输入,且M2a、M2b这两个晶体管的宽长比设为M1a、M1b管的2倍。通过使用同为Iss的尾电流以及同一个负载电阻RD来实现MSB信号输出为LSB信号输出的2倍,经过调制的两路信号在输出节点Vo+、Vo-直接叠加,从而产生调制完成的PAM4信号。
图5为输出缓冲级电路图。由于本发明所设计电路均采用直接耦合方式级联,前级负载电阻和本级输入电容会产生低频的极点,从而影响整个通路的带宽。因此,为了在实现输出阻抗匹配的同时,保证整个传输通路的高带宽输出,本发明设计了一种新型的输出缓冲级电路。首先,在电路中使用一个由Q3a、Q3b、Q4a、Q4b以及Iss尾电流构成的fT倍频器结构,通过引入差分对Q4a、Q4b,和新的偏置电压Vb,在相同的电压增益条件下减小了等效输入电容,从而提高级联后的输出极点,提升电路带宽。另外,使用M3、M4与RD共同构成的有源电感负载,引入一个低频零点来补偿极点,进一步拓展电路带宽。本发明采用有源电感替代无源电感,所以显著降低了版图面积。其中,电阻RD设为50欧姆,以满足输出阻抗匹配。
图6所示为仿真的S参数特性曲线。由于本发明所示结构为双端输入单端输出,所以将3端口中的端口1、2分别作为LSB和MSB的输入,端口3作为输出。由图可见,S32的传输增益约为S31传输增益的2倍。其中,S32的-3dB带宽为33.7GHz,S31的-3dB带宽为39.5GHz。在高带宽的设计条件下可实现每支输入通路50Gb/s的传输速率。另外,S11和S22曲线基本重合,在有效带宽范围内小于-11.3dB,说明可实现较好的输入阻抗匹配。S33曲线在有效带宽范围内小于-19.75dB,说明可实现很好的输出阻抗匹配。
图7给出了100Gb/s传输速率时的仿真眼图。其中,输入信号均为3mV的差分NRZ信号。由图可见,在100Gb/s传输速率下,本发明所设计的PAM4驱动电路的眼图垂直张开度大,抖动和尖峰小,可清晰地分辨对称张开的3个眼,且占空比很高。整体输出摆幅为250mV,能够满足高质量、高速率的信号传输要求。
本发明实施例对各器件的型号除做特殊说明的以外,其他器件的型号不做限制,只要能完成上述功能的器件均可。
本领域技术人员可以理解附图只是一个优选实施例的示意图,上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.一种基于PAM4调制方式的BiCMOS光发射机驱动电路,其特征在于,所述电路包括:
两个输入缓冲级,用于提供输入阻抗匹配;
两个宽带放大器,用于提供增益,并提升带宽;
一个电流模逻辑加法器,将两路NRZ信号叠加成一路PAM4信号,实现单路数据传输率翻倍;所述电流模逻辑加法器由连接相同负载电阻的两对NMOS管构建,以实现将两路NRZ信号叠加成一路PAM4信号,实现传输速率的翻倍;
一个宽带输出缓冲级,在提供电路输出阻抗匹配的同时,集成两种带宽拓展方式,有效提升整个传输通路的带宽。
2.根据权利要求1所述的一种基于PAM4调制方式的BiCMOS光发射机驱动电路,其特征在于,所述输入缓冲级为共射放大器的结构,
正负电源输入端接输入信号,经由两个三极管Q1a和Q1b进行放大,并在输出节点输出;同时在共射放大器的输入端及电源之间引入两个匹配的50Ω电阻,实现输入阻抗匹配。
3.根据权利要求1所述的一种基于PAM4调制方式的BiCMOS光发射机驱动电路,其特征在于,所述宽带放大器为:
正负电源输入端接输入信号,经由三极管Q2a和Q2b进行放大,并在输出节点输出;所述宽带放大器采用电容简并技术扩展电路宽带,利用电阻Rs和电容Cs引入的低频零点,补偿由电阻RD和输出寄生电容形成的低频极点引起的带宽下降。
4.根据权利要求1所述的一种基于PAM4调制方式的BiCMOS光发射机驱动电路,其特征在于,所述电流模逻辑加法器为双输入单输出的结构,
其中,两个输入分别为最高有效位信号和最低有效位信号;晶体管M1a、M1b为最高有效位信号的输入,晶体管M2a、M2b为最低有效位信号的输入,且晶体管M2a、M2b的宽长比设为M1a、M1b管的2倍;
通过使用同为尾电流的Iss以及同一个负载电阻RD实现最高有效位信号输出为最低有效位信号输出的2倍,经调制的最高、最低有效位信号在输出节点直接叠加,产生调制完成的PAM4信号。
5.根据权利要求1所述的一种基于PAM4调制方式的BiCMOS光发射机驱动电路,其特征在于,宽带输出缓冲级为:
由三极管Q3a、Q3b、Q4a、Q4b以及尾电流Iss构成的fT倍频器结构,通过引入差分对三极管Q4a、Q4b和新的偏置电压Vb,在相同的电压增益条件下减小了等效输入电容,提高级联后的输出极点;
使用晶体管M3、M4与电阻RD共同构成的有源电感负载,引入一个低频零点来补偿极点,拓展电路带宽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010102577.9A CN111431618B (zh) | 2020-02-19 | 2020-02-19 | 基于PAM4调制方式的BiCMOS光发射机驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010102577.9A CN111431618B (zh) | 2020-02-19 | 2020-02-19 | 基于PAM4调制方式的BiCMOS光发射机驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111431618A true CN111431618A (zh) | 2020-07-17 |
CN111431618B CN111431618B (zh) | 2021-10-26 |
Family
ID=71547187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010102577.9A Active CN111431618B (zh) | 2020-02-19 | 2020-02-19 | 基于PAM4调制方式的BiCMOS光发射机驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111431618B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022222881A1 (zh) * | 2021-04-21 | 2022-10-27 | 集益威半导体(上海)有限公司 | 提高pam4模拟接收前端线性度和信道补偿的电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160006596A1 (en) * | 2014-07-01 | 2016-01-07 | International Business Machines Corporation | 4-level pulse amplitude modulation transmitter architectures utilizing quadrature clock phases |
WO2018215532A1 (en) * | 2017-05-23 | 2018-11-29 | Rockley Photonics Limited | Driver for optical modulator |
CN109638642A (zh) * | 2019-02-01 | 2019-04-16 | 安徽传矽微电子有限公司 | 一种高速大电流激光器驱动电路及其电流调制方法 |
CN110187732A (zh) * | 2019-05-22 | 2019-08-30 | 清华大学 | 一种混合电压模和电流模pam-4高速驱动电路 |
CN110417480A (zh) * | 2019-08-22 | 2019-11-05 | 天津大学 | 基于3抽头前馈均衡预加重的光发射机驱动电路 |
-
2020
- 2020-02-19 CN CN202010102577.9A patent/CN111431618B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160006596A1 (en) * | 2014-07-01 | 2016-01-07 | International Business Machines Corporation | 4-level pulse amplitude modulation transmitter architectures utilizing quadrature clock phases |
WO2018215532A1 (en) * | 2017-05-23 | 2018-11-29 | Rockley Photonics Limited | Driver for optical modulator |
CN109638642A (zh) * | 2019-02-01 | 2019-04-16 | 安徽传矽微电子有限公司 | 一种高速大电流激光器驱动电路及其电流调制方法 |
CN110187732A (zh) * | 2019-05-22 | 2019-08-30 | 清华大学 | 一种混合电压模和电流模pam-4高速驱动电路 |
CN110417480A (zh) * | 2019-08-22 | 2019-11-05 | 天津大学 | 基于3抽头前馈均衡预加重的光发射机驱动电路 |
Non-Patent Citations (4)
Title |
---|
MING-SHUAN CHEN等: "A 50–64 Gb/s Serializing Transmitter With a 4-Tap, LC-Ladder-Filter-Based FFE in 65 nm CMOS Technology", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 * |
P. RITO等: "High-efficiency 100-Gb/s 4-Vpp PAM-4 Driver in SiGe:C BiCMOS for Optical Modulators", 《PROCEEDINGS OF 2017 ASIA PACIFIC MICROWAVE CONFERENCE》 * |
RENESAS: "《HXT44400 Short-Form Datasheet》", 13 August 2018 * |
肖蠡虎 等: "基于PAM4技术的50Gbit/s 40km QSFP28传输模块", 《光通信研究》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022222881A1 (zh) * | 2021-04-21 | 2022-10-27 | 集益威半导体(上海)有限公司 | 提高pam4模拟接收前端线性度和信道补偿的电路 |
US11811400B1 (en) | 2021-04-21 | 2023-11-07 | Joywell Semiconductor (Shanghai) Co., Ltd. | Circuit for improving linearity and channel compensation of PAM4 receiver analog front end |
Also Published As
Publication number | Publication date |
---|---|
CN111431618B (zh) | 2021-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Momtaz et al. | An 80 mW 40 Gb/s 7-tap T/2-spaced feed-forward equalizer in 65 nm CMOS | |
CN110417480B (zh) | 基于3抽头前馈均衡预加重的光发射机驱动电路 | |
CN106209709B (zh) | 一种适用于高速串行接口的线性均衡器 | |
Wu et al. | Integrated transversal equalizers in high-speed fiber-optic systems | |
Sinsky et al. | High-speed electrical backplane transmission using duobinary signaling | |
EP1911232B1 (en) | Pre- and De-emphasis circuit. | |
CN104135272A (zh) | 节省功耗的预加重lvds驱动电路 | |
US8929747B1 (en) | Reducing pulse narrowing in the transmitter signal that drives a limiting E/O converter for optical fiber channels | |
Hur et al. | Equalization and near-end crosstalk (NEXT) noise cancellation for 20-Gb/s 4-PAM backplane serial I/O interconnections | |
Zandieh et al. | 57.5 GHz bandwidth 4.8 Vp p swing linear modulator driver for 64GBaud m-PAM systems | |
CN112994798B (zh) | 一种用于高速光互连的pam4发射机驱动电路 | |
CN111431618B (zh) | 基于PAM4调制方式的BiCMOS光发射机驱动电路 | |
CN102065039B (zh) | 一种高速接口电路自适应均衡方法及电路 | |
CN112910565B (zh) | 一种应用于高速光互连的pam4信号的接收解调电路 | |
De Keulenaer et al. | 56+ Gb/s serial transmission using duo-binary signaling | |
Wu et al. | Differential 4-tap and 7-tap transverse filters in SiGe for 10Gb/s multimode fiber optic link equalization | |
Do et al. | A 64 Gb/s 2.09 pJ/b PAM-4 VCSEL Transmitter with Bandwidth Extension Techniques in 40 nm CMOS | |
Takemoto et al. | A 50-Gb/s NRZ-modulated optical transmitter based on a DFB-LD and a 0.18-µm SiGe BiCMOS LD driver | |
Mandal et al. | Low-power LVDS receiver for 1.3 Gbps physical layer (PHY) interface | |
Rito et al. | High-efficiency 100-Gb/s 4-Vpp PAM-4 driver in SiGe: C BiCMOS for optical modulators | |
Momtaz et al. | An 80mW 40Gb/s 7-tap T/2-spaced FFE in 65nm CMOS | |
Fatemi et al. | A Multi-mode Linear Optical Modulator Driver Circuit in 130 nm SiGe BiCMOS Technology | |
Zhang et al. | A 20Gbps CTLE with Active Inductor | |
US11575378B1 (en) | Multiplexing circuit, output stage, and semiconductor device | |
Fan et al. | A 56Gbaud PAM-4 Linear Driver for Mach-Zehnder Modulators in 90-nm SiGe BICMOS Technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder | ||
CP02 | Change in the address of a patent holder |
Address after: 300452 Binhai Industrial Research Institute Campus of Tianjin University, No. 48 Jialingjiang Road, Binhai New Area, Tianjin Patentee after: Tianjin University Address before: 300072 Tianjin City, Nankai District Wei Jin Road No. 92 Patentee before: Tianjin University |