CN111415812B - 耦合电感及电源模块 - Google Patents

Abstract

本发明提供一种耦合电感及电源模块；一种耦合电感包括：磁芯、第一绕组和第二绕组；所述磁芯形成有第一通道；所述第一绕组的一部分穿过所述第一通道，所述第二绕组的一部分也穿过所述第一通道，且所述第一绕组和第二绕组在所述第一通道外交叉；另一种耦合电感包括：磁芯、第一绕组和第二绕组；所述磁芯具有两个平行设置且贯穿该磁芯相对两个端面的第一通道和第二通道，第一绕组和第二绕组均穿过该第一通道和第二通道并使得二者的异名端位于磁芯的同一端面；电源模块包括有上述耦合电感。本发明的耦合电感，或者可以使异名端位于同一侧，以方便用户使用并利于均流，或者可以使异名端位于同一端面，以降低直流阻抗，并利于开关器件的散热。

Description

耦合电感及电源模块

技术领域

本发明涉及一种耦合电感及电源模块，属于电力电子技术领域。

背景技术

电感在集成电路中是一种常见的电子元件，其能够把电能转化为磁能储存起来。例如，电感是电源模块(又称为电压调整模块(Voltage Regulating Module，VRM)，或者电压转换器)实现高低压转换的重要部件。但是，电源模块的电流纹波、效率和动态操作速度等操作特性会受到电感体积、损耗、电感量等特性的影响。在行业内，一般是采用磁耦合线圈的方式制作耦合电感来减少电感的体积，并改善电源模块的性能。

耦合电感中的每一路绕组(winding)，在其余绕组均为开路或不通电的情况下，经测量后会有一个固定的电感量，称之为“自感”。此自感可以分成两部分，其中一部分的电感所对应的磁通(magnetic flux)均穿过其余绕组的截面，与其它绕组均有耦合关系，可称之为“激磁电感”(magnetizing inductance，Lm)；而另一部分的电感与其余的绕组并无耦合关系，可称之为“漏感”(leakage inductance，LK)。在一般情况下，激磁电感要远远大于漏感。通过控制激磁电感和漏感的比例和大小，便可以改变每一绕组所对应的电流纹波的波形和大小。

当耦合电感应用于电源模块中时，根据开关单元与电感的连接方式，会存在两种耦合方式，即正耦合的连接方式和反耦合连接方式。当电流从异名端流入时，两个绕组产生的磁通相互抵消，这种连接方式下的耦合电感可称为反耦合电感。其中，同名端是指当电流从某两个端子分别流入各自绕组时，他们形成的磁通相互加强，则这两个端子称为同名端。反之，如果它们形成的磁通相互削弱，则这两个端子称为异名端。

在电压调节模块VRM(Voltage Regulator Module)的应用中，反耦合电感可以实现动态感量与静态感量的分离，同一个电感可以实现在动态时更小的感量，提升响应速度，而在静态时增大感量，实现更小的纹波电流，兼顾动态响应能力和静态纹波小的特点，而且还可以通过磁集成和磁通反向的抵消作用来减小体积，因此在VRM应用中，反耦合电感技术是研究的热点。

在应用反耦合电感的电源模块中，耦合电感的两个输入端必须是异名端。但是，现有的反耦合电感在布局时，为了使磁芯所形成的通道内平行设置的2相电流反向来实现磁芯中磁通的反向和抵消作用，就不可避免的需要将反耦合电感的两个输入端(异名端)设置于电感的不同侧上，这样就会导致两相电路与主板连接后的路径长度不同，从而2相的阻抗也会不同，不利于均流。

发明内容

本发明提供一种反耦合电感及电源模块，以解决现有技术存在的上述或者其他潜在问题。

本发明的一个目的是提供一种耦合电感，包括：磁芯、第一绕组和第二绕组；所述磁芯形成有第一通道；所述第一绕组的一部分穿过所述第一通道，所述第二绕组的一部分也穿过所述第一通道，且所述第一绕组和第二绕组在所述第一通道外交叉。

如上所述的耦合电感，其中，所述磁芯包括相对设置的两个边柱以及两个立柱，两个所述立柱设置在两个所述边柱之间，且所述立柱垂直于所述边柱，所述边柱与所述立柱围合成所述第一通道。

如上所述的耦合电感，其中，所述第一绕组包括相对设置的第一段和第二段，以及位于所述第一段和第二段之间、并与所述第一段和第二段电连接的第三段；所述第二绕组包括相对设置的第四段和第五段，以及位于所述第四段和第五段之间、并与所述第四段和第五段电连接的第六段；所述第一段和第四段穿设在所述第一通道内；所述第三段和第六段交叉于所述第一通道外。

如上所述的耦合电感，其中，所述第一绕组的所述第一段的电流的流向与所述第二绕组的所述第四段的电流的流向相反。

如上所述的耦合电感，其中，所述磁芯还沿第一方向形成有第二通道，所述第二通道位于所述第一通道的右侧且与所述第一通道平行；所述二段和第五段穿设在所述第二通道内；所述第三段和第六段交叉于所述第一通道和第二通道外。

如上所述的耦合电感，其中，所述第一绕组的所述第二段的电流的流向与所述第二绕组的所述第五段的电流的流向相反。

如上所述的耦合电感，其中，所述磁芯包含两个边柱以及至少三个立柱，其中所述第一通道为所述两个边柱和相邻的两个所述立柱所形成的空间；所述第二通道为所述两个边柱和另一相邻的两个所述立柱所形成的空间。

如上所述的耦合电感，其中，至少其中一个立柱往其相邻的另一个所述立柱的方向形成有解耦柱，所述解耦柱垂直于所述立柱，且所述解耦柱与相邻的所述立柱或相邻的所述立柱上的解耦柱形成有用于调整反耦合系数的气隙。

如上所述的耦合电感，其中，所述第一段、第二段和第三段为一体成型的一体件，和/或，所述第四段、第五段和第六段为一体成型的一体件。

如上所述的耦合电感，其中，所述第三段和第六段为板件，且所述第六段位于所述第三段的上方；所述第六段形成有与所述第四段电连接的第一凸块以及与所述第五段电连接的第二凸块，或者，所述第四段包含第一凸块以及所述第五段包含第二凸块；所述第三段形成有用于供所述第一凸块穿过的第一避让槽以及用于供所述第二凸块穿过的第二避让槽。

如上所述的耦合电感，其中，所述第六段为板件，所述第六段上开设有通孔，所述第三段设置于所述通孔内，流经所述第六段的电流的方向和流经所述第三段的电流的方向交叉。

如上所述的耦合电感，其中，所述第三段和第六段为相互绝缘的一体式结构。

如上所述的耦合电感，其中，所述第一绕组的所述第一段和所述第二段以及所述第二绕组的所述第四段和所述第五段与所述磁芯压注为一体的结构。

如上所述的耦合电感，其中，控制所述第一段和所述第四段之间的间隙宽度，或者，控制所述第二段和所述第五段之间的间隙宽度，以调整反耦合系数。

如上所述的耦合电感，其中，所述第一段和所述第四段之间，或者，所述第二段和第五段之间，填充有用于调整反耦合系数的填料。

如上所述的耦合电感，其中，所述反耦合电感还包含多个用于输入/输出电流的焊盘，且所述多个焊盘设置于所述第一通道的一侧。

如上所述的耦合电感，其中，所述磁芯包含两个边柱以及多个立柱，所述第一绕组和所述第二绕组在其中一个所述立柱上交叉。

如上所述的耦合电感，其中，所述第一绕组和第二绕组交叉于所述第一通道的一侧，或者所述第一绕组和第二绕组在所述第一通道的两侧均交叉。

如上所述的耦合电感，其中，所述第一绕组的第三段和第二绕组的第六段分设在所述第一通道的两侧，且所述第一绕组的第三段在所述第二绕组上的垂直投影与该第二绕组的第六段交叉。

如上所述的耦合电感，其中，所述第一绕组和/或所述第二绕组主要由具有复合导电性能和/或强度的材料构成。

本发明又一方面，提供一种耦合电感，包括：磁芯、第一绕组和第二绕组；所述磁芯形成有沿第一方向延伸的第一通道和第二通道，所述第一通道包括相对的第一端面和第二端面，所述第二通道与所述第一通道平行设置，且所述第二通道从所述第一端面延伸至所述第二端面；所述第一绕组和第二绕组均有一部分分别穿设在所述第一通道和第二通道内，其中所述第一绕组N次穿过所述第一通道，所述第二绕组N+1次穿过所述第一通道；且所述第二绕组N次穿过所述第二通道，所述第一绕组N+1次穿过所述第二通道，其中N为大于或等于一的整数；所述第一绕组的两端分别设置于所述第一端面和所述第二端面，且对应形成所述耦合电感的第一端和第二端，所述第二绕组的两端分别设置于所述第一端面和所述第二端面，且对应形成所述耦合电感的第三端和第四端，其中所述耦合电感的所述第一端和所述第三端为异名端，且所述耦合电感的所述第一端和所述第三端均设置于所述第一端面上。

如上所述的耦合电感，其中，所述耦合电感的第一端到第四端包含用于电连接的第一焊盘到第四焊盘。

如上所述的耦合电感，其中，所述第一方向为高度方向。

如上所述的耦合电感，其中，所述磁芯为扁平型磁芯。

如上所述的耦合电感，其中，所述第一绕组位于第一通道内部的部分与所述第二绕组位于第一通道内部的部分交替设置；所述第一绕组位于第二通道内部的部分与所述第二绕组位于第二通道内部的部分交替设置。

如上所述的耦合电感，其中，所述第一绕组还包括用于连接所述第一绕组穿设在所述第一通道内和第二通道内的连接部分，所述第二绕组还包括用于连接所述第二绕组穿设在所述第一通道内和第二通道内的连接部分。

如上所述的耦合电感，其中，所述第一绕组的所述连接部分位于所述磁芯的第一端面同侧或所述磁芯的第二端面同侧并裸露于空气中；所述第二绕组的所述连接部分位于所述磁芯的第一端面同侧或所述磁芯的第二端面同侧并裸露于空气中。

如上所述的耦合电感，其中，所述第一绕组与所述第二绕组位于所述第一端面同一侧的连接部分平行设置；所述第一绕组与所述第二绕组位于所述第二端面同一侧的连接部分平行设置。

如上所述的耦合电感，其中，所述第一绕组与所述第一端面同侧的连接部分与所述第二绕组与所述第二端面同侧的连接部分交叉设置；所述第一绕组与所述第二端面同侧的连接部分与所述第二绕组与所述第一端面同侧的连接部分交叉设置。

如上所述的耦合电感，其中，所述第一通道和第二通道内均填充有磁材料，以包覆位于所述第一通道和第二通道内的所述第一绕组的部分以及所述第二绕组的部分。

如上所述的耦合电感，其中，所述第一绕组和所述第二绕组位于所述第一通道和第二通道内的部分均为圆柱形状。

如上所述的耦合电感，其中，所述磁芯为相对磁导率小于200且具有分布式气隙的粉芯类磁芯。

如上所述的耦合电感，其中，所述磁芯包括：相对设置的两个边柱以及设置于两个边柱之间的至少三个立柱，相邻的三个所述立柱与两个所述边柱之间围合成所述第一通道和所述第二通道。

如上所述的耦合电感，其中，两个所述边柱均形成有与所述第一通道和所述第二通道连通的气隙。

如上所述的耦合电感，其中，所述第一通道和所述第二通道内均填充有磁材料，且所述气隙贯穿所述磁材料。

如上所述的耦合电感，其中，间隔有一个所述立柱的两个立柱分别形成有与所述第一通道和所述第二通道连通的气隙。

如上所述的耦合电感，其中，位于两个所述立柱之间的另一个立柱形成有两端分别与所述第一通道和第二通道连通的气隙。

如上所述的耦合电感，其中，一个所述边柱与三个所述立柱的一部分一体成形为“E”型磁芯。

如上所述的耦合电感，其中，所述磁芯为相对磁导率大于200的铁氧体类磁芯。

如上所述的耦合电感，其中，所述磁芯的外侧面设置有用于电连接的引脚。

如上所述的耦合电感，其中，所述第一绕组和第二绕组通过PCB印刷工艺制备而成。

如上所述的耦合电感，其中，所述耦合电感为多相耦合电感。

本发明的有一个方面是提供一种电源模块，一种电源模块，包括第一开关单元、第二开关单元以及如上所述的耦合电感，其中，所述耦合电感的第一绕组包括第一端和第二端，所述耦合电感的第二绕组包括第三端和第四端；且所述第一端和所述第三端为异名端；所述第一端与所述第一开关单元连接，所述第三端与所述第二开关单元连接；所述第二端和所述第四端作为所述电源模块的输出。

如上所述的电源模块，其中所述电源模块还包括：主板、封装芯片模块以及散热器，所述耦合电感、封装芯片模块和散热器依次堆叠在所述主板上。

本发明提供的耦合电感及电源模块，一方面可以通过将两个绕组在磁芯的第一通道的外部交叉，可以使得反耦合电感输入输出引脚的异名端位于同一侧，使用更加方便，且利于均流；另外一方面，还可以通过将两个绕组的异名端设置在该反耦合电感的同一端面，在功率芯片或者开关管单元位于反耦合电感和散热器之间时无需再设置额外的引脚和连接线，从而有利于降低直流阻抗并提高空间利用率。

本发明的附加方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

通过参照附图的以下详细描述，本发明实施例的上述和其他目的、特征和优点将变得更容易理解。在附图中，将以示例以及非限制性的方式对本发明的多个实施例进行说明，其中：

图1为本发明实施例提供的一种反耦合电感的结构示意图；

图2为图1的俯视图；

图3为本发明实施例提供的另一种反耦合电感的结构示意图；

图4为图3的俯视图；

图5为本发明实施例提供的另一种反耦合电感的结构示意图；

图6为图5的俯视图；

图7为本发明实施例提供的另一种反耦合电感的结构示意图；

图8为图7的爆炸图；

图9为本发明实施例提供的另一种反耦合电感的结构示意图；

图10为图9的爆炸图；

图11为本发明实施例提供的另一种反耦合电感的结构示意图；

图12为将图11中部分结构分解后的结构示意图；

图13为本发明实施例提供的另一种反耦合电感的仰视图；

图14为本发明实施例提供的另一种反耦合电感的结构示意图；

图15为本发明实施例提供的一种绕组部件的结构示意图；

图16为图15中A-A向剖视图；

图17为本发明实施例提供的另一种反耦合电感的结构示意图；

图18为图17的俯视图；

图19为本发明实施例提供的另一种反耦合电感的结构示意图；

图20为本发明实施例提供的另一种反耦合电感的结构示意图；

图21为本发明实施例提供的另一种反耦合电感的结构示意图；

图22为本发明实施例提供的另一种绕组部件的结构示意图；

图23为图22中A-A向剖视图；

图24a,24b,24c,24d为本发明实施例提供的一种制备反耦合电感的流程示意图；图25,26,27,28为本发明实施例提供的部分多相反耦合电感的结构示意图；

图29为本发明实施例提供的一种电源模块的结构示意图；

图30a,30b,30c为本发明实施例提供的部分电路图；

图31a,31b,31c,31d为又一些一种电源模块的结构示意图；

图32a为本发明实施例提供的一种耦合电感的结构示意图；

图32b为图32a的爆炸图；

图32c为图32a的俯视图；

图32d为图32a中A-A位置剖面图并示意出了第一绕组的磁通分布；

图32e为图32a中A-A位置剖面图并示意出了第二绕组的磁通分布；

图32f为图32a的一种可选的制备方法示意图；

图33a为本发明实施例提供的另一种耦合电感的结构示意图；

图33b为图33a的爆炸图；

图33c为图33a的俯视图；

图33d为图33a中A-A位置剖面图并示意出了第一绕组的磁通分布；

图33e为图33a中A-A位置剖面图并示意出了第二绕组的磁通分布；

图34a为本发明实施例提供的另一种耦合电感的结构示意图；

图34b为图34a的爆炸图；

图34c为图34a中A-A位置剖面图；

图35a为本发明实施例提供的另一种耦合电感的结构示意图；

图35b为图35a的爆炸图；

图35c为图35a中A-A位置剖面图；

图36a为本发明实施例提供的另一种耦合电感的结构示意图；

图36b为图36a中A-A位置剖面图；

图37a为本发明实施例提供的另一种耦合电感的结构示意图；

图37b为图37a的爆炸图；

图37c为图37a中反耦合电感的一种可选的制备方法示意图；

图38a为本发明实施例提供的另一种耦合电感的结构示意图；

图38b为图38a的俯视图；

图39a为本发明实施例提供的另一种耦合电感的结构示意图；

图39b为图39a的半成品结构示意图；

图39c为图39a的成品结构示意图；

图40a为本发明实施例提供的四相耦合电感的结构示意图；

图40b为本发明实施例提供的六相耦合电感的结构示意图；

图40c为本发明实施例提供的八相耦合电感的结构示意图。

具体实施方式

下面详细描述本发明的实施例，该实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

图1为一种耦合电感的结构示意图。如图1所示，本示例提供的耦合电感为一种异名端在同侧的耦合电感，其包括磁芯1、第一绕组21和第二绕组22。

磁芯1包括相对设置的两个边柱10，以及设置在两个边柱10之间且与两个边柱垂直的立柱11和12。边柱10的两端与立柱11和12的两端连接在一起以形成完整的磁回路，也即，边柱10与立柱11和12围成了第一通道31。在某些示例中，也可以采用“匚”字形的磁柱来代替边柱10与立柱11和12。使用“匚”字形的磁柱时，只需要将两个磁柱扣合在一起就可以形成具有第一通道31的磁芯1。第一通道31具有2个相对的端面，分别是通道第一端面39a和通道第二端面39b。

第一绕组21的一部分以及第二绕组22的一部分均穿设在第一通道31内，且该第一绕组21的另一部分以及第二绕组22的另一部分在该第一通道31外交叉。以图1为例，第一绕组21和第二绕组22均缠绕在左侧的立柱12上，第一绕组21和第二绕组22在第一通道31外部的通道第一端面39a侧相互交叉，且相互绝缘。

图2为图1的俯视图，其同时示意出了引脚的排布。第一绕组21和第二绕组22在通道第一端面39a侧交叉，在其相对侧(也即通道第二端面39b侧)设置焊盘51至54作为耦合电感的输入输出引脚。具体的，在图2的左侧设置有焊盘51和52作为输入引脚，在图2的右侧设置有焊盘53和54作为输出引脚。第一绕组21一端与焊盘52电连接，另一端与焊盘53电连接。第二绕组22一端与焊盘51电连接，另一端与焊盘54电连接。在本文中，焊盘和引脚均指器件与外界电连接的端子，在下文中，为了行文方便，焊盘和引脚将会互用，并且二者也将使用相同的标号进行标示。

继续参阅图1和图2，在本示例中，第一绕组21包括：第一段211，第二段212，以及位于第一段211和第二段212之间且连接第一段211和第二段212的第三段213。第二绕组22则包括：第四段221，第五段222，以及位于第四段221和第五段222之间且连接第四段221和第五段222的第六段223。第一绕组21的第一段211以及第二绕组的第四段221穿设在磁芯1的第一通道31内；第一绕组21的第三段213和第二绕组22的第六段223交叉于第一通道31外的第一侧端面39a侧。

图中箭头示出了第一绕组21和第二绕组22的电流流向。其中，第一绕组21位于第一通道31内的部分(即第一段211)的电流的流向为向下流动，而第二绕组22位于第一通道31内的部分(即第四段221)的电流的流向则为向上流动，也即是说，本实施例提供的耦合电感，其第一绕组21和第二绕组22穿设在第一通道的部分的电流方向相反。其中，所谓电流方向相反是指两个绕组在所包的磁柱上的磁通方向相反。

通过将电流流向做上述设置，可以使得第一绕组21和第二绕组22在磁芯1内感应的磁通方向相反，形成反耦合电感。同时，还可以使得第一绕组21的输入引脚(即焊盘52)以及第二绕组22的输入引脚(即焊盘51)都位于图2的左侧，而第一绕组21的输出引脚(即焊盘53)及第二绕组22的输出引脚(即焊盘54)都位于图2的右侧。换句话说，本实施例提供的电感是反耦合的，且通过使第一绕组21和第二绕组22在第一通道31外交叉，可以使得其异名端(输入端52和输入端51)位于电感的同侧。既提升了具有反耦合电感两相电路的对称性，也提升了应用的方便性。

应当理解，本实施例并不限制电流必须按照上述方式流动，本实施例仅需要使得两个绕组有一部分穿过磁芯所形成的一个通道，并且两个绕组穿设在磁芯的通道内之外的部分在通道外有交叉即可，其他任意结构特征在不矛盾的情况下均可以单独或者组合选择替换。

图3为另一种耦合电感的结构示意图，图4为图3的俯视图。如图3和图4所示，本示例的耦合电感与图1和图2的区别在于，磁芯1包括三个立柱11至13，其中，两个边柱10与立柱11和12形成第一通道31，两个边柱10与立柱12和13形成第二通道32，也即是说，图3和图4的磁芯1形成了“日”字形(或8字形)的磁路。当然，在某些示例中，也可以在两个边柱10之间设置更多数量的立柱12，从而由边柱10以及多个立柱12来形成更多数量的通道。在本示例中，与图1和图2相比，还同时将第一绕组21的第二段212以及第二绕组22的第五段222穿设在磁芯1的第二通道32内。

在本示例中，不仅第一绕组21的第一段211与第二绕组22的第四段221的电流流向相反，而且第一绕组21的第二段212与第二绕组22的第五段222的电流流向也相反。

通过上述设置，第一绕组21和第二绕组22都绕在立柱12上，在立柱12上产生的磁通会同时分流到边柱11和13，利于提升磁路的对称性和均匀性，利于降低磁损耗。第一绕组21和22在通道31和32的外部，即通道第一端面39a侧相互交叉，且相互绝缘。请参照图4，在通道31和32的另一侧(即通道第二端面39b侧)则形成有焊盘51至54。

在图3和图4中，第一绕组21和第二绕组22中电流的流向如图中箭头所示。与图1和图2相似，第一绕组21和第二绕组22在第一通道31内的部分的电流的流向相反(也即第一绕组21的第一段211和第二绕组22的第四段221的电流相反)，同样，第一绕组21和第二绕组22在第二通道32内的部分的电流的流向也相反(也即第一绕组21的第二段212和第二绕组22的第五段222的电流相反)，从而两个绕组在立柱12内感应的磁通方向相反，形成反耦合电感。相比图1和图2所示的实施例，在相同体积情况下，图3和图4所示的电感可以更容易实现更大感量或饱和电流等特性的反耦合电感。或更利于降低电感体积。由于第一绕组21和第二绕组22在磁芯1的第一通道31和第二通道32的外部交叉设置，使得异名端(输入端52和输入端51)可以位于电感的同一侧。例如，焊盘51和52为输入引脚，设置在电感的左侧；焊盘53和54为输出引脚，设置在电感的右侧。

通过上述设置，有利于提升两相电路的对称性，而且使用也比较方便。同时，由于两个绕组21和22在磁芯1所形成的通道31和32的外侧交叉，电感的引脚都设置在通道的另一侧上，从而在制作电感时，可以先分别制作磁芯1和绕组21和22，然后再将绕组21和22插入到磁芯1的通道31和32内，在通道31和32的另一侧形成焊盘51至54作为输入输出引脚，工艺更加简单高效，也利于模块化产品开发。由于两个绕组21和22在磁芯1所形成的通道31和32的外侧交叉，对于绕组交叉部分的相互绝缘处理更加容易。另外，绕组21和22的输入输出引脚(也即焊盘51至54)所在的平面沿着垂直方向延伸，利于垂直方向热的传导，可以在电感的上表面(即图3和图4中绕组21和22交叉的面)作为散热器(heatsink)的安装面，以利于热量沿垂直方向传导和散热。

此外，虽然图3和图4中示出了绕组21和绕组22为一体式结构，但绕组21和绕组22的各段也可以是分体的结构，而且在某些示例中，绕组21和绕组22可以一个为分体结构，另一个为一体结构。

图5为另一种耦合电感的结构示意图，图6为图5的俯视图。如图5和图6所示，本示例的耦合电感与图3和图4的区别在于，第一绕组21从通道第一端面39a侧插入到磁芯1的通道31和32内，第二绕组22则从通道第二端面39b侧插入到磁芯1的通道31和32内。

继续参考图6，在本示例中，焊盘51和焊盘54与第一绕组21位于磁芯1的同侧，也即，焊盘51和焊盘54也位于通道第一端面39a侧；焊盘52和焊盘53与第二绕组22位于磁芯1的同侧，也即，焊盘52和焊盘53也位于通道第二端面39b侧。虽然第一绕组21和第二绕组22分别处于不同的端面上，但第一绕组21和第二绕组22依然实现了在通道31和32的外侧进行交叉。作为输入端子的异名端(焊盘51和焊盘52)都在图6中的左侧，但处于磁芯1的不同端面上，同理，作为输出端子的焊盘53和焊盘54都在图6中的右侧，但处于磁芯1的不同端面上。而且通过上述设置，第一绕组21和第二绕组22可以不用特别进行相互之间的绝缘处理，从而第一绕组21和第二绕组22可以使用相同的零部件，以此减少需要单独制造的零部件的数量，进而降低成本。

图7为另一种耦合电感的结构示意图，图8为图7的爆炸图。如图7和图8所示，本示例提供的耦合电感与图3和图4的区别在于，其还包括了第三绕组23和第四绕组24。其中，第一绕组21和第二绕组22从通道第一端面39a侧插入到磁芯1的通道31和32内，第三绕组23和第四绕组24则从通道第二端面39b侧插入到磁芯1的通道31和32内。与第一绕组21和第二绕组22的一部分在通道31和32外如前述的实施例相似的方式进行交叉，同时，第三绕组23和第四绕组24的一部分也在通道31和32外交叉，只是第一绕组21和第二绕组22交叉于通道第一端面39a侧，而第三绕组23和第四绕组24交叉于通道第二端面39b侧。通过在磁芯1的通道31和32内插入更多的绕组，可以集成更多项电路，以提升功率密度。可以理解，本示例同样适用于具有一个通道或者两个以上通道的电感。

图9为另一种耦合电感的结构示意图，图10为图9的爆炸图。如图9和图10所示，本示例提供的耦合电感与图3和图4的区别在于，其第一绕组21和第二绕组22至少其中的一个绕组为绕立柱12的多匝绕组，可以使得电感具有更大的感量或其他的性能。可以理解，本示例并不限制第一绕组21和第二绕组22必须均为多匝，而且也不限制第一绕组21和第二绕组22的匝数相同。

图11为另一种耦合电感的结构示意图，图12为将图11中部分结构分解后的结构示意图。如图11和图12所示，本示例的耦合电感与图3和图4的区别在于，图3和图4中的绕组采用一体式结构，而本示例则采用下述分体式结构。

本示例中，在磁芯1的通道31和32外交叉部分的绕组21b和22b与穿设在通道31和32内的绕组21a和22a分别制造，在组装电感时将绕组21a与21b电连接形成完整的第一绕组21，同理，将绕组22a与22b电连接形成完整的第二绕组22。

具体的，如图11和图12所示，绕组21b和22b均设置成为板状结构，且绕组21b和22b相互绝缘的堆叠设置。在绕组21b上设置有2个凸台，在绕组22b上设置有用于避让上述2个凸台的相应开口。当21b与22b以合适的间距堆叠在一起，即可以使得22b与22a电连接，同时绕组21b通过2个凸台分别与2个绕组21a电连接。当然，在绕组22b的下表面与绕组22a对应的位置也可以设置2个矮些的凸台来与2个绕组22a电连接。当然，在某些示例中，上述凸台也可以设置在绕组21a上。

图13为一种耦合电感的仰视图，其示意出了底部的引脚分布。以图13为图11和图12所示的耦合电感的仰视图为例，其中，引脚51和52为异名端，比如可以作为输入端，都位于电感的左侧；引脚53和54为异名端，比如可以作为输出端，都位于电感的右侧。引脚51和54通过绕组22a和22b电连接，引脚52和53通过绕组21a和21b电连接。与引脚51电连接的绕组22a和与引脚53电连接的绕组21a设置在第一通道31内，与引脚52电连接的绕组21a和与引脚54电连接的绕组22a设置在第二通道32内。

此外，图13还示出了图11和图12中设置在两个边柱10之间的立柱11至13可以使用双面“E”型磁芯来代替。具体而言，磁芯1包括双面“E”型磁芯以及两个用于连接双面“E”型磁芯两端以形成磁回路的两个“I”型磁芯。如图13所示，在图中上方的E型侧装配形成通道31，在图中下方的E型侧装配形成通道32。

图14为另一种耦合电感结构。其与图12的在于，两个边柱10在通道第一端面39a侧设置有磁凸台101，绕组21b和22b上设置有定位槽26，利用磁凸台101与定位槽26的匹配帮助绕组21b和22b组装定位，例如可以防止绕组21b与22b之间相互窜动或相互短路。通道31和32内设置有绕组21a和22a。在通道第二端面39b侧引出电感的输入输出引脚。

图15示出了绕组21b和22b的变形结构。如图15所示，其与图11和图12的区别在于，绕组21b和22b集成封装成一体结构。图16为图15中A-A向剖视图。如图16所示，将绕组21b和22b都封装在绝缘封装料9内，并在下表面设置焊盘251至254。其中，焊盘252和254用于与绕组21a电连接，焊盘251和253用于与绕组22a电连接。各焊盘25到相应绕组之间的电连接可以通过过孔电镀或其他的金属化方式实现。例如，图16中的焊盘253与绕组22b可以通过过孔电镀的方式实现电连接，焊盘254与绕组21b也可以通过过孔电镀的方式实现，当然也可以通过其他的金属化方式实现电连接。

应当理解，图16中示出的绕组模块也可以采用常规的PCB或叠层母排等工艺制作，或者也可以采用诸如基于引线框架进行封装和引出焊盘的封装工艺等各种封装工艺制作。

上述实施例的耦合电感还可以通过多种方式来调整耦合系数。图17为一种耦合电感的结构示意图，图18为图17的俯视图。如图17和图18所示，其与图3和图4的区别在于，在立柱12的中部朝向立柱11或13分别引出一段磁柱作为解耦柱121，该解耦柱121垂直于立柱12，且该解耦柱121与其相对的立柱11或13形成气隙4，通过控制气隙4的高度t可以调整耦合系数。当然，在某些示例中，也可以在其中一个或者多个立柱上形成一个或者多个解耦柱121。

应当理解，形成气隙的方式并不限于上述方式，例如图13中示出了通过双面“E”型磁芯同样形成气隙4的方案。

此外，为了调整电感的耦合系数，除了设置气隙4以及进一步调整气隙4的高度之外，还可以采用调整绕组的间距或磁柱的宽度等多种方式。也即是说，本示例的耦合电感的耦合系数可以采用下述任意一个或者多个方式来调整：设置气隙4、调整气隙4的高度t、调整绕组21和22的间距(包括但不限于第一绕组21的第一段211、第一绕组21的第二段212、第二绕组22的第四段221和第二绕组22的第五段222中不同绕组的任意两段之间的间隙宽度)、调整相邻两个立柱的间距或在相邻立柱之间设置不同磁特性(如磁导率)的磁材料等。通过多种方式进行耦合系数的调整，可以提升耦合电感的调变灵活性，具有更广的应用范围。而且气隙4在电感的结构内部，可以降低磁场的外溢，降低磁干扰强度。

需要说明一点，对于分布式气隙，或者具有如图19所示结构的耦合电感，则可以通过改变位于磁芯1的通道31或者32内的绕组21和绕组22的部分之间的间距来调整耦合系数。请参考图19，该耦合电感与图12的区别在于，在通道31和32内填充有填料6，且通道31和32的截面与通道31和32内第一绕组21a或22a的截面完全形同。对于上述图19所示结构的耦合电感，不仅可以通过调整绕组间距t来控制耦合系数，而且还可以通过控制绕组之间的填料6的材料属性来控制耦合系数，例如采用非导磁材料填充区域6可以提升耦合系数。

图20为另一种耦合电感的结构示意图。如图20所示，其与图12的区别在于，图12中绕组的交叉是通过通道31和32外对绕组21和22进行交叉堆叠的方式来实现的，也即，图12中绕组21和22的交叉是通过错层来实现的，而图20则示意出了绕组21和22同层交叉(即在同一个平面内交叉)的实现方式。

具体的，绕组21b和22b均为板状结构，在绕组22b上开设通孔，绕组21b嵌设在该通孔内，从而使得绕组21b和22b处于相同的平面内，绕组21b和绕组22b之间具有间隙，相互绝缘。绕组22b电连接磁芯1内的绕组22a，绕组21b电连接磁芯1内的绕组21a。绕组21b和绕组22b内的电流流向如图19中箭头所示，相互交叉流动，即实现了在相同平面内的两个绕组的相互交叉。在绕组21b内的电流之间沿箭头流动，在绕组22b内的电流绕过绕组21b流动，但总体上电流的方向表现为与绕组21b中的电流方向相互交叉。

此外，图20还示意了磁芯1为3段磁柱装配形成，具有集中式气隙，可以通过控制气隙4的高度调整耦合系数。

图21为另一种耦合电感的结构示意图。如图21所示，其与图20的区别在于，其绕组21a和22a为一体压注成型，具有分布式气隙，可以通过控制绕组间距t，或绕组之间区域6内的填料材料磁属性(如磁导率)来控制耦合系数。

图20和图21示出的耦合电感，在同一平面内进行绕组21b和22b的交叉，取消了绕组的堆叠，利于降低电感的高度，并且可以简化绕组21b和22b的制作工艺和电感的结构。

图22为示出了图20和图21中绕组21b和22b的一种变形例。如图22所示，绕组21b和22b可以一体成型，封装与绝缘材料9内，然后再如图20和图21所示的装配到下方的磁芯1和绕组21a和22a上，形成完整的耦合电感。

图23为图22中A-A向的剖视图。如图23所示，将绕组21b和22b都封装在绝缘封装料9内，并在下表面设置焊盘251至254。其中，焊盘252和254用于与绕组21a电连接，焊盘251和253用于与绕组22a电连接。焊盘251至254到相应绕组21和22之间的电连接可以通过过孔电镀或其他的金属化方式实现，例如图22中的焊盘251与绕组22b可以通过过孔电镀的方式实现电连接，焊盘252与绕组21b也可以通过过孔电镀的方式实现，当然也可以通过其他的金属化方式实现电连接。

应当理解，图23所示的绕组模块也可以采用常规的PCB或叠层母排等工艺制作，也可以采用封装工艺，例如基于引线框架进行封装和引出焊盘的封装工艺。

在本示例中，通过将交叉的绕组21b和22b一体成型，可以提升电感的模块化制作流程，降低成本，提升整体结构的可靠性，并可以简化结构，方便组装。同时还可以在交叉绕组模块内形成其他的导电线路，可以在交叉绕组的上方形成焊盘并设置其他的器件，如电容或电阻。具有更加灵活的应用方式。可进一步提升电感的集成度和空间利用率。

图24a至图24d示意了一种耦合电感的制备方法。如图24a或图24b所示中的由立柱20a和连接片20b构成的导电件，给出一种导电结构件，在垂直20b的表面设置有若干柱20a，例如采用在铜片上进行蚀刻的方式制作，或冲压的方式制作，或采用焊接或雕刻等多种方式均可。

进一步的，图24a中还示意为了提升导电柱20a的强度和其他特性，可以在高强材料91，如钢，的外面包覆高导电性能的材料95，如铜或银。如此可大幅提升导电柱20a的刚度和强度，在压注过程中可减小导电柱20a的变形。虽然芯部加强的结构91的导电性能会比高导电性材料95差许多，但考虑在高频应用的情况下，由于集肤效应，电流大部分在导电柱20a的表面流动，即在91的高导电层中流动，仅仅很少的电流在芯部结构91内流动。所以此方案特别适合高频磁元件的应用。

另外，还可以在导电柱20a和连接片20b的外表面涂覆一层其他材料71，然后如图24b所示压注上磁材料10。例如涂覆的材料71是耐高压的绝缘材料，可以提升导电柱20a之间的耐受电压等级，或者是耐蚀刻材料，在蚀刻连接片20b时，不会破坏到内部的磁材料特性。

然后，如图24b，利于molding模具将磁材料填注到图24a所示的导电结构件上，由于柱20a与连接板20b形成整体，结构稳定，在磁，例如粉芯磁材料在压注的过程中对柱20a的冲击作用可以被受控和吸收。尤其当柱20a的高度较小，且为圆柱，特别是锥形圆柱的情况下，柱20a之间的位移和变形会小很多。

然后，如图24c，通过蚀刻或雕刻等方式，在连接板20b上切割出槽29，将连接板分割成2部分，形成绕组在磁芯通道外的交叉。

最后，如图24d，在通道的另一端，形成若干个焊盘50。

可以理解，根据制程的需要，也可以进行切割，例如将面板(panel)的molding件切割成单个磁元件；或对切割后的表面进行绝缘化处理；或将对部分由磁覆盖的导电部分进行deflashing处理，即去除部分磁材料，以便露出导电部分，如焊盘50。

总体上而言，上述各示例中的耦合电感均具有以下的优点：耦合电感的交叉部分在磁芯通道的外侧，利于实现交叉部分的相互绝缘处理；耦合电感的2相的输出引脚在电感的同一侧，客户应用方便，且两相电路的对称性好，利于均流；绕组的制作与磁芯的制作可以相互并行进行，利于模块化产品开发，简化制程和降低成本；另外，由于在通道内的绕组为竖直方向上连接到通道外交叉用的绕组，利于电感竖直方向的散热。

图25到图28为在前述耦合电感的基础上进一步形成更多相的耦合电感的结构示意图。为示意方便，都采用3个耦合电感进行集成为例进行说明，当然，实际应用可以根据需要集成更多数量的耦合电感。如图25到28，该磁芯包含两个边柱10，以及立柱11至17中的多个，其中该第一绕组和该第二绕组在其中一个该立柱上交叉。

图25为将3个耦合电感并联集成在一起的结构示意图，其将相邻两个耦合电感紧挨在一起的立柱集成在一起，以便通过磁路复用来提升多相耦合电感中各磁路的利用率，相同体积下可以提升电感的效率，或相同的效率情况下减小电感的体积。如此集成可以使得多相耦合电感的左右总长度变短，例如图25中可以减少2个立柱的宽度，而且还可以减少分立耦合电感在系统主板上摆放时的工艺避让间隙，减小体积和占地面积。

图26为在图25的基础上进行的改进，其将任意2个耦合电感相邻的立柱取消，通过其他保留的立柱进行磁路复用。具体来说，在图26中是将图25中的通道32和33合并成一个通道，以及通道34和35在图26中被合并成一个通道。进一步减小了多相集成电感的左右尺寸，降低电感的体积。

图27是在图25的基础上进行的改进，其取消了多相集成电感的左右2侧的立柱，通过其他保留的立柱进行磁路复用，降低电感的体积和占地面积。

图28是在图25的基础上进行的改进，其取消所有没有设置绕组的立柱，仅保留图28中的立柱12，14和16。立柱12，14和16上分别设置2相绕组，通过相互的磁路复用形成多相的耦合电感，进一步降低电感体积和占地面积。

图29给出了一种基于本发明所提出的耦合电感形成堆叠式电源模块的结构示意图。以图30a所示的2相并联buck电路进行说明，在底部通过绝缘封装材料9内封装的芯片8实现2相buck电路的并联工作，可以是多个芯片8封装也可以是单个芯片8实现2相buck主电路。导电柱71和导电柱72分别与芯片8的第一开关单元的中点SW1和第二开关单元的中点SW2电连接。在封装的上方或封装体内还可以设置多个输入电容10，其引脚与图30a中的Vin和GND引脚电连接。

图29中上方的耦合电感的绕组22a1与导电柱71电连接，绕组21a1与导电柱72电连接。绕组22a1和绕组22a2与绕组22b电连接，绕组21a2和绕组21a1与绕组21b电连接，通过绕组21a和22b在通道外的交叉设置，使得绕组的异名端(绕组21a1与绕组22a1)分布于电感的同一侧，作为电感的两个输入端，分别与第一开关单元和第二开关单元电性连接。绕组21a2和22a2与导电柱73电连接。导电件73可以在封装体的底部形成焊盘(图中未示出)形成整个电源模块的对外输出端子。

当然，图29中绕组(winding)22a1也可以直接电连接到封装芯片模块9表面的与SW1电连接的焊盘上，绕组(winding)21a1可以直接连接到封装芯片模块9表面的与SW2电连接的焊盘上，取消其中导电柱71和72。绕组(Winding)21a2和22a2可以直接电连接封装绝缘体1表面的与输出端子电连接的焊盘上，取消铜块73。此实施例是在前述各种耦合电感的基础上实现了一种完整的功率模块结构，芯片8封装体的上方内侧引出SW端子，并向上与电感绕组(winding)21a1和22a1电连接，然后通过第一绕组22b和21b交叉后再经过绕组(winding)21a2和22a2在模块的同侧引出输出电流。整个模块的2相输出电流在同侧引出，客户应用方便，且2相电路的对称性好。另外整个模块的功率电流大部分在垂直方向流动，电流路径短，阻抗小，且向上和向下的散热好。整体上安装方便，结构紧凑，功率密度高。

图30a至30c给出了本发明的部分应用电路，但不限于此这些电路的应用。其中，图30a示意了一种buck电路，其中的Cin表示输入电容，Co表示输出电容，Vin表示电源模块的输入正，GND表示电源模块的输入负，Vo表示电源模块的输出正，SW1表示第一开关单元的中点，SW2表示第二开关单元的中点，SW1和SW2分别与耦合电感的输入端(异名端)电性连接，V1表示与Vo具有不同输出电压的电源模块输出正。图30b示意了一种Boost电路。图30c示意了一种Buck/Boost电路。虽然上文以图30a所示的电路的多相并联工作为例对电源模块进行说明，但本发明的耦合电感也可以用于其他的电路拓扑中。例如其他电路包括但不限于Cuk，flyback，switch capacitor，LLC等电路中的反耦合电感。参考类似的设计和分析，均有可能得到类似的性能和效果的改进。

进一步，图31a示出了一种可选的电源模块的结构。如图31a所示，在主板1001上方依次堆叠封装芯片模块1003、耦合电感1005(例如反耦合电感，但不限于此)以及散热器1007，从而主要由多个开关单元封装在一起的封装芯片模块1003所散发的热量可以通过耦合电感1005传递给散热器1007，然后被散热器1007导出，以便保证封装芯片模块1003的正常工作。但是，这种结构的电源模块需要耦合电感1005进行热传导，这种间接热传导的方式也对散热设计提出了严格的考验。

为了避免图31a中所示结构的缺陷，图31b～31d提供了另一种可选的电源模块的结构，其可以提高电源模块的散热性能。如图31b～31d所示，在主板1001上依次堆叠耦合电感1005、封装芯片模块1003(包括开关单元10031和10033)、散热器1007，以便封装芯片模块1003产生的热量能够及时的通过散热器1007直接导出，从而保证封装芯片模块1003的正常工作。

图31c和图31d中的耦合电感是传统形式的电感，其所有出脚在同一端面，因此需要额外的连接引线，(如图31c中标记为Pin1,图31d中标记为Pin2的黑色粗实线)以实现开关单元与电感之间的连接或电感出脚与模块输出端的连接。

为了减少引线(图中标记为Pin1或Pin2的黑色粗实线)以便减小直流阻抗和提高空间的利用率，将耦合电感1005的出脚设置在电感的两个端面，并且异名端设置在该耦合电感1005的同一端面，如图31b所示。

具体的，本实施例提供的耦合电感，包括：磁芯(例如扁平型磁芯)、第一绕组(例如一匝或者多匝线圈)和第二绕组(例如一匝或者多匝线圈)。其中，磁芯包括相对的第一端面和第二端面，贯穿该第一端面和第二端面形成有沿第一方向延伸且平行设置的第一通道和第二通道。第一绕组穿过第一通道的数量比穿过第二通道的数量少一次，第二绕组穿过第二通道的数量比穿过第一通道的数量少一次，且该第二绕组穿过第二通道的数量与第一绕组穿过第一通道的数量相同。第一绕组的两端分别为耦合电感的第一端和第二端，第二绕组的两端则为耦合电感的第三端和第四端。耦合电感的第一端和第三端位于第一端面，耦合电感的第二端和第四端位于第二端面，且位于同一端面的两个端子为异名端。

举例而言，该耦合电感为六面体结构，该六面体结构的长度和宽度均大于高度。具体的，该耦合电感包括：上端面、下端面、左侧面、右侧面、前侧面和后侧面。在该耦合电感上开设有两个沿着高度方向延伸且平行设置的左通道和右通道，且左通道和右通道均贯穿上端面和下端面。在左通道和右通道内平行设置有前绕组和后绕组；该前绕组在左通道内穿过一次，在右通道内穿过两次；后绕组则在左通道内穿过两次，在右通道内穿过一次。前绕组和后绕组的两端均是分别位于上下两个端面，前绕组的上端和下端分别作为耦合电感的第一端和第二端，后绕组的上端和下端则分别作为耦合电感的第三端和第四端，且前绕组的上端和后绕组的上端是异名端。

在具体应用中，第一绕组的第一端与第一开关单元连接，第二绕组的第三端与第二开关单元连接，第一绕组的第二端和第二绕组的第四端则作为电源模块的输出。为了便于连接，可选地，第一绕组和第二绕组的第一端至第四端包含用于电连接的第一焊盘到第四焊盘，该第一焊盘到第四焊盘中分别用于与主板、封装芯片模块等焊接。

本实施例的耦合电感，其输入输出引脚分别位于电感相对的上端面和下端面，从而无需增加额外的引脚或者连接线即可实现封装芯片模块、耦合电感以及主板的电连接，有利于减小直流阻抗和优化电源模块的空间利用率。

当然，在某些示例中，电源模块中的耦合电感的异名端也可以设置在该耦合电感相对的两个端面上，然后通过增加连接线长度或者在封装芯片模块增加额外的引脚来实现各部件的电连接，如图31c和图31d所示。

下文集中介绍几种可以满足图31b要求的耦合电感的具体结构，但应该理解，下文的具体实施方式并非是对本发明的具体限制，例如上述图9示出的反耦合电感同样满足上述发明构思。因此，本领域技术人员在满足上述构思的情况下，可以任意替换各个实施例中的任意特征，也可以将不同实施例的特征进行任意组合。

图32a示出了一种耦合电感的示例性结构；图32b是该耦合电感的爆炸图，图32c是图32a的俯视图。图32a-图32c所示的耦合电感1005与图9和图10中的反耦合电感的区别在于，图32a中的耦合电感1005的第一绕组21和第二绕组22没有交叉，这使得耦合电感1005节省了在高度方向上的尺寸，更适合于有低高度(Low-profile)需求的地方；而且，第一绕组21和第二绕组22之间也无需绝缘，制作更加简单。

具体的，如图32a-图32c所示，该耦合电感1005包括：磁芯1、第一绕组21和第二绕组22。磁芯1包括三个立柱11至13，其中，两个边柱10与立柱11和12形成第一通道31，两个边柱10与立柱12和13形成第二通道32，即磁芯形成了“日”字形(或8字形)的磁路；在某些实施例中，磁芯也可以是‘E’型磁芯。第一通道31和第二通道32具有2个相对的端面，分别是通道第一端面39a和通道第二端面39b。

磁芯1用到的磁芯材料可以是带分布式气隙的粉芯材料，如铁粉芯，合金粉芯，非晶粉芯，纳米晶粉芯等低磁导率材料或这些材料的混合，通常这类材料的相对磁导率小于200。

第一绕组21包括第一部分211、第二部分212、第三部分213以及连接第一部分和第二部分的第四部分214以及连接第二部分和第三部分的第五部分215。第二绕组22包括第一部分221、第二部分222、第三部分223以及连接第一部分和第二部分的第四部分224以及连接第二部分和第三部分的第五部分225。

第一绕组21的第二部分212、第二绕组22的第一部分221、第二绕组22的第三部分223均穿设在第一通道31内；第一绕组21的第一部分211、第一绕组21的第三部分213、第二绕组22的第二部分222均穿设在第二通道32内。

第一绕组21的第五部分215和第二绕组22的第五部分225在通道外的第一端面39a侧，分别实现第一绕组21的第二部分212和第三部分213的电气连接以及第二绕组22的第二部分222和第三部分223的电气连接。第一绕组21的第四部分214和第二绕组22的第四部分224在通道外的第二端面39b侧，分别实现第一绕组21的第一部分211和第二部分212的电气连接以及第二绕组22的第一部分221和第二部分222的电气连接。

即第一绕组21穿过第一通道31一次，穿过第二通道32两次；第二绕组22穿过第一通道31两次，穿过第二通道32一次。当然，在某些实施例中，第一绕组和第二绕组也可以多次穿过第一，第二通道，只需要满足第一绕组穿过第一通道N次，穿过第二通道N+1次；第二绕组穿过第一通道N+1次，穿过第二通道N次即可，其中，N为大于等于1的自然数。

如图32b所示，第一绕组21的第一部分211在通道外的第一端面39a内形成焊盘，并作为耦合电感的第一输入端，连接SW1；第二绕组的第一部分221也在通道外的第一端面39a内形成焊盘，并作为耦合电感的第二输入端，连接SW2。因此耦合电感的两个输入端SW1和SW2均设置在同一面39a内。第一绕组的第三部分213在通道外的第二端面39b内形成焊盘，并作为耦合电感的第一输出端，连接Vo；第二绕组的第三部分223也在通道外的第二端面39b内形成焊盘，并作为耦合电感的第二输出端，连接Vo。因此耦合电感的两个输出端Vo也设置在同一面39b内。因为第一端面39a和第二端面39b是相对的两个面，即同一个绕组的两个焊盘设置在不同的面内。当电流从SW1和SW2流向Vo时，第一绕组和第二绕组在第一通道31内的电流方向相反；第一绕组和第二绕组在第二通道32内的电流方向也相反，第一绕组在磁芯中产生的磁通与第二绕组在磁芯中产生的磁通方向相反，相互抵消。即当SW1和SW2设置在同一面内作为输入时，SW1所在的焊盘与SW2所在的焊盘属于耦合电感的异名端，也即本实施例中耦合电感的异名端设置在同一端面。

如图32b和图32c所示，图中箭头示出了第一绕组21和第二绕组22的电流流向,即从SW1流向Vo和从SW2流向Vo。围绕磁芯立柱12的第一绕组的电流和围绕磁芯立柱12的第二绕组22的电流方向相反，因此立柱中的磁通相互抵消。

请一并参考图32d和图32e，其中，图32d和图32e是图32a该耦合电感A-A’位置剖视图及磁通分布。图32d上带箭头的虚线代表第一绕组21的磁通分布，Φ21A和Φ21B是第一绕组21的主磁通，Φ21c、Φ21d、Φ21e、Φ21f是第一绕组的漏磁通。主磁通定义为第一绕组耦合到第二绕组的磁通，漏磁通定义为第一绕组未耦合到第二绕组的磁通。图32e上带箭头的虚线代表第二绕组22的磁通分布，Φ22A和Φ22B是第二绕组22的主磁通，Φ22c、Φ22d、Φ22e、Φ22f是第二绕组的漏磁通。结合图32d和图32e可知，图32d上的主磁通Φ21A、Φ21B和图32e上的主磁通Φ22A、Φ22B的方向相反，相互抵消。

在本实施例中，如图32c-图32e所示，第一绕组21的漏磁通Φ21c、Φ21d、Φ21e和Φ21f的大小与第一绕组第三部分213和第二绕组22的第二部分222之间的间距t相关；与第一绕组的第二部分212和第二绕组的第三部分223之间的间距t相关；与磁芯第一通道31的宽度d以及第二通道32的宽度d相关。假设保持d的尺寸不变时，间距t尺寸越大，漏感越大，耦合越弱；间距t尺寸越小，漏感越小，耦合越强。同理的，假设保持间距t尺寸不变，通道宽度d尺寸越大，漏感越小，耦合越强；通道宽度d尺寸越小，漏感越大，耦合越弱。第二绕组22的漏磁通Φ22c、Φ22d、Φ22e和Φ22f的变化与调整与上面对第一绕组21的漏磁通相似，不再赘述。

图32f示意了图32a中耦合电感的一种可选的制作方法。如图32f所示，采用带分布式气隙的粉芯材料一体成型制得磁芯1，然后在磁芯1的第一通道31内组装第一绕组的第二部分212，第二绕组的第一部分221和第三部分223；在磁芯1的第二通道32内组装第一绕组的第一部分211，第三部分213和第二绕组的第二部分222；然后将连接第一绕组21的第一部分、第二部分、第三部分的214和215通过焊接等方式组装好；再将连接第二绕组22的第一部分、第二部分、第三部分的224和225通过焊接等方式组装好。

在某些示例中，图32a中的耦合电感还可以采用下述制备方法：将第一绕组21的第一到第三部分、第二绕组22的第一到第三部分与带分布式气隙的磁芯1通过一体成型的方式先组合在一起，再将连接第一绕组21的第一部分到第三部分的214和215、连接第二绕组22的第一部分到第三部分的224和225通过焊接等的方式组合到一起。

图33a示意出了另一种耦合电感的示例性结构。图33b是图33a所示反耦合电感的爆炸图，图33c是图33a的俯视图，图33d和图33e是图33a在A-A’位置的剖面图及磁通分布图。本实施例的耦合电感与图32a中的耦合电感1005的区别在于，本实施例中耦合电感的第一绕组21和第二绕组22之间有交叉(Interleaving),以进一步减小漏感感量，增加耦合。

具体而言，与图32b相比，如图33b中第一绕组的第二部分212与第二绕组的第三部分223的位置互换，第一绕组21的第三部分213与第二绕组22的第二部分222的位置互换，相应的，作为连接绕组各第一、第二、第三部分的第四、第五部分214、215、224、225相应的移动。

如图33d-33e所示，随着绕组位置的变动，磁通路径稍有差异。请参见图33d，第一绕组21的主磁通Φ21A、Φ21B分布与图32c中第一绕组21的主磁通相同。在本实施例中，第一绕组21的漏磁通为Φ21c、Φ21e和Φ21f。磁通Φ21d在本实施例中属于第一绕组21的第一部分和第二绕组第二部分之间的主磁通。需要说明的是，在本实施例中，第一绕组21的第二部分和第二绕组22的第一部分、第三部分之间的主磁通，第一绕组21的第三部分和第二绕组22的第二部分之间的主磁通未示出。

请参阅图33e，第二绕组22的主磁通Φ22A、Φ22B分布也与图32c中第二绕组22的主磁通相同。在本实施例中，第二绕组22的漏磁通为Φ22c、Φ22e和Φ22f。磁通Φ22d在本实施例中属于第二绕组的第一部分和第一绕组的第二部分之间的主磁通。同理的，在本实施例中，第二绕组22的第二部分和第一绕组21的第一部分、第三部分之间的主磁通，第二绕组22的第三部分和第一绕组21的第二部分之间的主磁通未示出。本实施例中，漏感感量的调节方式以及本实施例中耦合电感的组装方式同图32a中的耦合电感基本相同，不再赘述。

本实施例中，从图33c中可以看到，第一绕组21和第二绕组22的投影有交叉。例如，第一绕组21的第四部分214和第二绕组22的第五部分225在俯视投影上有交叉；第二绕组22的第四部分224和第一绕组21的第五部分215在俯视投影上也有交叉。通过将第一绕组21和第二绕组22配置成在投影上交叉，不仅节省了高度方向上的尺寸，也节省了绕组间绝缘的需求。同时，由于通过绕组之间交叉设置，使漏感进一步减小，耦合进一步增强，使耦合电感可以得到更小的动态感量，提升了电源模块的动态性能。

图34a示意出了另一种耦合电感的示例性结构，图34b是图34a所示反耦合电感的爆炸图，图34c是图34a在A-A’位置剖面图。如图34a-图34c所示，本实施例的耦合电感与图32a中的耦合电感1005的区别在于：在磁芯1的第一通道31内，以及第一绕组21的第二部分212和第二绕组22的第三部分223之间填充了磁材料52，第二绕组22的第三部分223和第二绕组22的第一部分221之间填充了磁材料53；同理的，在磁芯1的第二通道32内，以及第一绕组21的第一部分211和第一绕组21的第三部分213之间填充了磁材料51，第一绕组21的第三部分213和第二绕组22的第二部分222之间也填充了磁材料54。应当理解，磁材料51、52、53、54的相对磁导率可以与磁芯1的磁材料相同，也可以小于磁芯1的磁材料。

本实施例的磁通分布与图32a中的耦合电感的磁通分布相同，因此漏感感量的调节，同样可以如图34c所示的，通过调节第一通道31或第二通道32的宽度d，或者绕组在通道内的间距t来实现。当然，也可以通过调节第一通道31和第二通道32内的磁材料51、52、53、54的相对磁导率来实现漏感的调节。本实施例对漏感的调节更加灵活，更能满足对漏感感量多样化需求。

图35a示意出了又一种耦合电感的示例性结构，图35b是图35a所示耦合电感的爆炸图，图35c是图35a在A-A’位置剖面图。如图35a-35c所示，本实施例的耦合电感与图34a中的耦合电感的区别在于：第一绕组21和第二绕组22位于通道31，32内的部分由方形变为圆柱形，即第一绕组的第一部分211、第二部分212、第三部分213，第二绕组的第一部分221、第二部分222、第三部分223由方形变为圆柱形。

本实施例的耦合电感，通过将绕组21,22位于通道31,32内的部分由方形变为圆柱型，可以使通道31,32内填充更多的磁性材料，从而增加磁性材料的体积，使得磁芯损耗降低，在兼顾绕组直流阻抗不变的前提下，降低整个耦合电感的损耗，假设保持感量也不变的话，就可以降低系统的损耗，从而提升效率。

同样的，本实施例耦合电感的磁通分布及漏感感量的调节方法与图34a中的耦合电感相同。

图36a示意出了另一种耦合电感的示例性结构，图36b是图36a在A-A’位置剖面图。如图36a和图36b所示，本实施例的耦合电感与图35a中的耦合电感的区别在于：本实施例的耦合电感在磁芯1的两个边柱10上设置了四个气隙61、62、63、64；在第一通道31内填充的磁材料52和53上置了气隙72和74，在第二通道32内填充的磁材料51和54上设置了气隙71和73，其中，磁材料51-54是相对磁导率大于200的高磁导率磁性材料，如铁氧体等。通过使用高磁导率的磁性材料，可以使漏感感量和耦合在更大的范围内得到调整，使耦合电感可以在更加宽的频率范围内应用；同时，由于气隙的设置，耦合电感的饱和电流性也能得到提高。

本实施例耦合电感的磁通分布与图32a中耦合电感相同，边柱上的气隙61、62、63、64用于调节主磁通，即调节自感感量大小；通道内的气隙71、72、73、74用于调节漏磁通，即调节漏感感量的大小。气隙61到64、71到74配合使用，可以灵活地调节漏感与耦合。

需要说明的是，高磁导率的磁性材料不适合一体成型工艺，因此本实施例的反耦合电感适合组装工艺，而且气隙的存在将磁芯一分为三，这也便于组装工艺的进行。

图37a示意出了另一种耦合电感的示例性结构，图37b是图37a所示耦合电感的爆炸图，图37c是图37a中耦合电感的一种可选的组装示意图。如图37a-图37c所示，本实施例的耦合电感与图32a中耦合电感1005的区别在于，本实施例的耦合电感在磁芯1的三个立柱11、12、13上设置了三个气隙41、42、43，同时，磁芯1所使用的磁性材料是相对磁导率大于200的高磁导率磁性材料，如铁氧体等。在本实施中，气隙41和43是必须要设置的，气隙42可以设置，也可以不设置。

如图37c所示，磁芯1被气隙41、42和43一分为二，形成两片“E”型磁芯，绕组21和绕组22预加工成图37c所示的形状，并预先套在“E”型磁芯上，然后将两片“E”型磁芯对扣在一起，并控制好气隙大小，便完成组装。

本实施例中，耦合电感的磁通的分布与图32a中的耦合电感相同。本实施例中漏感感量的调节方式包括调节绕组在通道内的间距t尺寸，调节通道的宽度d尺寸；通过气隙41、42、43来调节漏感与自感。

本实施例的耦合电感结构简单，制作也简单，调整灵活，便于量产。

图38a示意出了另一种耦合电感的示例性结构，图38b是图38a所示耦合电感的俯视图。如图38a和图38b所示，本实施例的耦合电感与图32a中的反耦合电感1005的区别在于：本实施例的耦合电感，除了包含电感的功能之外，还起到了载板的作用。

请参见图31b，该电源模块中，为了实现电连接，在耦合电感与封装芯片模块(IPM模块)之间、电感与主板之间，需要有一层用于连接作用的载板或类似载板的部分(图31b中未示出)。载板的作用是将主板上的输入连接到IPM模块，将IPM模块与耦合电感的绕组SW脚连接，将电感的VO脚连接到客户主板。同时载板上还包含信号线路的连接。结合图38a和图38b可以看出，磁芯1、第一绕组21、第二绕组22与图32a中的耦合电感完全相同，不同的地方在于本实施例中增加了连接Pin 81、82、83、84等用于功率线路的连接，如输入电压，输出电压，GND等。此外，还增加了连接Pin 91、92、93、94、95、96、97等用于信号线路的连接。功率Pin与信号Pin的大小与数量以及排布方式不限于图38a和图38b示出的情况，本领域技术人员可以根据实际需要进行调整。

在本实施例中，耦合电感本身的特性与图32a中的耦合电感相同，但由于本实施例反耦合电感集成了连接Pin,因此电感周围原本用于连接的空间便可以用于增大电感的体积，也即，增大电感磁芯和绕组的体积，从而减小电感的损小。同时，电感集成了连接Pin之后，模块电源的工艺变得简单，成本得到有效的降低。

图39a示意出了另一种耦合电感的示例性结构，图39b是图39a所示耦合电感的磁芯与部分绕组的立体图，图39c是图39a所示耦合电感的立体图。如图39a-图39c所示，本实施例的耦合电感与图32中的耦合电感的区别在于，本实施例耦合电感的绕组与图32a中的耦合电感的绕组的制作方法不同。具体而言，本实施例中的绕组通过PCB印刷工艺(PCBTrace)制备而成。

如图39a和图39c所示，100是PCB基板，将图39b所示的磁芯1、第一绕组21的第一部分211、第一绕组22的第二部分212、第一绕组21的第三部分213、第二绕组22的第一部分221、第二绕组22的第二部分222、第二绕组22的第三部分223埋在PCB基板100里面，然后通过PCB工艺，制作PCB布线作为第一绕组的第四部分214、第五部分215、第二绕组的第四部分224、第五部分225。再通过PCB印刷工艺制作诸如图39c中的过孔110等，以便用过孔110等连接绕组的各部分，使本实施中的绕组与图32a中的绕组结构相同。

本实施例通过采用PCB印刷工艺来制作耦合电感，操作简单，并且所用的PCB基板，除了用于集成耦合电感之外，还可以将图31中的电源模块所需的功率Pin和信号Pin通过过孔的方式设置在PCB基板之中。另外，当电流密度满足要求的情况下，第一绕组21的第一部分211、第二部分212、第三部分213，第二绕组22的第一部分221、第二部分222、第三部分223都可以用PCB的过孔代替，即只需要将带第一通道31和第二通道32的磁芯1埋在PCB里面，第一绕组21和第二绕组22的各部分都可以通过PCB印刷工艺来实现。当然，图34a和图35a中的耦合电感也可以通过PCB内埋工艺制备，例如，可以直接将不带通道的整块磁芯1埋在PCB基板100里面，用PCB印刷工艺制作第一绕组21的第一部分211到第三部分213以及第二绕组22的第一部分221到第三部分223时，直接在磁芯1上钻孔后再制作过孔作为绕组。

本实施例的耦合电感的其他特征与图32a中的耦合电感1005相同，不再赘述。

图40a示意出了由两个图32a中的耦合电感1005组合而成的四相耦合电感，这两个耦合电感1005之间不存在耦合关系，或耦合关系非常微弱。类似的，图40b示意保护了由三个图32a中的耦合电感1005组成的六相耦合电感，当然，这三个耦合电感1005之间也不存在耦合关系，或者耦合关系微弱。图40c则示意出了由四个图32a中的耦合电感1005组成的八相耦合电感，这四个耦合电感1005之间也不存在耦合关系，或者耦合关系微弱。容易理解，上述任意实施例中的耦合电感都可以组合成多相耦合电感。多相耦合电感配合集成的多相功率芯片模块，组成多相电源模块，以提供更高的功率输出。与多个分立的两相电源模块相比，多相集成电源模块可以进一步节省主板的空间。功率密度进一步增加。

最后应说明的是：以上实施方式仅用以说明本发明的技术方案，而非对其进行限制；尽管参照前述实施方式对本发明已经进行了详细的说明，但本领域的普通技术人员应当理解：其依然可以对前述实施方式所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施方式技术方案的范围。

Claims (44)

1.一种耦合电感，其特征在于，包括：磁芯、第一绕组和第二绕组；

所述磁芯形成有第一通道；

所述第一绕组的一部分穿过所述第一通道，所述第二绕组的一部分也穿过所述第一通道，且所述第一绕组和第二绕组在所述第一通道外交叉；

所述第一绕组包括相对设置的第一段和第二段，以及位于所述第一段和第二段之间、并与所述第一段和第二段电连接的第三段；

所述第二绕组包括相对设置的第四段和第五段，以及位于所述第四段和第五段之间、并与所述第四段和第五段电连接的第六段；

所述第一段和第四段穿设在所述第一通道内；

所述第三段和第六段交叉于所述第一通道外。

2.根据权利要求1所述的耦合电感，其特征在于，所述磁芯包括相对设置的两个边柱以及两个立柱，两个所述立柱设置在两个所述边柱之间，且所述立柱垂直于所述边柱，所述边柱与所述立柱围合成所述第一通道。

3.根据权利要求1所述的耦合电感，其特征在于，

所述第一绕组的所述第一段的电流的流向与所述第二绕组的所述第四段的电流的流向相反。

4.根据权利要求1所述的耦合电感，其特征在于，所述磁芯还沿第一方向形成有第二通道，所述第二通道位于所述第一通道的右侧且与所述第一通道平行；

所述二段和第五段穿设在所述第二通道内；

所述第三段和第六段交叉于所述第一通道和第二通道外。

5.根据权利要求4所述的耦合电感，其特征在于，

所述第一绕组的所述第二段的电流的流向与所述第二绕组的所述第五段的电流的流向相反。

6.根据权利要求5所述的耦合电感，其特征在于，所述磁芯包含两个边柱以及至少三个立柱，其中所述第一通道为所述两个边柱和相邻的两个所述立柱所形成的空间；所述第二通道为所述两个边柱和另一相邻的两个所述立柱所形成的空间。

7.根据权利要求2或6所述的耦合电感，其特征在于，至少其中一个立柱往其相邻的另一个所述立柱的方向形成有解耦柱，所述解耦柱垂直于所述立柱，且所述解耦柱与相邻的所述立柱或相邻的所述立柱上的解耦柱形成有用于调整反耦合系数的气隙。

8.根据权利要求1所述的耦合电感，其特征在于，所述第一段、第二段和第三段为一体成型的一体件，和/或，所述第四段、第五段和第六段为一体成型的一体件。

9.根据权利要求1所述的耦合电感，其特征在于，所述第三段和第六段为板件，且所述第六段位于所述第三段的上方；

所述第六段形成有与所述第四段电连接的第一凸块以及与所述第五段电连接的第二凸块，或者，所述第四段包含第一凸块以及所述第五段包含第二凸块；

所述第三段形成有用于供所述第一凸块穿过的第一避让槽以及用于供所述第二凸块穿过的第二避让槽。

10.根据权利要求1所述的耦合电感，其特征在于，所述第六段为板件，所述第六段上开设有通孔，所述第三段设置于所述通孔内，流经所述第六段的电流的方向和流经所述第三段的电流的方向交叉。

11.根据权利要求9或10所述的耦合电感，其特征在于，所述第三段和第六段为相互绝缘的一体式结构。

12.根据权利要求9或10所述的耦合电感，其特征在于，所述第一绕组的所述第一段和所述第二段以及所述第二绕组的所述第四段和所述第五段与所述磁芯压注为一体的结构。

13.根据权利要求12所述的耦合电感，其特征在于，控制所述第一段和所述第四段之间的间隙宽度，或者，控制所述第二段和所述第五段之间的间隙宽度，以调整反耦合系数。

14.根据权利要求13所述的耦合电感，其特征在于，所述第一段和所述第四段之间，或者，所述第二段和第五段之间，填充有用于调整反耦合系数的填料。

15.根据权利要求1所述的耦合电感，其特征在于，所述耦合电感还包含多个用于输入/输出电流的焊盘，且所述多个焊盘设置于所述第一通道的一侧。

16.根据权利要求2所述的耦合电感，其特征在于，所述磁芯包含两个边柱以及多个立柱，所述第一绕组和所述第二绕组在其中一个所述立柱上交叉。

17.根据权利要求16所述的耦合电感，其特征在于，所述第一绕组和第二绕组交叉于所述第一通道的一侧，或者所述第一绕组和第二绕组在所述第一通道的两侧均交叉。

18.根据权利要求1所述的耦合电感，其特征在于，所述第一绕组的第三段和第二绕组的第六段分设在所述第一通道的两侧，且所述第一绕组的第三段在所述第二绕组上的垂直投影与该第二绕组的第六段交叉。

19.根据权利要求1所述的耦合电感，其特征在于，所述第一绕组和/或所述第二绕组主要由具有复合导电性能和/或强度的材料构成。

20.根据权利要求1-6、8-10、13-19中任一项所述的耦合电感，其特征在于，所述耦合电感为反耦合电感。

21.一种耦合电感，其特征在于，包括：磁芯、第一绕组和第二绕组；

所述磁芯形成有沿第一方向延伸的第一通道和第二通道，所述第一通道包括相对的第一端面和第二端面，所述第二通道与所述第一通道平行设置，且所述第二通道从所述第一端面延伸至所述第二端面；

所述第一绕组和第二绕组均有一部分分别穿设在所述第一通道和第二通道内，其中所述第一绕组N次穿过所述第一通道，所述第二绕组N+1次穿过所述第一通道；且所述第二绕组N次穿过所述第二通道，所述第一绕组N+1次穿过所述第二通道，其中N为大于或等于一的整数；

所述第一绕组的两端分别设置于所述第一端面和所述第二端面，且对应形成所述耦合电感的第一端和第二端，所述第二绕组的两端分别设置于所述第一端面和所述第二端面，且对应形成所述耦合电感的第三端和第四端，其中所述耦合电感的所述第一端和所述第三端为异名端，且所述耦合电感的所述第一端和所述第三端均设置于所述第一端面上。

22.根据权利要求21所述耦合电感，其特征在于，所述耦合电感的第一端到第四端包含用于电连接的第一焊盘到第四焊盘。

23.根据权利要求21所述耦合电感，其特征在于，所述第一方向为高度方向。

24.根据权利要求21所述耦合电感，其特征在于，所述磁芯为扁平型磁芯。

25.根据权利要求21所述耦合电感，其特征在于，所述第一绕组位于第一通道内部的部分与所述第二绕组位于第一通道内部的部分交替设置；所述第一绕组位于第二通道内部的部分与所述第二绕组位于第二通道内部的部分交替设置。

26.根据权利要求21所述耦合电感，其特征在于，所述第一绕组还包括用于连接所述第一绕组穿设在所述第一通道内和第二通道内的连接部分，所述第二绕组还包括用于连接所述第二绕组穿设在所述第一通道内和第二通道内的连接部分。

27.根据权利要求26所述耦合电感，其特征在于，所述第一绕组的所述连接部分位于所述磁芯的第一端面同侧或所述磁芯的第二端面同侧并裸露于空气中；所述第二绕组的所述连接部分位于所述磁芯的第一端面同侧或所述磁芯的第二端面同侧并裸露于空气中。

28.根据权利要求26所述的耦合电感，其特征在于，所述第一绕组与所述第二绕组位于所述第一端面同一侧的连接部分平行设置；所述第一绕组与所述第二绕组位于所述第二端面同一侧的连接部分平行设置。

29.根据权利要求26所述的耦合电感，其特征在于，所述第一绕组与所述第一端面同侧的连接部分与所述第二绕组与所述第二端面同侧的连接部分交叉设置；所述第一绕组与所述第二端面同侧的连接部分与所述第二绕组与所述第一端面同侧的连接部分交叉设置。

30.根据权利要求26所述的耦合电感，其特征在于，所述第一通道和第二通道内均填充有磁材料，以包覆位于所述第一通道和第二通道内的所述第一绕组的部分以及所述第二绕组的部分。

31.根据权利要求26所述的耦合电感，其特征在于，所述第一绕组和所述第二绕组位于所述第一通道和第二通道内的部分均为圆柱形状。

32.根据权利要求27-31任一项所述的耦合电感，其特征在于，所述磁芯为相对磁导率小于200且具有分布式气隙的粉芯类磁芯。

33.根据权利要求26所述的耦合电感，其特征在于，所述磁芯包括：相对设置的两个边柱以及设置于两个边柱之间的至少三个立柱，相邻的三个所述立柱与两个所述边柱之间围合成所述第一通道和所述第二通道。

34.根据权利要求33所述的耦合电感，其特征在于，两个所述边柱均形成有与所述第一通道和所述第二通道连通的气隙。

35.根据权利要求34所述的耦合电感，其特征在于，所述第一通道和所述第二通道内均填充有磁材料，且所述气隙贯穿所述磁材料。

36.根据权利要求33所述的耦合电感，其特征在于，间隔有一个所述立柱的两个立柱分别形成有与所述第一通道和所述第二通道连通的气隙。

37.根据权利要求36所述的耦合电感，其特征在于，位于两个所述立柱之间的另一个立柱形成有两端分别与所述第一通道和第二通道连通的气隙。

38.根据权利要求37所述的耦合电感，其特征在于，一个所述边柱与三个所述立柱的一部分一体成形为“E”型磁芯。

39.根据权利要求33-38任一项所述的耦合电感，其特征在于，所述磁芯为相对磁导率大于200的铁氧体类磁芯。

40.根据权利要求26所述的耦合电感，其特征在于，所述磁芯的外侧面设置有用于电连接的引脚。

41.根据权利要求26所述的耦合电感，其特征在于，所述第一绕组和第二绕组通过PCB印刷工艺制备而成。

42.根据权利要求21所述的耦合电感，其特征在于，所述耦合电感为多相耦合电感。

43.一种电源模块，其特征在于，包括第一开关单元、第二开关单元以及权利要求1至42任一项所述的耦合电感，其中，所述耦合电感的第一绕组包括第一端和第二端，所述耦合电感的第二绕组包括第三端和第四端；且所述第一端和所述第三端为异名端；所述第一端与所述第一开关单元连接，所述第三端与所述第二开关单元连接；所述第二端和所述第四端作为所述电源模块的输出。

44.根据权利要求43所述的电源模块，其特征在于，所述电源模块还包括：主板、封装芯片模块以及散热器，所述耦合电感、封装芯片模块和散热器依次堆叠在所述主板上。