CN111414196B - 一种零值寄存器的实现方法及装置 - Google Patents

一种零值寄存器的实现方法及装置 Download PDF

Info

Publication number
CN111414196B
CN111414196B CN202010259329.5A CN202010259329A CN111414196B CN 111414196 B CN111414196 B CN 111414196B CN 202010259329 A CN202010259329 A CN 202010259329A CN 111414196 B CN111414196 B CN 111414196B
Authority
CN
China
Prior art keywords
register
zero
value
data
identification field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010259329.5A
Other languages
English (en)
Other versions
CN111414196A (zh
Inventor
孙彩霞
雷国庆
郑重
隋兵才
邓全
郭辉
郭维
王俊辉
黄立波
倪晓强
王永文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202010259329.5A priority Critical patent/CN111414196B/zh
Publication of CN111414196A publication Critical patent/CN111414196A/zh
Application granted granted Critical
Publication of CN111414196B publication Critical patent/CN111414196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

本发明涉及乱序超标量微处理器设计技术,具体涉及一种零值寄存器的实现方法及装置,本发明方法在寄存器重命名映射表中增加一个标识字段is_zero,标识字段is_zero表示寄存器是否是零值寄存器,该字段在寄存器重命名阶段被读出,随流水线向执行部件逐级传递,且将标识字段is_zero作为选择信号,在源操作数来自零值寄存器时直接选择数据0,不需要从旁路或物理寄存器获取数据。本发明降低了寄存器重命名、物理寄存器写入和数据旁路逻辑的复杂度,适用于逻辑实现简单的优点。

Description

一种零值寄存器的实现方法及装置
技术领域
本发明涉及微处理器设计技术领域的乱序超标量微处理器设计技术,具体涉及一种零值寄存器的实现方法及装置。
背景技术
处理器体系结构通常会定义一个零值寄存器,该寄存器的写被忽略,读该寄存器总是返回常值0。零值寄存器和通用寄存器统一编制,有些体系结构将0号通用寄存器作为零值寄存器,比如RISC-V,也有些体系结构将最大编号的通用寄存器作为零值寄存器,比如ARM。
在微处理器设计时,通常会把包括零值寄存器在内的通用寄存器组织成一个数据阵列,通过寄存器编号索引这个数据阵列以实现对寄存器的读写。对于零值寄存器对应的数据单元,读出零写忽略即可。
然而,对于采用寄存器重命名机制的乱序超标量微处理器来说,零值寄存器的实现比较复杂。这是因为,零值寄存器和通用寄存器统一编制,在指令编码中以和普通的通用寄存器相同的方式被使用。在进行寄存器重命名时,如果不区分是零值寄存器还是普通的通用寄存器,那么零值寄存器就会被重命名,在程序执行不同阶段会被映射到不同的数据单元上,每个数据单元都需要判断是否需要读出零写忽略,逻辑复杂;如果不对零值寄存器进行重命名,让其总是映射到一个固定的数据单元上,那么只需要这个指定的数据单元读出零写忽略,可是在寄存器重命名阶段,就需要判断寄存器操作数是否是零值寄存器,增加了寄存器重命名的逻辑复杂度。此外,乱序超标量微处理器为了提高性能会实现数据旁路,对于零值寄存器,数据旁路时应该旁路数据0而不是原始数据,这就需要数据旁路逻辑判断是否是零值寄存器的旁路,从而增加了实现的复杂度。
发明内容
本发明要解决的技术问题:针对现有技术的上述问题,提供一种适用于面向乱序超标量微处理器、逻辑实现简单的零值寄存器的实现方法及装置。
为了解决上述技术问题,本发明采用的技术方案为:
一种零值寄存器的实现方法,实施步骤包括:
1)在指令执行的寄存器重命名阶段,判断重命名的寄存器是否是目的寄存器,如果是目的寄存器,则建立体系结构寄存器到物理寄存器的新的映射关系,并更新寄存器重命名映射表中该寄存器映射到的物理寄存器的编号字段pr_index;如果是源寄存器,则读取寄存器重命名映射表中该寄存器映射到的物理寄存器的编号字段pr_index、指示是否是零值寄存器的标识字段is_zero;将标识字段is_zero随流水线向执行部件传递;
2)在指令发射执行阶段,源操作数根据随流水线传递过来标识字段is_zero的值选择数据送到执行流水线,如果标识字段is_zero的值为1,那么该操作数使用数据0,否则使用来自物理寄存器的数据或者来自旁路的数据;
3)指令执行完毕后,将结果进行旁路,同时写入目的寄存器映射到的物理寄存器中,且无论是数据旁路还是写入物理寄存器时都不判断是否是零值寄存器。
可选地,步骤1)之前还包括配置寄存器重命名映射表的步骤,在用于指定体系结构寄存器到物理寄存器的映射关系的寄存器重命名映射表中增加一个标识字段is_zero使寄存器重命名映射表包含映射到的物理寄存器的编号字段pr_index、指示是否是零值寄存器的标识字段is_zero两个字段,其中标识字段is_zero为一位以用于指示是否是零值寄存器,1表示是零值寄存器,0表示不是零值寄存器。
可选地,步骤1)之前还包括进行零值寄存器和通用寄存器统一编址的步骤,在统一编址过程中,将所有的N个寄存器中的零值寄存器的编号固定为ZID,0≤ZID<N,并将寄存器重命名映射表初始化为有N项,且将其中编号为ZID的项目的标识字段is_zero的值为1,其余项目的标识字段is_zero值为0。
此外本发明还提供一种零值寄存器的实现装置,包括:
寄存器重命名映射表,用于记录包含零值寄存器在内的各个寄存器映射到的物理寄存器的编号字段pr_index、指示是否是零值寄存器的标识字段is_zero;
标识字段读取模块,由一个N选1的多路选择器SMN组成,多路选择器SMN的N个输入数据来自寄存器重命名映射表N项的标识字段is_zero的值,选择信号为源操作数重命名前的寄存器编号,所述源操作数重命名前的寄存器编号为体系结构寄存器编号src_index;当体系结构寄存器编号src_index为n时,多路选择器SMN选择寄存器重命名映射表中第n项的标识字段is_zero的值,从而把体系结构寄存器编号src_index指向的项的标识字段is_zero的值读出来,其中0≤n<N;
标识字段值传递模块,由多级寄存器组成,用于将寄存器重命名阶段读出来的标识字段is_zero的值随流水线向执行部件传递;标识字段值传递模块的寄存器的个数等于寄存器重命名阶段和执行阶段之间的流水线级数;
源操作生成模块,由一个2选1的多路选择器SM2组成,多路选择器SM2的一个输入数据是数据0、另一个输入数据是旁路数据或来自物理寄存器的数据,多路选择器SM2的选择信号为经过多级传递的标识字段is_zero的值,当选择信号为1时,多路选择器SM2选择数据0,否则多路选择器SM2选择旁路数据或来自物理寄存器的数据。
此外本发明还提供一种乱序超标量微处理器,该乱序超标量微处理器被编程或配置以执行所述零值寄存器的实现方法的步骤。
此外本发明还提供一种乱序超标量微处理器,该乱序超标量微处理器包括权利要求4所述零值寄存器的实现装置。
和现有技术相比,本发明具有下述优点:本发明能降低逻辑实现的复杂度。本发明在寄存器重命名映射表中增加一个标识字段is_zero,表示是否是零值寄存器,该字段在寄存器重命名阶段被读出,随流水线向执行部件传递,在源操作数来自零值寄存器时直接选择数据0,不需要从旁路或物理寄存器获取数据。该方法在寄存器重命名阶段不需要区分是否是零值寄存器,统一编址的零值寄存器和普通的通用寄存器都会被重命名;虽然零值寄存器在程序执行的不同阶段会被映射到不同的物理寄存器上,但是零值寄存器映射到的物理寄存器会被正常写入,不需要判断是否需要写忽略;数据旁路时也总是只需要旁路原始数据即可,不需要判断是否需要旁路数据0。综上所述,本发明降低了寄存器重命名、物理寄存器写入和数据旁路逻辑的复杂度,适用于逻辑实现简单的优点。
附图说明
图1为本发明实施例方法的基本流程示意图。
图2为应用本发明实施例的寄存器重命名映射表的结构。
图3为应用本发明实施例装置的结构示意图。
具体实施方式
如图1所示本实施例零值寄存器的实现方法的实施步骤包括:
1)在指令执行的寄存器重命名阶段,判断重命名的寄存器是否是目的寄存器,如果是目的寄存器,则建立体系结构寄存器到物理寄存器的新的映射关系,并更新寄存器重命名映射表中该寄存器映射到的物理寄存器的编号字段pr_index;如果是源寄存器,则读取寄存器重命名映射表中该寄存器映射到的物理寄存器的编号字段pr_index、指示是否是零值寄存器的标识字段is_zero;将标识字段is_zero随流水线向执行部件传递;
2)在指令发射执行阶段,源操作数根据随流水线传递过来标识字段is_zero的值选择数据送到执行流水线,如果标识字段is_zero的值为1,那么该操作数使用数据0,否则使用来自物理寄存器的数据或者来自旁路的数据;
3)指令执行完毕后,将结果进行旁路,同时写入目的寄存器映射到的物理寄存器中,且无论是数据旁路还是写入物理寄存器时都不判断是否是零值寄存器。
参见上述步骤,本实施例中在寄存器重命名时,对于目的寄存器,建立体系结构寄存器到物理寄存器的新的映射关系,并更新寄存器重命名映射表中相应项的pr_index字段,该步骤与现有技术相同;对于源寄存器,读取寄存器重命名映射表的pr_index字段,得到该寄存器映射到的物理寄存器号,同时还要读取标识字段is_zero,得到该寄存器是否是零值寄存器。整个寄存器重命名过程不需要进行是否是零值寄存器的判断,不需要针对零值寄存器进行任何特殊的处理,只是在寄存器重命名映射表读取时多读取一位即可。指令发射执行时,源操作数根据随流水线传递过来标识字段is_zero的值选择数据送到执行流水线。如果标识字段is_zero的值为1,那么该操作数使用数据0,否则使用来自物理寄存器的数据或者来自旁路的数据。这意味着当源操作数来自零值寄存器时,数据不需要从零值寄存器映射到的物理寄存器获取,也不需要从数据旁路获取,而是直接使用数据0;指令执行完毕后,将结果进行旁路,同时写入目的寄存器映射到的物理寄存器中。无论是数据旁路还是写入物理寄存器,都不需要判断是否是零值寄存器。也就是说,旁路数据时总是旁路原始数据,不需要旁路数据0;写入物理寄存器时,零值寄存器映射到的物理寄存器不是写忽略的,和普通的通用寄存器映射到的物理寄存器同等对待。这是因为,标识字段is_zero已经指示了源操作数是否来自零值寄存器,如果是,直接使用数据0,而不会从物理寄存器或数据旁路获得,所以,虽然向零值寄存器映射到的物理寄存器写入了非0数据,或者向来自零值寄存器的源操作数旁路了非0数据,但是这个非0数据不会被使用,不会影响正确性。
本实施例中,步骤1)之前还包括配置寄存器重命名映射表的步骤,在用于指定体系结构寄存器到物理寄存器的映射关系的寄存器重命名映射表中增加一个标识字段is_zero使寄存器重命名映射表包含映射到的物理寄存器的编号字段pr_index、指示是否是零值寄存器的标识字段is_zero两个字段,如图2所示,其中标识字段is_zero为一位以用于指示是否是零值寄存器,1表示是零值寄存器,0表示不是零值寄存器。本实施例在用于指定体系结构寄存器到物理寄存器的映射关系的寄存器重命名映射表中增加一个字段,取名为标识字段is_zero,该标识字段只有一位,指示是否是零值寄存器,1表示是,0表示不是。现有技术中,寄存器重命名映射表通常只有一个字段,即体系结构寄存器映射到的物理寄存器的编号,为便于描述,我们将其命名为pr_index。
本实施例中,步骤1)之前还包括进行零值寄存器和通用寄存器统一编址的步骤,在统一编址过程中,将所有的N个寄存器中的零值寄存器的编号固定为ZID,0≤ZID<N,并将寄存器重命名映射表初始化为有N项,且将其中编号为ZID的项目的标识字段is_zero的值为1(总是1且固定不变),其余项目的标识字段is_zero值为0(总是0且固定不变)。
如图3所示,本实施例还提供一种零值寄存器的实现装置,包括:
寄存器重命名映射表1,用于记录包含零值寄存器在内的各个寄存器映射到的物理寄存器的编号字段pr_index、指示是否是零值寄存器的标识字段is_zero;
标识字段读取模块2,由一个N选1的多路选择器SMN组成,多路选择器SMN的N个输入数据来自寄存器重命名映射表N项的标识字段is_zero的值,选择信号为源操作数重命名前的寄存器编号,所述源操作数重命名前的寄存器编号为体系结构寄存器编号src_index;当体系结构寄存器编号src_index为n时,多路选择器SMN选择寄存器重命名映射表中第n项的标识字段is_zero的值,从而把体系结构寄存器编号src_index指向的项的标识字段is_zero的值读出来,其中0≤n<N;
标识字段值传递模块3,由多级寄存器组成,用于将寄存器重命名阶段读出来的标识字段is_zero的值随流水线向执行部件传递;标识字段值传递模块的寄存器的个数等于寄存器重命名阶段和执行阶段之间的流水线级数;
源操作生成模块4,由一个2选1的多路选择器SM2组成,多路选择器SM2的一个输入数据是数据0、另一个输入数据是旁路数据或来自物理寄存器的数据,多路选择器SM2的选择信号为经过多级传递的标识字段is_zero的值,当选择信号为1时,多路选择器SM2选择数据0,否则多路选择器SM2选择旁路数据或来自物理寄存器的数据。
综上所述,本实施例零值寄存器的实现方法及装置在寄存器重命名映射表中增加一个字段is_zero,表示是否是零值寄存器,该字段在寄存器重命名阶段被读出,随流水线向执行部件传递,在源操作数来自零值寄存器时直接选择数据0,不需要从旁路或物理寄存器获取数据。该方法在寄存器重命名阶段不需要区分是否是零值寄存器,统一编址的零值寄存器和普通的通用寄存器都会被重命名;虽然零值寄存器在程序执行的不同阶段会被映射到不同的物理寄存器上,但是零值寄存器映射到的物理寄存器会被正常写入,不需要判断是否需要写忽略;数据旁路时也总是只需要旁路原始数据即可,不需要判断是否需要旁路数据0。本发明降低了寄存器重命名、物理寄存器写入和数据旁路逻辑的复杂度。
此外,本实施例还提供一种乱序超标量微处理器,该乱序超标量微处理器被编程或配置以执行前述零值寄存器的实现方法的步骤。
此外,本实施例还提供一种乱序超标量微处理器,该乱序超标量微处理器包括前述零值寄存器的实现装置。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种零值寄存器的实现方法,其特征在于,实施步骤包括:
1)在指令执行的寄存器重命名阶段,判断重命名的寄存器是否是目的寄存器,如果是目的寄存器,则建立体系结构寄存器到物理寄存器的新的映射关系,并更新寄存器重命名映射表中该寄存器映射到的物理寄存器的编号字段pr_index;如果是源寄存器,则读取寄存器重命名映射表中该寄存器映射到的物理寄存器的编号字段pr_index、指示是否是零值寄存器的标识字段is_zero;将标识字段is_zero随流水线向执行部件传递;
2)在指令发射执行阶段,源操作数根据随流水线传递过来标识字段is_zero的值选择数据送到执行流水线,如果标识字段is_zero的值为1,那么该操作数使用数据0,否则使用来自物理寄存器的数据或者来自旁路的数据;
3)指令执行完毕后,将结果进行旁路,同时写入目的寄存器映射到的物理寄存器中,且无论是数据旁路还是写入物理寄存器时都不判断是否是零值寄存器;
步骤1)之前还包括配置寄存器重命名映射表的步骤,在用于指定体系结构寄存器到物理寄存器的映射关系的寄存器重命名映射表中增加一个标识字段is_zero使寄存器重命名映射表包含映射到的物理寄存器的编号字段pr_index、指示是否是零值寄存器的标识字段is_zero两个字段,其中标识字段is_zero为一位以用于指示是否是零值寄存器,1表示是零值寄存器,0表示不是零值寄存器;步骤1)之前还包括进行零值寄存器和通用寄存器统一编址的步骤,在统一编址过程中,将所有的N个寄存器中的零值寄存器的编号固定为ZID,0≤ZID<N,并将寄存器重命名映射表初始化为有N项,且将其中编号为ZID的项目的标识字段is_zero的值为1,其余项目的标识字段is_zero值为0。
2.一种零值寄存器的实现装置,其特征在于包括:
寄存器重命名映射表,用于记录包含零值寄存器在内的各个寄存器映射到的物理寄存器的编号字段pr_index、指示是否是零值寄存器的标识字段is_zero;
标识字段读取模块,由一个N选1的多路选择器SMN组成,多路选择器SMN的N个输入数据来自寄存器重命名映射表N项的标识字段is_zero的值,选择信号为源操作数重命名前的寄存器编号,所述源操作数重命名前的寄存器编号为体系结构寄存器编号src_index;当体系结构寄存器编号src_index为n时,多路选择器SMN选择寄存器重命名映射表中第n项的标识字段is_zero的值,从而把体系结构寄存器编号src_index指向的项的标识字段is_zero的值读出来,其中0≤n<N;
标识字段值传递模块,由多级寄存器组成,用于将寄存器重命名阶段读出来的标识字段is_zero的值随流水线向执行部件传递;标识字段值传递模块的寄存器的个数等于寄存器重命名阶段和执行阶段之间的流水线级数;
源操作生成模块,由一个2选1的多路选择器SM2组成,多路选择器SM2的一个输入数据是数据0、另一个输入数据是旁路数据或来自物理寄存器的数据,多路选择器SM2的选择信号为经过多级传递的标识字段is_zero的值,当选择信号为1时,多路选择器SM2选择数据0,否则多路选择器SM2选择旁路数据或来自物理寄存器的数据。
3.一种乱序超标量微处理器,其特征在于,该乱序超标量微处理器被编程或配置以执行权利要求1所述零值寄存器的实现方法的步骤。
4.一种乱序超标量微处理器,其特征在于,该乱序超标量微处理器包括权利要求2所述零值寄存器的实现装置。
CN202010259329.5A 2020-04-03 2020-04-03 一种零值寄存器的实现方法及装置 Active CN111414196B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010259329.5A CN111414196B (zh) 2020-04-03 2020-04-03 一种零值寄存器的实现方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010259329.5A CN111414196B (zh) 2020-04-03 2020-04-03 一种零值寄存器的实现方法及装置

Publications (2)

Publication Number Publication Date
CN111414196A CN111414196A (zh) 2020-07-14
CN111414196B true CN111414196B (zh) 2022-07-19

Family

ID=71494832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010259329.5A Active CN111414196B (zh) 2020-04-03 2020-04-03 一种零值寄存器的实现方法及装置

Country Status (1)

Country Link
CN (1) CN111414196B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112579167A (zh) * 2020-12-15 2021-03-30 西安邮电大学 一种面向国密算法的risc-v指令集扩展方法
CN117331603B (zh) * 2023-09-18 2024-04-09 中国人民解放军军事科学院国防科技创新研究院 基于优先级判定的深度流水线前向旁路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581069A (zh) * 2003-07-31 2005-02-16 英特尔公司 具有多位字段的寄存器的重命名
CN106557301A (zh) * 2015-09-25 2017-04-05 上海兆芯集成电路有限公司 经由多级保留站结构的发射指令分派方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1842770A (zh) * 2003-08-28 2006-10-04 美普思科技有限公司 一种在处理器中挂起和释放执行过程中计算线程的整体机制
CN100524208C (zh) * 2006-10-26 2009-08-05 中国科学院计算技术研究所 对状态寄存器进行重命名的方法和使用该方法的处理器
US9430243B2 (en) * 2012-04-30 2016-08-30 Apple Inc. Optimizing register initialization operations
CN103942156B (zh) * 2013-01-18 2018-01-16 华为技术有限公司 存储器输出页面零数据的方法及存储器
US9710272B2 (en) * 2014-04-25 2017-07-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Computer processor with generation renaming
US11068271B2 (en) * 2014-07-28 2021-07-20 Apple Inc. Zero cycle move using free list counts
US10725740B2 (en) * 2017-08-31 2020-07-28 Qualcomm Incorporated Providing efficient multiplication of sparse matrices in matrix-processor-based devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581069A (zh) * 2003-07-31 2005-02-16 英特尔公司 具有多位字段的寄存器的重命名
CN106557301A (zh) * 2015-09-25 2017-04-05 上海兆芯集成电路有限公司 经由多级保留站结构的发射指令分派方法

Also Published As

Publication number Publication date
CN111414196A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
US8904153B2 (en) Vector loads with multiple vector elements from a same cache line in a scattered load operation
US8412761B2 (en) Single precision floating-point data storing method and processor
US7418575B2 (en) Long instruction word processing with instruction extensions
JP3151444B2 (ja) ロード命令を処理する方法及びスーパースカラ・プロセッサ
JP2010532063A (ja) 条件命令を無条件命令および選択命令へと拡張する方法およびシステム
KR20110055629A (ko) 단일 명령 다중 데이터(simd)데이터 처리기에서 확장된 어드레싱 모드들의 제공
US20140047218A1 (en) Multi-stage register renaming using dependency removal
CN111414196B (zh) 一种零值寄存器的实现方法及装置
KR20160031503A (ko) 마이크로프로세서에서의 선택적 리네이밍을 위한 방법 및 장치
JP2009545823A (ja) マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム
TW201346734A (zh) 改良的萃取指令背景之設備及方法
CN108319559B (zh) 用于控制矢量内存存取的数据处理装置及方法
US7822948B2 (en) Apparatus, system, and method for discontiguous multiple issue of instructions
WO1991003784A1 (en) Improved cpu pipeline having register file bypass on update/access address compare
CN113703832B (zh) 一种立即数转移指令的执行方法、装置及介质
JP2017534114A (ja) Z順序曲線において次のポイントの座標を計算するためのベクトル命令
US20030005261A1 (en) Method and apparatus for attaching accelerator hardware containing internal state to a processing core
JP2002229777A (ja) プロセッサ装置
KR20060029614A (ko) 오퍼랜드 의존성으로 인한 기능 정지를 감소시키는 방법 및데이터 프로세서
CN115640047A (zh) 指令操作方法及装置、电子装置及存储介质
US10558462B2 (en) Apparatus and method for storing source operands for operations
US20080082797A1 (en) Configurable Single Instruction Multiple Data Unit
KR900010587A (ko) 생산라인의 고성능 명령어 실행방법 및 장치
KR100974401B1 (ko) 주소 레지스터의 내용을 스와핑하기 위한 방법 및 장치
JP2933027B2 (ja) 複数命令並列発行/実行管理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant