CN111404363B - 一种电容串并联切换电路及电子系统 - Google Patents

Abstract

本申请提供一种电容串并联切换电路及电子系统，该电容串并联切换电路主要包括第一串联结构、第二串联结构和第三开关。在第一串联结构中，第一开关的第一端与第一电容的一端通过第一节点串联；第二串联结构中，第二开关的第一端与第二电容的一端通过第二节点串联，第二电容的另一端与第一开关的第二端连接，第二开关的第二端与第一电容的另一端连接；第三开关串联于第一节点和第二节点之间；第一开关和第二开关，可以在输入电压小于阈值电压时导通，在输入电压不小于阈值电压时断开；第三开关，可以在输入电压不小于阈值电压时导通，在输入电压小于阈值电压时断开。本申请有利于从整体上降低电容的占板面积。

Description

一种电容串并联切换电路及电子系统

技术领域

本申请涉及电子科学技术领域，尤其涉及一种电容串并联切换电路及电子系统。

背景技术

在集成电路领域，电容是一种常见的电学元件，常被用于滤波电路、储能电路等功能电路中。以滤波电路为例，滤波电路中的电容可以对滤波电路传输的电信号进行滤波，从而可以提高滤波电路的输出质量。

一般来说，需要根据滤波电路的输入电压配置滤波电路中的电容。在输入电压较低的场景下，电容需要具有较大的电容容量。在输入电压较高的场景下，电容则需要具有较大的电容耐压。当滤波电路的工作电压范围较大，也就是滤波电路即可能工作在低压场景，又可能工作在高压场景时，滤波电路中往往设置有多个并联的电容，且每个电容又具有较高的电容耐压，使得滤波电路可以同时适用于低压和高压场景。

然而，由于每个电容需要具有较高的电容耐压，因此每个电容都具有较大的占比面积。进而导致滤波电路中多个电容的总占板面积较大，不利于降低使用该滤波电路的电子设备的体积。

因此，电容在功能电路中的应用还有待进一步研究。

发明内容

有鉴于此，本申请提供一种电容串并联切换电路及电子设备，用于降低电容在电子设备中的占板面积。

第一方面，本申请实施例提供一种电容串并联切换电路，该电容串并联切换电路主要包括第一串联结构、第二串联结构和第三开关；其中，第一串联结构包括第一电容和第一开关，第一开关的第一端与第一电容的一端通过第一节点串联；第二串联结构包括第二电容和第二开关，第二开关的第一端与第二电容的一端通过第二节点串联，第二电容的另一端与第一开关的第二端连接，第二开关的第二端与第一电容的另一端连接；第三开关的第一端与第一节点连接，第三开关的第二端与第二节点连接,第一开关和第二电容用于接收输入电压；第一开关和第二开关，用于在输入电压小于阈值电压时导通，在输入电压不小于阈值电压时断开；第三开关，用于在输入电压不小于阈值电压时导通，在输入电压小于阈值电压时断开。

在输入电压小于阈值电压时，说明电容串并联切换电路当前处于低电压的应用场景。在此情况下，导通第一开关和第二开关，并断开第三开关，可以使第一电容和第二电容并联，所得到的等效容量为第一电容的电容容量和第二电容的电容容量之和，因此采用较小的电容容量的第一电容和第二电容便可以实现较大的等效容量，可见，本申请实施例有利于降低对第一电容和第二电容的电容容量的要求。在输入电压不小于阈值电压时，说明电容串并联切换电路当前处于高电压的应用场景。在此情况下，导通第三开关，并断开第一开关和第二开关，可以使第一电容和第二电容串联，所得到的等效耐压为第一电容的电容耐压和第二电容的电容耐压之和，因此采用较小的电容耐压的第一电容和第二电容便可以实现较大的等效耐压，可见，本申请实施例还有利于降低对第一电容和第二电容的电容耐压的要求。综上，采用本申请所提供的技术方案可以降低对电容串并联切换电路中电容的电容容量和/或耐压要求，使得电容串并联切换电路中可以采用更小电容容量和更低耐压的电容，而更小电容容量和更低耐压的电容往往具有更小的体积，因此本申请实施例进而有利于从整体上降低电容的占板面积。

为了保护电容串并联切换电路的安全，示例性的，在电容串并联切换电路的初始状态下，第三开关导通，第一开关和第二开关断开。其中，初始状态也可以理解为默认状态，也就是说，在确定电容串并联切换电路的输入电压为高电压还是低电压之前，默认电容串并联切换电路处于能够适用高电压的状态。采用该实现方式，有利于防止由于输入电压过高而损坏电容串并联切换电路。

需要指出的是，本申请实施例所提供的电容串并联切换电路存在多种可能的实现方式。例如，至少可以存在以下实现方式：

实现方式一

示例性的，电容串并联切换电路还可以包括第三电容，该第三电容与第二串联结构相并联。在高电压的应用场景下，电容串并联切换电路中的第一电容和第二电容串联，第三电容与第一电容和第二电容构成的串联路径相并联。在低电压的应用场景下，电容串并联切换电路中的第一电容、第二电容和第三电容相互并联。由此可见，增加第三电容，可以从整体上增加电容串并联切换电路的等效电容，有利于降低对第一电容和第二电容的电容容量的要求。

实现方式二

示例性的，第一串联结构可以包括多个并联的第一电容；和/或，第二串联结构也可以包括多个并联的第二电容。以第一串联结构为例，在第一串联结构中设置多个第一电容，有利于增加第一串联结构的电容容量，也有利于降低对单个第一电容的电容容量要求。第二串联结构同理，不再赘述。

实现方式三

示例性的，电容串并联切换电路可以包括至少一个第一串联结构、至少一个第二串联结构和至少一个第三开关；其中，至少一个第一串联结构和至少一个第二串联结构依次交替设置，且，任意相邻的第一串联结构和第二串联结构之间设置有一个第三开关。设置一个第一串联结构和一个第二串联结构可以实现两个电容的串并联切换。设置两个第一串联结构和一个第二串联结构，可以实现三个电容的串并联切换，设置多个第一串联结构和多个第二串联结构，可以实现四个及以上电容的串并联切换。在此情况下，可以更为精细的划分电容串并联切换电路的应用场景，针对不同的应用场景实现更为精细的控制。

第二方面，本申请实施例还提供一种电子系统，该电子系统可以是充电器、直流电源等电子设备。第二方面中相应方案的技术效果可以参照第一方面中对应方案可以得到的技术效果，重复之处不予详述。示例性的，本申请实施例所提供的电子设备主要包括控制电路和如上述第一方面中任一项所提供的电容串并联切换电路。其中，控制电路分别与第一开关的控制端、第二开关的控制端和第三开关的控制端连接；控制电路可以在输入电压小于阈值电压时，导通第一开关和第二开关，并断开第三开关；在输入电压不小于阈值电压时，导通第三开关，并断开第一开关和第二开关。

在一种可能的实现方式中，本申请实施例所提供的电子设备还可以包括检测电路。检测电路的一端与第一开关的第二端连接，检测电路的另一端与控制电路连接；检测电路可以检测输入电压；在输入电压小于阈值电压时，向控制电路发送第一检测信号；在输入电压不小于阈值电压时，向控制电路发送第二检测信号。在此情况下，控制电路可以在接收到第一检测信号时，导通第一开关和第二开关，并断开第三开关；在接收到第二检测信号时，导通第三开关，并断开第一开关和第二开关。

为了保护电容串并联切换电路，控制电路在导通第一开关时，可以向第一开关的控制端发送第一驱动信号，该第一驱动信号的占空比由初始值递增至100％。由于电容串并联切换电路中的电容由串联向并联切换时，会使施加在第一电容(第二电容同理)两端的电压增大，进而导致第一电容的充电电流过大，存在损坏第一开关的风险。本申请实施例中第一驱动信号的占空比由初始值递增至100％，也就是说，控制电路通过第一驱动信号逐渐延长第一开关的导通时间，使第一电容的电压逐渐升高，从而有利于保护第一开关。

示例性的，本申请实施例所提供的电子系统还可以包括第一驱动电路，该第一驱动电路的输入端与控制电路连接，第一驱动电路的输出端与第一开关的控制端连接；第一驱动电路可以增强第一驱动信号，使第一驱动信号能够导通第一开关。

与第一开关类似，控制电路在导通第二开关时，可以向第二开关的控制端发送第二驱动信号，该第二驱动信号的占空比由初始值递增至100％。

示例性的，本申请实施例所提供的电子系统还可以包括第二驱动电路，该第二驱动电路的输入端与控制电路连接，第二驱动电路的输出端与第二开关的控制端连接；第二驱动电路可以增强第二驱动信号，使第二驱动信号能够导通第二开关。

需要指出的是，本申请实施例所提供的电子系统还可以适用于交流输入电压。示例性的，本申请实施例所提供的电子系统还可以包括整流桥，整流桥的第一输入端和第二输入端用于接收交流输入电压；整流桥的第一输出端和第二输出端分别与第一串联结构的两端连接；整流桥，用于将交流输入电压转换为直流输入电压，并通过第一输出端和第二输出端输出。

本申请的这些方面或其它方面在以下实施例的描述中会更加简明易懂。

附图说明

图1为一种整流滤波电路结构示意图；

图2为一种电容在PCB板上的布局结构示意图；

图3为本申请实施例提供的一种电容串并联切换电路结构示意图；

图4为本申请实施例提供的一种在低电压的应用场景下，电容串并联切换电路的状态示意图；

图5为本申请实施例提供的一种在高电压的应用场景下，电容串并联切换电路的状态示意图；

图6为本申请实施例提供的一种电容串并联切换电路的可能的实现方式之一；

图7为本申请实施例提供的一种电容在PCB板上的布局结构示意图；

图8为本申请实施例提供的一种电容串并联切换电路的可能的实现方式之二；

图9为本申请实施例提供的一种电容串并联切换电路的可能的实现方式之三；

图10为本申请实施例提供的一种电子系统结构示意图；

图11为本申请实施例提供的一种驱动信号时序示意图；

图12为本申请实施例提供的一种电子系统的可能的实现方式；

图13为本申请实施例提供的一种检测电路结构示意图。

具体实施方式

电容是一种常见的电学元件，在滤波电路、储能电路等功能电路中皆有应用。一般来说，由于单个电容的电容容量和电容耐压有限，因此功能电路中往往设置有多个电容，以使功能电路整体的电容容量和电容耐压能够满足应用要求。其中，功能电路整体的电容容量也可以理解为功能电路中多个电容的等效容量，功能电路整体的电容耐压也可以理解为功能电路中多个电容的等效耐压。

以滤波电路为例，图1示例性示出了一种整流滤波电路100，该整流滤波电路100可以应用于电子设备，如可以应用于充电器、直流电源等电子设备中，本申请实施例对此不作一一列举。

如图1所示，整流滤波电路100主要包括整流桥101和滤波电路102。其中，整流桥101可以接收交流电源200提供的交流输入电压。整流桥101可以将交流输入电压转换为直流输入电压，并将直流输入电压提供给滤波电路102。滤波电路102可以对直流输入电压进行滤波。滤波电路102进而可以输出较高质量的输出电压。

示例性的，在电子设备的电源系统中，整流滤波电路100的输出电压可以作为电子设备中变压器的原边输入电压。

如图1所示，滤波电路102可以由多个电容(电容Ca、Cb和Cc)并联构成。一般来说，滤波电路102需要整体上同时满足容量要求和/或耐压要求。也就是说，滤波电路102中多个电容通过并联和/或串联所得到的等效容量和等效耐压，需要同时满足容量要求和/或耐压要求。

具体来说，对于低输入电压的应用场景，例如滤波电路102接收到的直流输入电压的电压值小于电压阈值，滤波电路102的输入电压较低，则对滤波电路102的容量要求较高，耐压要求较低。对于高输入电压的应用场景，例如滤波电路102接收到的直流输入电压的电压值不小于电压阈值，滤波电路102的输入电压较高，则对滤波电路102的容量要求较低，耐压要求较高。

图1中，电容Ca、Cb和Cc在并联的情况下，滤波电路102的电容容量，也就是等效容量，为电容Ca、Cb和Cc的电容容量之和。

然而，滤波电路102的工作电压范围有可能较大，即滤波电路102即可能工作在低电压的工作场景，又可能工作在高电压的工作场景。在此情况下，虽然电容Ca、Cb和Cc并联可以得到较大的电容容量，但通常还需要分别增大电容Ca、Cb和Cc的电容耐压，从而增大等效耐压。可以理解，电容Ca、Cb和Cc的电容耐压中的最小值，便是滤波电路102的电容耐压，也就是等效耐压。

由于电容的电容耐压和电容容量皆与电容的占板面积正相关，因此，需要增大电容Ca、Cb和Cc的占板面积以分别提高电容Ca、Cb和Cc的电容耐压。示例性的，电容Ca、Cb和Cc在印刷电路板(printed circuit board，PCB)上的布局结构可以如图2所示。

假设电容Ca、Cb和Cc具有相同的电容耐压和电容容量，则电容Ca、Cb和Cc可以具有相同的占板面积。当滤波电路102的工作电压范围较大时，滤波电路102中每个电容皆具有较大的电容容量，以及较大的电容耐压，以分别适配低电压的应用场景和高电压的应用场景。因此，滤波电路102中每个电容皆具有较大的占板面积，进而导致滤波电路102整体上占板面积较大，为滤波电路102的应用、成本等带来了诸多不利的影响。

有鉴于此，本申请实施例提供一种电容串并联切换电路。该电容串并联切换电路可以应用于滤波电路、储能电路等需要多个电容实现的功能电路中。在输入电压较低时，电容串并联切换电路中的电容并联，从而有利于降低对每个电容的容量要求。在输入电压较高时，电容串并联切换电路中的电容串联，从而有利于降低对每个电容的耐压要求。因此，采用本申请实施例所提供的电容串并联切换电路，有利于降低对每个电容的容量要求和/或耐压要求，从而有利于降低每个电容的占板面积，进而有利于降低功能电路的占板面积和电子设备的生产成本。

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。方法实施例中的具体操作方法也可以应用于装置实施例或系统实施例中。需要说明的是，在本申请的描述中“至少一个”是指一个或多个，其中，多个是指两个或两个以上。鉴于此，本发明实施例中也可以将“多个”理解为“至少两个”。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，字符“/”，如无特殊说明，一般表示前后关联对象是一种“或”的关系。另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。

需要指出的是，本申请实施例中“连接”指的是两个电学元件之间的直接或间接连接。例如，A与B连接，既可以是A与B直接连接，也可以是A与B之间通过一个或多个其它电学元件间接连接，例如A与B连接，也可以是A与C直接连接，C与B直接连接，从而使得A与B之间通过C实现了连接。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

图3示例性示出了本申请实施例提供的一种电容串并联切换电路。该串并联切换电路可以是滤波电路、储能电路等依赖于电容实现的功能电路。如图3所示，该串并联切换电路主要包括串联结构1、串联结构2和第三开关Q3。

具体来说，如图3所示，串联结构1包括第一电容C1和第一开关Q1，其中，第一开关Q1的第一端与第一电容C1的一端通过第一节点D1串联。串联结构2包括第二电容C2和第二开关Q2，其中，第二开关Q2的第一端与第二电容C2的一端通过第二节点D2串联，第二电容C2的另一端与第一开关Q1的第二端连接，第二开关Q2的第二端与第一电容C1的另一端连接。第三开关Q3的第一端与第一节点D1连接，第三开关Q3的第二端与第二节点D2连接。

在本申请实施例所提供的电容串并联切换电路中，如图3所示，第一开关Q1的第二端和第二电容C2的另一端连接，可以接收输入电压Vi。

需要指出的是，输入电压Vi是第一开关Q1的第二端和第一电容C1的另一端之间的电压差，也就是串联结构1两端的电压差。也就是说，以第一开关Q1和第一电容C1为例，第一开关Q1的第二端的电压，减去第一电容C1的另一端的电压，所得到的差值便可以是输入电压Vi。

通常，默认第一电容C1的另一端的电压为0V，因此可以认为第一开关Q1的第二端的电压为输入电压Vi。当然，第一电容C1的另一端的电压也可以是非0V，则第一开关Q1的第二端的电压为输入电压Vi与第一电容C1的另一端的电压之和，例如，第一电容C1的另一端的电压为0.2mV，则第一开关Q1的第二端的电压可以是Vi+0.2mV。

通过控制图3中第一开关Q1、第二开关Q2和第三开关Q3，可以使图3所示的电容串并联电路分别适用于高电压的应用场景和低电压的应用场景。接下来，分不同的应用场景进行说明。

一、低电压的应用场景

即，输入电压Vi为低电压。例如，当输入电压Vi的电压小于阈值电压时，可以认为当前为低电压的应用场景。示例性的，如图4所示，在低电压的应用场景下，第一开关Q1和第二开关Q2导通，第三开关Q3断开，其中，叉号表示短路，箭头表示电流流通方向。

具体来说，第一开关Q1导通，使得串联结构1导通，第二开关Q2导通，使得串联结构2导通。第三开关Q3断开，使得第一电容C1和第二电容C2之间的串联通路被断开。因此，可以使第一电容C1与第二电容C2之间构成并联关系。电流分别从第一开关Q1流向第一电容C1，以及从第二电容C2留下第二开关Q2。

在此情况下，电容串并联切换电路的等效容量为第一电容C1与第二电容C2的电容容量之和。因此，本申请实施例采用电容容量较低的第一电容C1和第二电容C2，便可以得到较大的等效容量，从而能够适用于低电压的应用场景。

二、高电压的应用场景

即，输入电压Vi为高电压。例如，当输入电压Vi的电压不小于阈值电压时，可以认为当前为高电压的应用场景。示例性的，如图5所示，在高电压的应用场景下，第一开关Q1和第二开关Q2断开，第三开关Q3导通，其中，叉号表示短路，箭头表示电流流通方向。

具体来说，第一开关Q1断开，使得串联结构1断开，第二开关Q2断开，使得串联结构2断开。第三开关Q3导通，使得第一电容C1和第二电容C2之间的串联通路导通。因此，可以使第一电容C1与第二电容C2之间构成串联关系。电流从第二电容C2流向第三开关Q3，并经第三开关Q3流向第一电容C1。

在此情况下，电容串并联切换电路的等效耐压为第一电容C1与第二电容C2的电容耐压之和。因此，本申请实施例采用电容耐压较低的第一电容C1和第二电容C2，便可以得到较大的等效耐压，从而能够适用于高电压的应用场景。

三、初始状态

为了保护电容串并联切换电路602，在一种可能的实现方式中，在初始状态下，第三开关Q3导通，第一开关Q1和第二开关Q2断开。其中，初始状态可以理解为电容串并联切换电路602的默认状态，也就是在确定输入电压Vi为高电压还是低电压之前，电容串并联切换电路602所处的状态。

在初始状态下，电容串并联切换电路602的状态可以如图5所示。也就是说，在无输入电压时电容串并联切换电路602的状态，与高电压的应用场景下电容串并联切换电路602的状态相同。也可以理解为，图5所示的状态为电容串并联切换电路602的默认状态。

可以理解，若电容串并联电路602处于图4所示的状态(适用于低电压的应用场景)，而输出电压Vi为高电压，则输入电压Vi有可能会损坏电容串并联电路602。将图5所示的状态(适用于高电压的应用场景)作为电容串并联电路602的初始状态，若输入电压Vi为高电压，则可以防止串并联切换电路602被高电压损坏。若输入电压Vi为低电压，则可以断开第三开关Q3，并导通第一开关Q1和第二开关Q2，从而切换至图4所示的状态。

由以上多种应用场景下电容串并联切换电路的状态可见，采用本申请所提供电容串并联切换电路有利于降低对单个电容的电容容量要求和/或电容耐压要求，使得电容串并联切换电路中可以采用较小电容容量和较低电容耐压的电容实现。一般来说，较小电容容量和较低电容耐压的电容往往具有较小的占板面积，因此本申请实施例进而有利于从整体上降低电容串并联切换电路的占板面积。

需要指出的是，除了图3所示的结构之外，本申请实施例所提供的电容串并联切换电路还存在多种可能的实现方式。示例性的，至少还可以存在以下三种可能的实现方式：

实现方式一

图6示例性示出了一种电容串并联切换电路的可能的实现方式之一。如图6所示，电容串并联切换电路还可以包括第三电容C3。第三电容C3与第二串联结构相并联，也就是说，第三电容C3的一端与第二电容C2的另一端连接，第三电容C3的另一端与第二开关Q2的第二端连接。

基于图6所示的电容串并联切换电路，在高电压的工作场景下，第一电容C1和第二电容C2串联，第一电容C1和第二电容C2构成的串联结构与第三电容C3相并联。在低电压的应用场景下，第一电容C1、第二电容C2和第三电容C3相互并联。采用图6所示的电容串并联切换电路，可以增加电容串并联切换电路的等效容量。

例如，若在低电压的应用场景下的容量要求较高，则可以采用图6所示的电容串并联切换电路，以降低对第一电容C1和第二电容C2的电容容量的要求。

需要指出的是，基于图6所示的电容串并联切换电路，还存在多种可能的变形，例如，电容串并联切换电路中可以包括多个第三电容C3，多个第三电容C3相互并联。又例如，电容串并联切换电路中也还可以包括第四电容C4(图中未示出)，第三电容C3和第四电容C4串联，且第三电容C3和第四电容C4构成的串联结构与第二串联结构并联，等等。本申请实施例对此不再一一列举

示例性的，第一电容C1、第二电容C2和第三电容C3在PCB板上的布局结构可以如图7所示。由于第一电容C1和第二电容C2之间能够实现串并联切换，因此对第一电容C1和第二电容C2的电容容量和电容耐压皆可以适当降低，使得第一电容C1和第二电容C2可以实现更小的占板面积。

相较于图2所示的布局结构，本申请实施例可以从整体上显著降低电容的占板面积。以一具体示例说明，假设图2中的三个电容的电容容量皆为22uf，电容耐压皆为400V，可以实现22uf的等效容量，400V的等效耐压。其中，单个电容的占板面积π×5×5，三个电容的总占板面积为3×π×5×5＝235.5mm²。

而在图7所示的布局结构中，第一电容C1和第二电容C2的电容容量可以为22uf，电容耐压可以为200V，第三电容C3的电容容量为22uf，电容耐压为400V。在此情况下，也可以实现66uf的最大等效容量，和400V的最大等效电压。

第一电容C1和第二电容C2中单个电容的占板面积为π×3.25×3.25。第三电容C3的占板面积为π×5×5，则三个电容的总占板面积为2×π×3.25×3.25+π×5×5＝144.8mm²。由此可见，本申请实施例可以在满足等效容量要求和/或等效耐压要求的前提下，进一步降低功能电路中电容的占板面积。

实现方式二

图8示例性示出了一种电容串并联切换电路的可能的实现方式之二。如图8所示，串联结构1可以包括N个并联的第一电容(C11至C1N，N为大于1的整数)。在此情况下，串联结构1的等效容量为N个第一电容的电容容量之和。采用该实现方式，有利于降低对单个第一电容的电容容量的要求。

与串联结构1类似的，如图8所示，串联结构2可以包括M个并联的第二电容(C21至C2M，M为大于1的整数)。在此情况下，串联结构2的等效容量为M个第二电容的电容容量之和。采用该实现方式，有利于降低对单个第二电容的电容容量的要求。

实现方式三

可以理解，本申请实施例所提供的电容串并联切换电路中，可以包括至少一个串联结构1、至少一个串联结构2和至少一个第三开关Q3。至少一个串联结构1和至少一个串联结构2依次交替设置，且，任意相邻的串联结构1和串联结构2之间设置有一个第三开关Q3。

示例性的，如图9所示，电容串并联切换电路中包括两个串联结构(11和12)、两个第三电容(31和32)，以及一个串联结构2。串联结构2位于两个串联结构11和12之间，其中，串联结构2与串联结构11之间设置有第三开关Q31，串联结构2与串联结构12之间设置有第三开关Q32。

图9所示的电容串并联切换电路能够适用于更精细的应用场景划分。例如，可以通过第一电压阈值和第二电压阈值划分应用场景，其中，第一电压阈值小于第二电压阈值。以下分情况进行说明：

情况一、在输入电压Vi小于第一电压阈值时。

可以导通串联结构11中的第一开关Q1，导通串联结构2中的第二开关Q2，导通串联结构12中的第一开关Q1，并断开第三开关Q31和Q32。

在此情况下，串联结构11中的第一电容C1、串联结构2中的第二电容C2和串联结构13中的第一电容C1相互并联，从而可以得到最大的等效容量，以及最小的等效耐压。

情况二、在输入电压Vi不小于第一电压阈值，且小于第二电压阈值时。

可以断开串联结构11中的第一开关Q1，断开串联结构2中的第二开关Q2，断开第三开关Q32，导通第三开关Q31和串联结构12中的第一开关Q1。

在此情况下，串联结构11中的第一电容C1与串联结构2中的第二电容C2串联，串联结构12中的第一电容C1与串联结构2中的第二电容C2并联。从而可以得到中间大小的等效容量和中间大小的等效耐压。

情况三、在输入电压Vi不小于第二电压阈值时。

可以断开串联结构11中的第一开关Q1，断开串联结构2中的第二开关Q2，断开串联结构12中的第一开关Q1，导通第三开关Q31和第三开关Q32。

在此情况下，串联结构11中的第一电容C1、串联结构2中的第二电容C2和串联结构12中的第一电容C1相互串联，从而可以得到最大的等效耐压，以及最小的等效容量。

通过以上实施例可见，本申请实施例所提供的电容串并联电路有利于降低对单个电容的电容容量要求和/或电容耐压要求，因此有利于从整体上降低电容串并联电路的占板面积。可以理解，本申请实施例所提供的电容串并联切换电路可以作为电子系统中的功能电路，例如可以作为滤波电路、储能电路等，本申请实施例对电容串并联切换电路在电子系统中的具体功能并不多作现在。

图10示例性示出了本申请实施例所适用的一种电子系统，该电子系统1000可以是充电器、直流电源等电子设备。如图10所示，该电子系统包括控制电路1001和电容串并联切换电路1002。可以理解，根据电子系统1000具体实现类型，电子系统300中还可以包括其它结构，本申请实施例对此不作一一列举。

第一开关Q1、第二开关Q2和第三开关Q3

在电子系统1000中，控制电路1001分别与第一开关Q1的控制端、第二开关Q2的控制端和第三开关Q3的控制端连接。应理解，本申请实施例中第一开关Q1可以是任意种三端开关，例如，第一开关Q1可以是三极管、场效应管、继电器，或者是其它开关电路，如第一开关Q1也可以是能够通过嵌位反激实现软开关的开关电路等等，本申请实施例对此并不多作限制。第一开关Q1的控制端与控制电路1001连接，使得控制电路1001可以控制第一开关Q1的断开和导通。

第二开关Q2和第三开关Q3与第一开关Q1同理，对此不再赘述。

控制电路1001

控制电路1001可以是具备逻辑运算功能的集成电路，例如可以是片上系统(system on chip，SoC)、中央处理单元(central processing unit，CPU)、微控制单元(microcontroller unit，MCU)等等，本申请对此并不多作限制。

控制电路1001可以在输入电压Vi小于阈值电压时，导通第一开关Q1和第二开关Q2，并断开第三开关Q3。在此情况下的电容串并联切换电路1002可以如图4所示。

控制电路1001还可以在输入电压Vi不小于阈值电压时，导通第三开关Q3，并断开第一开关Q1和第二开关Q2。在此情况下的电容串并联切换电路1002可以如图5所示。

在一种可能的实现方式中，控制电路601还可以在确定输入电压Vi是否小于阈值电压之前，断开第一开关Q1和第二开关Q2，并导通第三开关Q3，使电容串并联切换电路602处于图5所示的状态，也就是电容串并联切换电路602的初始状态。在后续接收到输入电压后，若输入电压Vi为高电压，则可以保护电容串并联切换电路602。若输入电压Vi为低电压，则控制电路601可以导通第一开关Q1和第二开关Q2，并断开第三开关Q3，使电容串并联切换电路602处于图4所示的状态。

具体来说，控制电路1001可以通过驱动信号分别控制第一开关Q1、第二开关Q2和第三开关Q3的导通与断开。例如，控制电路1001可以通过驱动信号1控制第一开关Q1的导通与断开，通过驱动信号2控制第二开关Q2的导通与断开，驱动信号3控制第三开关Q3的导通与断开。

为了保护电容串并联切换电路1002，在一种可能的实现方式中，控制电路1001在导通第一开关Q1时，向第一开关Q1的控制端发送的占空比由初始值递增至100％。示例性的，驱动信号1的时序图可以如图11所示。

假设在驱动信号1为高电平时，第一开关Q1导通，在驱动信号1为低电平时，第一开关断开。驱动信号1的占空比可以理解为在单位时间T内，高电平的时间所占的比例。如图11所示，在一个单位时间T内，占空比为20％。在第二个单位时间T内，占空比为40％。在第三个单位时间T内，占空比为60％。在第四个单位时间T内，占空比为80％。在第五个单位时间T内，占空比为100％。在第五个单位时间T之后，驱动信号1便可以保持在高电平，使第一开关Q1保持导通。

具体来说，在第一开关Q1断开时，意味着第一电容C1与第二电容C2串联。因此，第一电容C1的电压较小，例如可以是Vi/2。在此情况下导通第一开关Q1，会为第一电容C1施加输入电压Vi，因此第一电容C1将会有Vi-Vi/2＝Vi/2的充电电压。进而导致第一电容C1的充电电流过大，有损坏第一开关Q1的风险。

而采用图11所示的驱动信号1，其占空比逐渐增大，也就是说，在导通第一开关Q1的初期，可以短时间导通第一开关Q1，并随着第一电容C1的电压的升高，逐渐延长开启第一开关Q1的时间，最后第一开关Q1保持导通。采用该实现方式，可以控制第一电容C1的充电电流的大小和充电时间，从而有利于保护第一开关Q1。

与驱动信号1类似的，用于控制第二开关Q2的驱动信号2也可以具有与图11类似的时序图，以保护第二开关Q2，本申请实施例对此不再赘述。

可以理解，电子系统1000中除控制电路1001和电容串并联切换电路1002之外，还可以包括其它结构，以提高电子系统1000的性能。示例性的，电子系统1000中至少还可以包括以下结构中的任意一种或多作：

1、驱动电路

如图12所示，电子系统1000中还可以包括多个驱动电路(1至3)，该多个驱动电路分别与第一开关Q1、第二开关Q2和第三开关Q3对应。示例性的，驱动电路1与第一开关Q1对应，驱动电路2与第二开关Q2对应，驱动电路3与第三开关Q3对应。

以驱动电路1为例，驱动电路1的输入端与控制电路1001连接，驱动电路1的输出端与第一开关Q1的控制端连接。驱动电路1可以增强驱动信号1，例如提高驱动信号1的高电平电压，使驱动信号1能够导通第一开关Q1。驱动信号1的具体实现可以参考现有的信号增强电路，本申请实施例对此不作额外说明。

驱动电路2和驱动电路3，皆可以与驱动电路1同理，本申请实施例对此不再赘述。

2、整流桥

如图12所示，电子系统1000中还可以包括整流桥1004。整流桥1004的第一输入端和第二输入端可以接收交流输入电压，整流桥的第一输出端和第二输出端分别与串联结构1的两端连接。整流桥1004可以将交流输入电压转换为直流输入电压，并通过第一输出端和第二输出端输出至电容串并联切换电路1002。

可以理解，交流电源1005既可以是电子系统1000的内部电源，也可以是电子系统1000的外接电源，本申请实施例对此并不多作限制。

示例性的，如图12所示，整流桥可以由二极管Da、Db、Dc和Dd构成。具体来说，二极管Da的阳极可以作为第一输入端，与交流电源1005的一个输出端连接，二极管Da的阴极可以作为第一输出端，与第一开关管Q1的第二端连接。二极管Db的阳极可以作为第二输出端与第一电容C1的另一端连接，二极管Db的阴极与二极管Da的阳极连接。二极管Dc的阳极可以作为第二输入端，与交流电源1005的另一个输出端连接，二极管Dc的阴极与二极管Da的阴极连接。二极管Dd的阳极与二极管Db的阳极连接，二极管Dd的阴极与二极管Dc的阳极连接。

可以理解，整流桥1004既可以由二极管构成，也可以由开关管构成。采用开关管构成的整流桥，可以由控制电路1001通过控制整流桥1004中各个开关管的导通和断开，使开关管可以模仿二极管的单向导通特性。具体实现结构与二极管构成的整流桥类似，对此不再赘述。

3、检测电路

一般来说，控制电路1001无法直接确定当前的应用场景。有鉴于此，如图10所示，电子系统1000还可以包括检测电路1003。

在一种可能的实现方式中，检测电路1003的一端与第一开关Q1的第二端连接，检测电路1003的另一端与控制电路1001连接。

检测电路1003可以检测电容串并联切换电路1002的输入电压Vi。在输入电压Vi小于阈值电压时，向控制电路1001发送第一检测信号，在输入电压Vi不小于阈值电压时，向控制电路1001发送第二检测信号。在此情况下，控制电路1001在接收到第一检测信号时，便可以导通第一开关Q1和第二开关Q2，并断开第三开关Q3。控制电路1001还可以在接收到第二检测信号时，导通第三开关Q3，并断开第一开关Q1和第二开关Q2。

示例性的，如图13所示，检测电路1003可以包括比较器A1、电阻R1、电阻R2和参考电压源Vref。其中，电阻R1的一端可以作为检测电路1003的输入端，与第一开关Q1的第二端连接，可以接收输入电压Vi。电阻R1的另一端分别与比较器A1的第一输入端和电阻R2的一端连接。电阻R2的另一端接地。电阻R1和电阻R2构成了分压电路，因此比较器A1的第一输入端的电压为

比较器A1的第二输入端与参考电压源Vref连接，可以接收参考电压源Vref提供的参考电压V0。

比较器A1的输出端可以作为检测电路1003的输出端，与控制电路1003连接。当

小于参考电压V0时，检测电路1003可以向控制电路1001发送第一检测信号，当

不小于参考电压V0时，检测电路1003可以向控制电路1001发送第二检测信号。可以理解，参考电压V0与阈值电压之间存在一定的转换关系，该转换关系主要与电阻R1和电阻R2相关。

在另一种可能的实现方式中，检测电路1003也可以检测交流输入电压。如图12所示，检测电路1003的输入端也可以与交流电源1005的任一个输入端，检测电路1003的输出端与控制电路1001连接。

在此情况下，检测电路1003可以检测交流输入电压，也就是交流电源1005的输出电源。一般来说，可以检测交流输入电压的峰值电压。可以理解，交流输入电压的峰值电压，与直流输入电压之间存在正比例关系，因此也可以通过交流输入电压的峰值电压判断当前的应用场景

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (9)

1.一种电容串并联切换电路，其特征在于，包括至少一个第一串联结构、至少一个第二串联结构和至少一个第三开关；所述至少一个第一串联结构和所述至少一个第二串联结构依次交替设置，且，任意相邻的第一串联结构和第二串联结构之间设置有一个所述第三开关；

针对于任一第三开关和所述第三开关两侧的所述第一串联结构和所述第二串联结构：

所述第一串联结构包括第一电容和第一开关，所述第一开关的第一端与所述第一电容的一端通过第一节点串联；

所述第二串联结构包括第二电容和第二开关，所述第二开关的第一端与所述第二电容的一端通过第二节点串联，所述第二电容的另一端与所述第一开关的第二端连接，所述第二开关的第二端与所述第一电容的另一端连接；

所述第三开关的第一端与所述第一节点连接，所述第三开关的第二端与所述第二节点连接,所述第一开关和所述第二电容用于接收输入电压；

在初始状态下，所述第三开关导通，所述第一开关和所述第二开关断开；

所述第一开关和所述第二开关，用于在所述输入电压小于阈值电压时导通，在所述输入电压不小于所述阈值电压时断开；

所述第三开关，用于在所述输入电压小于所述阈值电压时断开，在所述输入电压不小于所述阈值电压时导通；

其中，所述第一串联结构具体包括多个并联的第一电容；和/或，所述第二串联结构具体包括多个并联的第二电容。

2.根据权利要求1所述的电容串并联切换电路，其特征在于，所述电容串并联切换电路还包括第三电容，所述第三电容与所述第二串联结构相并联。

3.一种电子系统，其特征在于，包括控制电路和如权利要求1或2所述的电容串并联切换电路；所述控制电路分别与所述第一开关的控制端、所述第二开关的控制端和所述第三开关的控制端连接；

所述控制电路，用于：

在所述输入电压小于所述阈值电压时，导通所述第一开关和所述第二开关，并断开所述第三开关；

在所述输入电压不小于所述阈值电压时，导通所述第三开关，并断开所述第一开关和所述第二开关。

4.根据权利要求3所述的电子系统，其特征在于，所述电子系统还包括检测电路，所述检测电路的一端与所述第一开关的第二端连接，所述检测电路的另一端与所述控制电路连接；

所述检测电路，用于：

检测所述输入电压；

在所述输入电压小于所述阈值电压时，向所述控制电路发送第一检测信号；

在所述输入电压不小于所述阈值电压时，向所述控制电路发送第二检测信号；

所述控制电路，具体用于：

在接收到所述第一检测信号时，导通所述第一开关和所述第二开关，并断开所述第三开关；

在接收到所述第二检测信号时，导通所述第三开关，并断开所述第一开关和所述第二开关。

5.根据权利要求3或4所述的电子系统，其特征在于，所述控制电路，在导通所述第一开关时，具体用于：

向所述第一开关的控制端发送第一驱动信号，所述第一驱动信号的占空比由初始值递增至100％。

6.根据权利要求5所述的电子系统，其特征在于，所述电子系统还包括第一驱动电路，所述第一驱动电路的输入端与所述控制电路连接，所述第一驱动电路的输出端与所述第一开关的控制端连接；

所述第一驱动电路用于增强所述第一驱动信号。

7.根据权利要求3或4所述的电子系统，其特征在于，所述控制电路，在导通所述第二开关时，具体用于：

向所述第二开关的控制端发送第二驱动信号，所述第二驱动信号的占空比由初始值递增至100％。

8.根据权利要求7所述的电子系统，其特征在于，所述电子系统还包括第二驱动电路，所述第二驱动电路的输入端与所述控制电路连接，所述第二驱动电路的输出端与所述第二开关的控制端连接；

所述第二驱动电路用于增强所述第二驱动信号。

9.根据权利要求3或4所述的电子系统，其特征在于，所述电子系统还包括整流桥；

所述整流桥的第一输入端和第二输入端用于接收交流输入电压；

所述整流桥的第一输出端和第二输出端分别与所述第一串联结构的两端连接；

所述整流桥，用于将所述交流输入电压转换为直流输入电压，并通过所述第一输出端和所述第二输出端输出。

Images