CN111402805B - 一种像素电路、硅基显示面板和显示装置 - Google Patents

一种像素电路、硅基显示面板和显示装置 Download PDF

Info

Publication number
CN111402805B
CN111402805B CN202010338996.2A CN202010338996A CN111402805B CN 111402805 B CN111402805 B CN 111402805B CN 202010338996 A CN202010338996 A CN 202010338996A CN 111402805 B CN111402805 B CN 111402805B
Authority
CN
China
Prior art keywords
pixel
circuit
potential
transistor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010338996.2A
Other languages
English (en)
Other versions
CN111402805A (zh
Inventor
刘炳麟
曾章和
吴桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vision Technology Co ltd
Original Assignee
Hefei Shiya Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Shiya Technology Co ltd filed Critical Hefei Shiya Technology Co ltd
Priority to CN202010338996.2A priority Critical patent/CN111402805B/zh
Publication of CN111402805A publication Critical patent/CN111402805A/zh
Priority to US17/239,757 priority patent/US11373592B2/en
Application granted granted Critical
Publication of CN111402805B publication Critical patent/CN111402805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例公开了一种像素电路、硅基显示面板和显示装置，像素电路包括像素驱动电路和像素补偿电路；像素驱动电路包括驱动晶体管和有机发光元件；驱动晶体管包括输出端和体端，输出端与有机发光元件的阳极连接，体端与体端信号输入端子连接，体端用于接收体端信号输入端子输入的体端电位，体端电位为固定电位；有机发光元件的阴极与像素补偿电路在第一节点连接，第一节点的电位为阴极电位，阴极电位Vcom、有机发光元件的跨压Voled和体端电位Vbody满足Vcom+Voled>Vbody。设置有机发光元件的阴极电位与跨压之和，即驱动晶体管的输出端电位大于体端电位，保证可以增加驱动晶体管的体效应，劣化驱动晶体管的阈值电压，降低随机误差对驱动电流的影响，提升显示效果。

Description

一种像素电路、硅基显示面板和显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路、硅基显示面板和显示装置。
背景技术
现有的像素驱动电路中，随着负载驱动电流逐渐增加，输出与输入之间的增益趋近于1。随着增益越大，小信号的放大能力越强，因此不同驱动电路因个体差异造成的随机误差(random offset)被显著放大，造成显示面板显示均一性较差，形成显示mura。
发明内容
有鉴于此，本发明实施例提供一种像素电路、硅基显示面板和显示装置，以解决现有技术中因驱动电路的个体差异造成显示面板显示均一性较差的技术问题。
第一方面，本发明实施例提供了一种像素电路，包括像素驱动电路和像素补偿电路；
所述像素驱动电路包括驱动晶体管和有机发光元件；
所述驱动晶体管包括输出端和体端，所述输出端与所述有机发光元件的阳极连接，所述体端与体端信号输入端子连接，所述体端用于接收所述体端信号输入端子输入的体端电位，所述体端电位为固定电位；
所述有机发光元件的阴极与所述像素补偿电路在第一节点连接，所述第一节点的电位为阴极电位，所述阴极电位Vcom、所述有机发光元件的跨压Voled和所述体端电位Vbody满足Vcom+Voled>Vbody。
可选的，所述体端电位可调。
可选的，所述像素补偿电路包括运算放大电路、第一晶体管、第一电阻和第二电阻；所述第二电阻阻值可调；
所述第一电阻的第一端与第一电位信号输入端子连接，所述第一电阻的第二端与所述第二电阻的第一端连接，所述第二电阻的第二端与所述第一晶体管的输入端连接，所述第一晶体管的输出端与第二电位信号输入端子连接，所述第一晶体管的控制端与所述运算放大电路的输出端连接，所述运算放大电路的正向输入端与第二节点连接，所述第二节点串联设置于所述第一电阻和所述第二电阻之间，所述运算放大电路的反向输入端与所述体端信号输入端子连接；
所述第一节点串联设置于所述第二电阻和所述第一晶体管之间。
可选的，所述像素补偿电路还包括稳压电容；
所述稳压电容的一端与所述第一节点连接，所述稳压电容的第二端接地。
可选的，所述驱动晶体管还包括输入端和控制端；
所述第一晶体管的输入端与所述驱动晶体管的输入端同层设置；所述第一晶体管的输出端与所述驱动晶体管的输出端同层设置；所述第一晶体管的控制端与所述驱动晶体管的控制端同层设置。
可选的，所述阴极电位Vcom、所述有机发光元件的跨压Voled、所述体端电位Vbody和所述驱动晶体管的击穿电压Vbreakdown满足：
Vcom+Voled-Vbody<Vbreakdown。
第二方面，本发明实施例还提供了一种硅基显示面板，包括多个本发明实施例第一方面所述的像素电路；
多个所述像素电路包括多个所述像素驱动电路和至少一个所述像素补偿电路，所述像素驱动电路与所述像素电路一一对应。
可选的，所述硅基显示面板还包括硅衬底和位于所述硅衬底一侧的N型势阱层，所述N型势阱层包括靠近所述硅衬底一侧的第一表面和远离所述硅衬底一侧的第二表面，所述第一表面具备第一离子掺杂浓度N1，所述第二表面具备第二离子掺杂程度N2，其中，|N1-N2|/N1≤10％；
多个所述像素驱动电路均位于所述N型势阱层内。
可选的，多个所述像素驱动电路阵列排布；
所述硅基显示面板包括多个阵列排布的像素补偿电路，所述像素补偿电路与所述像素驱动电路一一对应；或者，所述硅基显示面板包括同列设置的多个像素补偿电路，同行设置的所述像素驱动电路对应同一所述像素补偿电路；或者，所述硅基显示面板包括同行设置的多个像素补偿电路，同列设置的所述像素驱动电路对应同一所述像素补偿电路；或者，所述硅基显示面板包括一个像素补偿电路，多个阵列排布的像素驱动电路对应同一所述像素补偿电路。
可选的，所述硅基显示面板还包括显示区和非显示区，所述非显示区围绕所述显示区；
所述像素驱动电路位于所述显示区；
当所述像素补偿电路与所述像素驱动电路一一对应时，所述像素补偿电路位于所述显示区；
当同行设置的所述像素驱动电路对应同一所述像素补偿电路、同列设置的所述像素驱动电路对应同一所述像素补偿电路或者多个阵列排布的像素驱动电路对应同一所述像素补偿电路时，所述像素补偿电路位于所述非显示区。
第三方面，本发明实施例还提供了一种显示装置，包括本发明实施例第二方面所述的硅基显示面板。
本发明实施例提供的像素电路、硅基显示面板和显示装置，设置像素电路包括像素驱动电路和像素补偿电路，驱动晶体管的输出端经有机发光元件与像素补偿电路在第一节点连接，通过合理设置第一节点的电位，保证有机发光元件的阴极电位与跨压之和，即驱动晶体管的输出端电位大于体端电位，区别于现有技术中输出端单位与体端电位相同的方案，保证可以增加驱动晶体管的源衬电压势，进而增强驱动晶体管的体效应对应的电压，增加驱动晶体管的阈值电压，进而降低因驱动电路的个体差异形成的随机误差在阈值电压中所占的比重，降低随机误差对驱动电流的影响，提升显示效果均一性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是现有技术中的像素驱动电路的结构示意图；
图2是像素驱动电路的增益与驱动电流的对应关系示意图；
图3是因像素驱动电路的随机误差造成的电流变化与驱动电流的对应关系示意图；
图4是因像素驱动电路的随机误差造成的电流变化与体电压的对应关系示意图；
图5是本发明实施例提供的一种像素驱动电路的结构示意图；
图6是本发明实施例提供的一种像素驱动电路的等效小信号膜层示意图；
图7是本发明实施例提供的一种像素电路的结构示意图；
图8是本发明实施例提供的一种硅基显示面板的结构示意图；
图9是本发明实施例提供的另一种硅基显示面板的结构示意图；
图10是本发明实施例提供的另一种硅基显示面板的结构示意图；
图11是本发明实施例提供的另一种硅基显示面板的结构示意图；
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
在详细介绍本发明实施例的方案之前，先对本发明实施例的原理进行说明。
图1是现有技术中的像素驱动电路的结构示意图，图2是像素驱动电路的增益与驱动电流的对应关系示意图，图3是因像素驱动电路的随机误差造成的电流变化与驱动电流的对应关系示意图，如图1所示，现有技术中将源跟随电路作为电压缓冲器应用到像素驱动电路中，利用栅极(G)接收信号，用于源极(S)驱动负载(有机发光元件)，是源极电势能“跟随”栅极电压，如此可以为负载提供稳定的驱动电压值。
图1所述的像素驱动电路中，像素驱动电路的增益(AV)，沟道跨导gm和阈值电压VTH的公式表示如下：
Figure BDA0002467665900000051
Figure BDA0002467665900000061
Figure BDA0002467665900000062
其中，gm为沟道跨导，gmb为体效应跨导(如图6示像素电路的等效小信号模型)，ID为驱动电流，VGS为驱动晶体管的栅源电压差，VTH为阈值电压，μ为像素驱动电路的载流子迁移率，Cox为像素驱动电路单位面积的栅氧化层电容量，W、L为像素驱动电路的沟道宽度和沟道长度，VTH0是本征阈值电压，ΔV是像素驱动电路的随机误差值，其存在于阈值电压中。γ为体效应系数，
Figure BDA0002467665900000063
是平带势垒，其中，
Figure BDA0002467665900000064
K是玻尔兹曼常数，T是绝对温度，q是电子电荷，Nsub是衬底浓度，ni是本征掺杂浓度，|VSB|为源衬电压势。
由公式(1)和公式(2)可知，当驱动电流ID逐渐增加，gm随之倍增，当gm趋近于无穷大时，增益趋近于1，如图2所示。而增益越大，小信号的放大能力越强。因此在输入端因像素驱动电路的个体差异产生的随机误差ΔV会随gm的增加被显著放大，即像素驱动电路的随机误差的影响逐渐明显。如图3所示，当电流越大，像素驱动电路的随机误差越大。
综上所述，采用源跟随电路像素驱动电路中，像素驱动电路的增益越大，受随机误差的影响也越严重，而且该随机误差与频率无关，在任何频率范围内均会受到较大的影响。对于应用在低频范围内的像素电路也同样会受到影响，因此，像素驱动电路的随机误差是造成像素显示不均的主要原因之一。
虽然在硅基有机发光显示设备应用中，降低电流可以减小随机误差的影响，但显示设备不能够仅工作在低灰阶显示区，且当今显示设备的亮度要求不断提高，因此传统电压驱动电路在应用中受到极大地限制。
针对上述技术问题，提出本发明实施例的发明构思，在不降低驱动电流的情况下，有效的抑制随机误差对像素显示的影响。下面对本发明实施例的发明构思详细说明。
首先通过降低驱动电流退化增益，增益减小后，削弱了对随机误差ΔV的放大作用，从而降低随机误差的影响，之后根据输入与输出之间的对应关系，适当增大输入电压，弥补驱动电流。
具体的，根据公式(3)可知，像素驱动电路的阈值电压与本征阈值电压、输入带来的随机误差和像素驱动电路的体效应相关，输入带来的随机误差直接反应到了像素驱动电路的阈值电压中。为了削弱ΔV对VTH的影响，可以人为的增大像素驱动电路的体效应(bodyeffect)，如此降低输入带来的随机误差对阈值电压的影响。
进一步的，有机发光元件的驱动电流以及像素驱动电路的输入和输出之间满足下述要求：
Figure BDA0002467665900000071
Figure BDA0002467665900000072
Figure BDA0002467665900000073
其中，公式(4)为有机发光元件的驱动电流，将公式(3)带入公式(4)得到公式(5)，由公式(5)可知，体效应增大后，驱动电流中的平方项相应减小，得到驱动电流ID随|VSB|的增大呈平方倍的降低。所以|VSB|对驱动电流是一个负反馈的过程，即增大|VSB|，驱动电流减小，增益下降，随机误差的影响被抑制。图4是因像素驱动电路的随机误差造成的电流变化与体电压的对应关系示意图，图5是本发明实施例提供的一种像素驱动电路的结构示意图，图4展示了体效应对随机误差的影响，其中曲线1为图1所示传统像素驱动电路中随机误差的影响；曲线2为图5所示新架构像素电路random offset的影响情况。由图4可知，传统像素驱动电路的随机误差对电流的影响超过5％，为了防止灰阶跳变，光学对显示的最差要求是电流差异不能高于2.5％，所以传统的像素驱动电路无法满足这一要求，导致显示mura严重。而图5所示的像素驱动电路，设置像素驱动电路中的体端电位与源端电位不同，不断增加|VSB|，保证不断增加体效应，劣化VTH，保证随机误差对电流的影响慢慢降低，由图4中的曲线2可知，其对电流的影响最差情况不超过2.5％，完美的满足了光学要求。
进一步的，因为体效应的增加，电流相对降低，重写公式(1)为公式(6)。因为gm随体效应的增加而降低，所以系数项
Figure BDA0002467665900000081
ΔV会被无限削弱，进一步验证随机误差被抑制。与此同时，输入电压Vgamma也被削弱了
Figure BDA0002467665900000082
为了保证显示设备应用的高亮度范围不变，可以提高输入电压，可以设置写入的VIN变为
Figure BDA0002467665900000083
因此重写公式(6)为：
Figure BDA0002467665900000084
由公式(7)可知，图5所示的像素驱动电路，完美的将输入电压复制到输出，即驱动有机发光元件的电压稳定且可控。
因此，如图5所示的像素驱动电路，本发明实施例提供的像素驱动电路在保证亮度不变得情况下，有效的抑制了随机误差对显示的影响，明显的改善了显示mura的问题，保证显示均一性良好。
以上对本发明实施例的基本发明构思进行了详细说明，基于上述基本发明构思，下面详细介绍本发明实施例的技术方案。
图7是本发明实施例提供的一种像素电路的结构示意图，如图7所示，本发明实施例提供的像素电路10包括像素驱动电路11和像素补偿电路12，像素驱动电路11包括驱动晶体管111和有机发光元件112；驱动晶体管111包括输出端1111和体端1112，输出端1111与有机发光元件112的阳极1121连接，体端1112与体端信号输入端子21连接，体端1112用于接收体端信号输入端子21输入的体端电位Vbody，体端电位Vbody为固定电位；有机发光元件112的阴极1122与像素补偿电路11在第一节点N1连接，第一节点N1的电位为阴极电位，阴极电位Vcom、有机发光元件的跨压Voled和体端电位Vbody满足Vcom+Voled>Vbody。
示例性的，如图7所示，本发明实施例创造性地设置像素电路10包括像素驱动电路11和像素补偿电路12，像素驱动电路11进一步包括驱动晶体管111和有机发光元件112，驱动晶体管111可以为金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)，其输出端1111(即源端)和体端1112分别设置不同的电位，如此，驱动晶体管111的源衬电压势不等于零，如此可以增加驱动晶体管111的体效应对应的电压，进一步增加驱动晶体管111的阈值电压，增加体效应对应的电压部分在驱动晶体管111的阈值电压部分的比重，降低驱动晶体管111的随机误差对应的电压部分在驱动晶体管111的阈值电压部分的比重，降低驱动晶体管111的增益，抑制随机误差对显示mura造成的影响，提升显示均一性。
具体的，输出端1111(即源端)和体端1112分别设置不同的电位，可以是设置输出端1111与有机发光元件112的阳极1121连接，有机发光元件112的阴极1122与像素补偿电路11在第一节点N1连接，第一节点N1的电位为阴极电位Vcom，考虑有机发光元件的跨压Voled，可以知道输出端1111(即源端)的电位为Vcom+Voled。进一步的，体端1112与体端信号输入端子21连接，体端电位Vbody为固定电位，同时设置有机发光元件的跨压Voled和体端电位Vbody满足Vcom+Voled>Vbody，一方面保证驱动晶体管111的源端电位与体端电位不同，保证可以增加驱动晶体管111的体效应对应的电压；另一方面保证体端电位Vbody不会过高，避免因体端电位高于源端电位造成体端与源端之间形成逆灌电流，导致有机发光元件113的驱动电流不可控。
综上，本发明实施例设置的像素电路，设置像素电路包括像素驱动电路和像素补偿电路，像素驱动电路的输出端经有机发光元件与像素补偿电路在第一节点连接，通过合理设置第一节点的电位，保证有机发光元件的阴极电位与跨压之和，即驱动晶体管的输出端电位大于体端电位，区别于现有技术中输出端单位与体端电位相同的方案，保证可以增加驱动晶体管的源衬电压势，进而增强驱动晶体管的体效应对应的电压，增加驱动晶体管的阈值电压，进而降低因驱动电路的个体差异形成的随机误差在阈值电压中所占的比重，降低随机误差对驱动电流的影响，提升显示效果均一性。
在上述实施例的基础上，体端电位Vbody可调。
示例性的，由于整个硅基显示面板包括多个像素驱动电路11，为了保证本发明实施例提供的像素电路10适用于各种随机误差不同的像素驱动电路11，可以设置体端电位Vbody可调，即设置驱动晶体管111的体端接收到的体端电位Vbody可调，如此针对随机误差不同的像素驱动电路11来说，可以设置不同像素驱动电路11的体效应不同，不同程度劣化驱动晶体管11的阈值电压，保证整个硅基显示面板中的像素显示均匀，不会出现显示mura现象。
进一步的，在体端电位Vbody可调的情况下，阴极电位在较小范围内同样可调，即设置有机发光元件112的阴极1122与像素补偿电路11在连接节点(第一节点N1)的电位可调，保证像素补偿电路12提供的补偿电压可以适用于整个硅基显示面板中的各个像素驱动电路11，保证整个硅基显示面板中的像素显示均匀，不会出现显示mura现象。
下面对如何通过体端电位Vbody可调实现阴极电位Vcom可调进行详细说明。
具体的，继续参考图7所示，像素补偿电路12包括运算放大电路121、第一晶体管122、第一电阻R1和第二电阻R2；第二电阻R2阻值可调；第一电阻R1的第一端与第一电位信号输入端子连接，第一电阻R1的第二端与第二电阻R2的第一端连接，第二电阻R2的第二端与第一晶体管122的输入端连接，第一晶体管122的输出端与第二电位信号输入端子连接，第一晶体管122的控制端与运算放大电路121的输出端连接，运算放大电路121的正向输入端与第二节点N2连接，第二节点N2串联设置于第一电阻R1和第二电阻R2之间，运算放大电路121的反向输入端与体端信号输入端子21连接；第一节点N1串联设置于第二电阻R2和第一晶体管122之间。
示例性的，如图7所示，本发明实施例通过设置像素补偿电路12包括第二电阻R2，第一节点N1串联设置于第二电阻R2和第一晶体管122之间，同时第二电阻R2的阻值可调，保证第一节点N1位置的电位可调，即阴极电位Vcom可调。进一步的，运算放大电路121的反向输入端与体端信号输入端子21连接，用Vbody作为参考电压，在第一电位信号输入端子上的电压VSS和第二电位信号输入端子上的电压AVEE之间产生Vcom电压，使Vbody与Vcom之间产生电压差，即增大每一颗驱动晶体管相应的源衬电压势，进而增强驱动晶体管的体效应对应的电压，增加驱动晶体管的阈值电压，进而降低因驱动电路的个体差异形成的随机误差在阈值电压中所占的比重，降低随机误差对驱动电流的影响，提升显示效果均一性。
如公式(8)所示，通过体端电位Vbody可调，进一步调节可变电阻R2的阻值可以改变阴极电位Vcom的大小，从而选择适当的(Vcom-Vbody)电压值。
Figure BDA0002467665900000121
若VSS＝0V，则
Figure BDA0002467665900000122
确定(Vcom-Vbody)的电压后，就可以得到劣化的驱动晶体管111的阈值电压，实现了前文所述对随机误差的抑制功能。再通过改变驱动晶体管111的输入电压Vgamma，进行亮度的调节，实现高亮显示的要求。
综上所述，本发明实施例提供的技术方案，通过设置体端电位Vbody可调，针对随机误差不同的像素驱动电路11来说，可以设置不同像素驱动电路11的体效应不同，不同程度劣化驱动晶体管11的阈值电压，保证整个硅基显示面板中的像素显示均匀；进一步通过设置像素补偿电路包括运算放大电路121、第一晶体管122、第一电阻R1和第二电阻R2，同时设置第二电阻R2的阻值可调，设置运算放大电路121的反向输入端与体端信号输入端子21连接，保证像素补偿电路通过调整第二电阻R2的阻值便可以选择适当的(Vcom-Vbody)电压值，bodycom补偿方式简单；同时通过选择适当的(Vcom-Vbody)电压值，可以适当增大体效应对应的电压值，适当抑制了驱动晶体管的随机误差影响，因此本本发明实施例提供的技术方案能够更好的应用到高亮度、高均一性要求的显示设备中。
在上述实施例的基础上，像素补偿电路12还可以包括稳压电容C；稳压电容C的一端与第一节点N1连接，稳压电容C的第二端接地。通过设置稳压电压C，保证第一节点N1位置处的阴极电位Vcom稳定，保证(Vcom-Vbody)电压稳定，体效应对应的电压稳定，保证对像素驱动电路11的补偿效果稳定，保证对显示mura的改善效果良好稳定。
可选的，驱动晶体管111还可以包括输入端和控制端；第一晶体管122的输入端与驱动晶体管111的输入端同层设置(图中未示出)；第一晶体管122的输出端与驱动晶体管111的输出端同层设置；第一晶体管122的控制端与驱动晶体管的控制端111同层设置。
示例性的，设置第一晶体管122的输入端与驱动晶体管111的输入端同层设置，保证第一晶体管122的输入端与驱动晶体管111的输入端可以在同一工艺中制备得到，保证像素电路膜层结构简单的基础上保证像素电路制备工艺简单；同理，设置第一晶体管122的输出端与驱动晶体管111的输出端同层设置，保证第一晶体管122的输出端与驱动晶体管111的输出端可以在同一工艺中制备得到，保证像素电路膜层结构简单的基础上保证像素电路制备工艺简单；同理，第一晶体管122的控制端与驱动晶体管的控制端111同层设置，保证第一晶体管122的控制端与驱动晶体管111的控制端可以在同一工艺中制备得到，保证像素电路膜层结构简单的基础上保证像素电路制备工艺简单。
可选的，阴极电位Vcom、有机发光元件的跨压Voled、体端电位Vbody和驱动晶体管的击穿电压Vbreakdown还可以满足：Vcom+Voled-Vbody<Vbreakdown，避免因体端电位Vbody的电位过低，导致驱动晶体管111的VBD超过极限电压并发生击穿，使显示异常。因此，设置Vcom+Voled-Vbody<Vbreakdown，保证驱动晶体管源-体两端之间的电压差小于驱动晶体管的击穿电压，保证驱动晶体管正常工作，进而保证像素电路正常工作，保证硅基显示面板可以正常显示。
基于同样的发明构思，本发明实施例还提供了一种硅基显示面板，包括多个本发明上述实施例所述的像素电路，多个像素电路包括多个像素驱动电路和至少一个像素补偿电路，像素驱动电路与像素电路一一对应。
示例性的，本发明实施例提供的硅基显示面板中，多个像素电路可以共用同一个像素补偿电路，如此保证电路设置方式简单；也可以每个像素电路对应一个像素补偿电路，保证每个像素电路独立调整，独立性高，相互调整不影响；还可以是部分像素电路共同一个像素补偿电路，保证可以兼顾电路设置方式简单以及相互调整不影响的技术效果。
下面对多种不同的设置方式进行说明。
可选的，多个像素驱动电路11阵列排布；硅基显示面板100包括多个阵列排布的像素补偿电路12，像素补偿电路12与像素驱动电路11一一对应；或者，硅基显示面板100包括同列设置的多个像素补偿电路12，同行设置的像素驱动电路11对应同一像素补偿电路12；或者，硅基显示面板100包括同行设置的多个像素补偿电路12，同列设置的像素驱动电路11对应同一像素补偿电路12；或者，硅基显示面板100包括一个像素补偿电路12，多个阵列排布的像素驱动电路11对应同一像素补偿电路12。
具体的，图8是本发明实施例提供的一种硅基显示面板的结构示意图，图8以像素补偿电路12与像素驱动电路11一一对应为例进行说明；图9是本发明实施例提供的另一种硅基显示面板的结构示意图，图9以同行设置的像素驱动电路11对应同一像素补偿电路12为例进行说明；图10是本发明实施例提供的另一种硅基显示面板的结构示意图，图10以同列设置的像素驱动电路11对应同一像素补偿电路12为例进行说明，图11是本发明实施例提供的另一种硅基显示面板的结构示意图，图11以多个阵列排布的像素驱动电路11对应同一像素补偿电路12为例进行说明。
如图8所示，硅基显示面板100包括多个阵列排布的像素补偿电路12，像素补偿电路12与像素驱动电路11一一对应，每个像素补偿电路12用于与其电连接的像素驱动电路11提供阴极电位Vcom，保证阴极电位Vcom定位精确度高，保证可以对每个驱动晶体管的随机误差进行精准补偿。如图9所示，硅基显示面板100包括同列设置的多个像素补偿电路12，同行设置的像素驱动电路11对应同一像素补偿电路12，如此每个像素补偿电路12用于对同行设置的一行像素驱动电路11进行补偿，对每个驱动晶体管的随机误差进行较高精度补偿，同时像素补偿电路12设置方式较简单。如图10所示，硅基显示面板100包括同行设置的多个像素补偿电路12，同列设置的像素驱动电路11对应同一像素补偿电路12，如此每个像素补偿电路12用于对同列设置的一列像素驱动电路11进行补偿，对每个驱动晶体管的随机误差进行较高精度补偿，同时像素补偿电路12设置方式较简单。如图11所示，硅基显示面板100包括一个像素补偿电路12，多个阵列排布的像素驱动电路11对应同一像素补偿电路12，如此该像素补偿电路12用于对整个硅基显示面板100内的所有像素驱动电路11进行补偿，像素补偿电路12设置方式简单。
进一步的，继续参考图8-图11所示，硅基显示面板100还可以包括显示区AA和非显示区NAA，非显示区NAA围绕显示区AA；像素驱动电路11位于显示区AA；当像素补偿电路12与像素驱动电路11一一对应时，像素补偿电路12位于显示区，如图8所示；当同行设置的像素驱动电路11对应同一像素补偿电路12、同列设置的像素驱动电路11对应同一像素补偿电路12或者多个阵列排布的像素驱动电路11对应同一像素补偿电路12时，像素补偿电路位于非显示区，如图9、图10和图11所示。本发明实施例对像素驱动电路11和像素补偿电路12的具体对应关系不进行限定，可以根据补偿精度要求以及像素补偿电路12设置难易方式综合考虑像素驱动电路11和像素补偿电路12的具体对应关系，同时对像素补偿电路12的具体设置位置不进行限定。
可选的，本发明实施例提供的硅基显示面板还包括硅衬底和位于硅衬底一侧的N型势阱层(图中未示出)，本发明实施例中的N型势阱层可以为深N型势阱层(Deep N Well)，深N型势阱层包括靠近硅衬底一侧的第一表面和远离硅衬底一侧的第二表面，第一表面具备第一离子掺杂浓度N1，第二表面具备第二离子掺杂程度N2，其中，|N1-N2|/N1≤10％；多个像素驱动电路均位于深N型势阱层内。
示例性的，本发明实施例提供的驱动晶体管可以为NMOS，现有技术中，每一颗NMOS都要在独立的N型势阱里面，且在现有的0.11μm CMOS工艺中，相邻两个独立的N型势阱之间的间距大于6μm，如此单颗像素驱动电路所占面积非常大，无法适用于高分辨率显示设备中。本发明实施例中，创造性地设置整个硅基显示面板中的多个像素驱动电路均位于同一深N型势阱层内，如此可以很大程度上降低每颗像素驱动电路所占面积，有利于提升整个硅基显示面板中像素驱动电路的设置集成度，实现高分辨率的硅基显示面板。进一步的，本发明实施例提供的深N型势阱层包括靠近硅衬底一侧的第一表面和远离硅衬底一侧的第二表面(图中未示出)，第一表面具备第一离子掺杂浓度N1，第二表面具备第二离子掺杂程度N2，其中，|N1-N2|/N1≤10％；由于深N型势阱层是从势阱层的一侧表面进行离子注入，当第一表面具备第一离子掺杂浓度N1与第二表面具备第二离子掺杂程度N2满足|N1-N2|/N1≤10％，如此可以保证整个深N型势阱层离子注入浓度均匀，保证对驱动晶体管的隔离保护效果好。
基于同样的发明构思，本发明实施例还提供了一种显示装置，所述显示装置包括本发明任意实施例所述的硅基显示面板，本发明实施例提供的显示装置可以为AR显示设备或者VR显示设备，或者其他具备尺寸较小集成度的显示装置，本发明实施例对显示装置的具备类型不进行限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，本发明的各个实施方式的特征可以部分地或者全部地彼此耦合或组合，并且可以以各种方式彼此协作并在技术上被驱动。对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (11)

1.一种像素电路，其特征在于，包括像素驱动电路和像素补偿电路；
所述像素驱动电路包括驱动晶体管和有机发光元件；
所述驱动晶体管包括输出端和体端，所述输出端与所述有机发光元件的阳极连接，所述体端与体端信号输入端子连接，所述体端用于接收所述体端信号输入端子输入的体端电位，所述体端电位为固定电位；
所述有机发光元件的阴极与所述像素补偿电路在第一节点连接，所述第一节点的电位为阴极电位，所述阴极电位Vcom、所述有机发光元件的跨压Voled和所述体端电位Vbody满足Vcom+Voled>Vbody。
2.根据权利要求1所述的像素电路，其特征在于，所述体端电位可调。
3.根据权利要求2所述的像素电路，其特征在于，所述像素补偿电路包括运算放大电路、第一晶体管、第一电阻和第二电阻；所述第二电阻阻值可调；
所述第一电阻的第一端与第一电位信号输入端子连接，所述第一电阻的第二端与所述第二电阻的第一端连接，所述第二电阻的第二端与所述第一晶体管的输入端连接，所述第一晶体管的输出端与第二电位信号输入端子连接，所述第一晶体管的控制端与所述运算放大电路的输出端连接，所述运算放大电路的正向输入端与第二节点连接，所述第二节点串联设置于所述第一电阻和所述第二电阻之间，所述运算放大电路的反向输入端与所述体端信号输入端子连接；
所述第一节点串联设置于所述第二电阻和所述第一晶体管之间。
4.根据权利要求3所述的像素电路，其特征在于，所述像素补偿电路还包括稳压电容；
所述稳压电容的一端与所述第一节点连接，所述稳压电容的第二端接地。
5.根据权利要求3所述的像素电路，其特征在于，所述驱动晶体管还包括输入端和控制端；
所述第一晶体管的输入端与所述驱动晶体管的输入端同层设置；所述第一晶体管的输出端与所述驱动晶体管的输出端同层设置；所述第一晶体管的控制端与所述驱动晶体管的控制端同层设置。
6.根据权利要求1所述的像素电路，其特征在于，所述阴极电位Vcom、所述有机发光元件的跨压Voled、所述体端电位Vbody和所述驱动晶体管的击穿电压Vbreakdown满足：
Vcom+Voled-Vbody<Vbreakdown。
7.一种硅基显示面板，其特征在于，包括多个权利要求1-6任一项所述的像素电路；
多个所述像素电路包括多个所述像素驱动电路和至少一个所述像素补偿电路，所述像素驱动电路与所述像素电路一一对应。
8.根据权利要求7所述的硅基显示面板，所述硅基显示面板还包括硅衬底和位于所述硅衬底一侧的N型势阱层，所述N型势阱层包括靠近所述硅衬底一侧的第一表面和远离所述硅衬底一侧的第二表面，所述第一表面具备第一离子掺杂浓度N1，所述第二表面具备第二离子掺杂程度N2，其中，|N1-N2|/N1≤10％；
多个所述像素驱动电路均位于所述N型势阱层内。
9.根据权利要求7所述的硅基显示面板，其特征在于，多个所述像素驱动电路阵列排布；
所述硅基显示面板包括多个阵列排布的像素补偿电路，所述像素补偿电路与所述像素驱动电路一一对应；或者，所述硅基显示面板包括同列设置的多个像素补偿电路，同行设置的所述像素驱动电路对应同一所述像素补偿电路；或者，所述硅基显示面板包括同行设置的多个像素补偿电路，同列设置的所述像素驱动电路对应同一所述像素补偿电路；或者，所述硅基显示面板包括一个像素补偿电路，多个阵列排布的像素驱动电路对应同一所述像素补偿电路。
10.根据权利要求9所述的硅基显示面板，其特征在于，所述硅基显示面板还包括显示区和非显示区，所述非显示区围绕所述显示区；
所述像素驱动电路位于所述显示区；
当所述像素补偿电路与所述像素驱动电路一一对应时，所述像素补偿电路位于所述显示区；
当同行设置的所述像素驱动电路对应同一所述像素补偿电路、同列设置的所述像素驱动电路对应同一所述像素补偿电路或者多个阵列排布的像素驱动电路对应同一所述像素补偿电路时，所述像素补偿电路位于所述非显示区。
11.一种显示装置，其特征在于，包括权利要求7-10任一项所述的硅基显示面板。
CN202010338996.2A 2020-04-26 2020-04-26 一种像素电路、硅基显示面板和显示装置 Active CN111402805B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010338996.2A CN111402805B (zh) 2020-04-26 2020-04-26 一种像素电路、硅基显示面板和显示装置
US17/239,757 US11373592B2 (en) 2020-04-26 2021-04-26 Pixel circuit, silicon-based display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010338996.2A CN111402805B (zh) 2020-04-26 2020-04-26 一种像素电路、硅基显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN111402805A CN111402805A (zh) 2020-07-10
CN111402805B true CN111402805B (zh) 2021-06-11

Family

ID=71429820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010338996.2A Active CN111402805B (zh) 2020-04-26 2020-04-26 一种像素电路、硅基显示面板和显示装置

Country Status (2)

Country Link
US (1) US11373592B2 (zh)
CN (1) CN111402805B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100550651C (zh) * 2007-08-15 2009-10-14 西安龙腾微电子科技发展有限公司 薄膜晶体管型液晶显示屏源驱动芯片的多阈值数模转换器
TWI407406B (zh) * 2010-12-30 2013-09-01 Au Optronics Corp 有機發光二極體之像素驅動電路
CN104854698A (zh) * 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
CN103093724A (zh) * 2013-03-04 2013-05-08 陈鑫 一种新型的amoled像素驱动电路
CN106448557B (zh) * 2016-12-26 2019-05-03 深圳市华星光电技术有限公司 发光驱动电路及有机发光显示器
CN108269533B (zh) * 2017-01-03 2019-12-24 昆山国显光电有限公司 像素电路、像素及显示器件
KR102344964B1 (ko) * 2017-08-09 2021-12-29 엘지디스플레이 주식회사 표시장치, 전자기기 및 바디 바이어싱 회로
CN108877667A (zh) * 2018-07-26 2018-11-23 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板及显示装置

Also Published As

Publication number Publication date
US20210335229A1 (en) 2021-10-28
US11373592B2 (en) 2022-06-28
CN111402805A (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
CN111341263B (zh) 一种像素电路、硅基显示面板和显示装置
US10916198B2 (en) Electronic display with hybrid in-pixel and external compensation
US11341915B2 (en) Gamma voltage compensation circuit and gamma voltage compensation method, source driver, and display panel
US10991307B2 (en) Pixel circuit and driving method thereof, display device
US10861389B2 (en) Methods and apparatus for mitigating hysteresis impact on current sensing accuracy for an electronic display
US10417967B2 (en) Display panel and display device
CN109545145B (zh) 像素电路及其驱动方法、显示装置
US10068526B2 (en) Pixel circuit and driving method thereof, display apparatus
KR101152575B1 (ko) 평판 표시 장치의 화소 회로 및 그의 구동 방법
US20170309229A1 (en) Display device having shared column lines
US11087688B2 (en) Compensating method for pixel circuit
US20180342195A1 (en) Pixel circuit, driving method and display
JP7325929B2 (ja) 画素回路及び駆動方法、アレイ基板、表示パネル及び表示装置
KR101185425B1 (ko) 박막 트랜지스터에서의 임계 전압 조정 방법 및 장치
US11043170B2 (en) Pixel circuit and driving method thereof, and display apparatus
US6130568A (en) Threshold voltage compensation circuit
US20180166008A1 (en) Pixel circuit, drive method, array substrate, display panel and display device
CN111402805B (zh) 一种像素电路、硅基显示面板和显示装置
US11263970B2 (en) Pixel driving circuit, pixel driving method, display panel and display device
US11587501B2 (en) Display apparatuses, pixel circuits and methods of driving pixel circuit
US20160248426A1 (en) Level shifter circuit
US11462165B2 (en) Pixel driving circuit, related driving method, pixel circuit, and display panel
CN109785798B (zh) 像素电路
CN111785214B (zh) 阵列基板及其驱动方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Room a5-103, No.999, Wenzhong Road, Xinzhan District, Hefei City, Anhui Province, 230012

Patentee after: Vision Technology Co.,Ltd.

Address before: Room a5-103, No.999, Wenzhong Road, Xinzhan District, Hefei City, Anhui Province, 230012

Patentee before: Hefei Shiya Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder