CN111402798A - 像素驱动电路及其控制方法、显示装置 - Google Patents

Abstract

本申请提供了一种像素驱动电路及其控制方法、显示装置，涉及显示技术领域，能够改善显示装置的显示效果。其中的像素驱动电路包括：数据写入子电路，在数据信号端提供第一数据信号，复用信号端提供第二数据信号，或者，数据信号端提供第二数据信号，复用信号端提供第一数据信号，且第一数据信号的精度和第二数据信号的精度不同的情况下；数据写入子电路配置为，在栅极驱动信号的控制下，将第一数据信号写入第一节点，将第二数据信号写入第二节点。驱动控制子电路，与电源电压信号端、第一节点和第二节点相耦接；驱动控制子电路配置为，在第一节点和第二节点的控制下驱动与第二节点相藕接的发光器件发光。

Description

像素驱动电路及其控制方法、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其控制方法、显示装置。

背景技术

有机发光二极管(Organic Light-Emitting Diode，OLED)显示装置具有自发光、发光效率高、响应时间短、清晰度和对比度高、可实现柔性显示等优点，从而被应用在越来越多的场合中。

发明内容

本发明的实施例提供一种像素驱动电路及其控制端方法、显示装置，能够改善显示装置的显示效果。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种像素驱动电路，包括：

数据写入子电路，与数据信号端、复用信号端、栅极驱动信号端、第一节点和第二节点相藕接。

在所述数据信号端提供第一数据信号，所述复用信号端提供第二数据信号，或者，所述数据信号端提供第二数据信号，所述复用信号端提供第一数据信号，且所述第一数据信号的精度和所述第二数据信号的精度不同的情况下；所述数据写入子电路配置为，在所述栅极驱动信号的控制下，将所述第一数据信号写入所述第一节点，将所述第二数据信号写入所述第二节点。

驱动控制子电路，与电源电压信号端、所述第一节点和所述第二节点相耦接；所述驱动控制子电路配置为，在所述第一节点和所述第二节点的控制下驱动与所述第二节点相藕接的发光器件发光。

可选的，所述数据写入子电路还与第三节点相藕接，所述数据写入子电路还配置为，在所述栅极驱动信号端的控制下，将所述第二节点的信号传输至所述第三节点。

可选的，所述数据写入子电路包括第一数据写入单元和第二数据写入单元；所述栅极驱动信号端包括第一栅极驱动信号端和第二栅极驱动信号端。

所述第一数据写入单元与所述数据信号端、所述第一栅极驱动信号端、所述第一节点和所述第二节点相藕接；所述第一数据写入单元配置为，在第一栅极驱动信号端的控制下，将所述数据信号端提供的第一数据信号传输至所述第一节点。

所述第二数据写入单元与所述复用信号端、所述第二栅极驱动信号端、所述第二节点和所述第三节点相藕接；所述第二数据写入单元配置为，在所述第二栅极驱动信号端的控制下，将所述复用信号端提供的第二数据信号传输至第二节点，以及将所述第二节点的信号传输至所述第三节点。

可选的，所述数据写入子电路包括第一数据写入单元和第二数据写入单元；所述栅极驱动信号端包括第一栅极驱动信号端、第二栅极驱动信号端和第三栅极驱动信号端。

所述第一数据写入单元与所述复用信号端、所述第一栅极驱动信号端、所述第三栅极驱动信号端、第一节点、第二节点和所述第三节点相藕接；所述第一数据写入单元配置为，在所述第一栅极驱动信号端的控制下，将所述复用信号端提供的第一数据信号传输至第一节点，在所述第三栅极驱动信号端的控制下，将所述第二节点的信号传输至第三节点。

所第二数据写入单元与所述数据信号端、所述第二栅极驱动信号端和所述第二节点相藕接；所述第二数据写入单元配置为，在所述第二栅极驱动信号端的控制下，将所述数据信号端提供的第二数据信号传输至所述第二节点。

可选的，所述第三节点还与模数转换器相藕接，所述第二数据写入单元还配置为，将所述第三节点的信号传输至所述模数转换器。

可选的，所述第三节点还与模数转换器相藕接，所述第一数据写入单元还配置为，将所述第三节点的信号传输至所述模数转换器。

可选的，所述第一数据写入单元包括第一晶体管和电容；所述第一晶体管的栅极与所述第一栅极驱动信号端相藕接，所述第一晶体管的第一极所述数据信号端相藕接，所述第一晶体管的第二极与所述第一节点相藕接；所述电容的一端与所述第一节点相藕接，另一端与所述第二节点相藕接。

所述第二数据写入单元包括第二晶体管；所述第二晶体管的栅极与所述第二栅极驱动信号端相藕接，所述第二晶体管的第一极与所述复用信号端和所述第三节点相藕接；所述第二晶体管的第二极与所述第二节点相藕接。

所述驱动控制子电路包括第三晶体管，所述第三晶体管为驱动晶体管；所述第三晶体管的栅极与所述第一节点相藕接，所述第三晶体管的第一极与所述第二节点相藕接，所述第三晶体管的第二极与所述电源电压信号端相藕接。

可选的，所述第一数据写入单元包括第一晶体管、第四晶体管和电容；所述第一晶体管的栅极与所述第一栅极驱动信号端相藕接，所述第一晶体管的第一极与所述复用信号端相藕接，所述第一晶体管的第二极与所述第一节点相藕接；所述第四晶体管的栅极与所述第三栅极驱动信号端相藕接，所述第四晶体管的第一极与所述第二节点相藕接，所述第四晶体管的第二极与所述第三节点相藕接。

所述第二数据写入单元包括第二晶体管；所述第二晶体管的栅极与所述第二栅极驱动信号端相藕接，所述第二晶体管的第一极与所述数据信号端相藕接，所述第二晶体管的第二极与所述第二节点相藕接。

所述驱动控制子电路包括第三晶体管，所述第三晶体管为驱动晶体管；所述第三晶体管的栅极与所述第一节点相藕接，所述第三晶体管的第一极与所述第二节点相藕接，所述第三晶体管的第二极与所述电源电压信号端相藕接。

另一方面，提供一种显示装置，包括如上所述的像素驱动电路和发光器件。

可选的，所述显示装置包括多个亚像素，每个亚像素对应设置一个所述像素驱动电路。

所述显示装置还包括：n条扫描信号线、2n条数据信号线，其中n为正整数。

同一行亚像素对应的各像素驱动电路与同一条扫描信号线相藕接。

同一列亚像素对应的各像素驱动电路与两条数据信号线相藕接。

又一方面，提供一种像素驱动电路的控制方法，包括在多个图像帧内控制所述像素驱动电路的控制方法；多个图像帧中的一个图像帧包括显示时段；所述显示时段包括：第二重置阶段、第二数据写入阶段、发光阶段。

在一图像帧内控制所述像素驱动电路的控制方法包括：

在显示时段中的第二重置阶段，数据写入子电路对第一节点和第二节点进行重置。

在显示时段中的第二数据写入阶段，数据写入子电路在栅极驱动信号端的控制下，将第一数据信号写入第一节点，将第二数据信号写入第二节点；其中，所述第一数据信号和所述第二数据信号的精度不同。

在显示时段中的发光阶段，所述第一节点和所述第二节点控制与所述第二节点相藕接的发光器件发光。

可选的，多个图像帧中的一个图像帧还包括消隐时段，所述消隐时段位于所述显示时段之前；所述消隐时段包括：第一重置阶段、第一数据写入阶段、感测阶段、数据回传阶段。

在一图像帧内控制所述像素驱动电路的控制方法包括：

在消隐时段中的第一重置阶段，数据写入子电路对第一节点和第二节点进行重置。

在消隐时段中的第一数据写入阶段，数据写入子电路在栅极驱动信号端的控制下，将数据信号写入第一节点。

在消隐时段中的感测阶段，所述第一节点控制驱动控制子电路将信号传输至第二节点。

本申请提供了一种像素驱动电路及其控制方法、显示装置，其中的像素驱动电路包括：数据写入子电路与数据信号端和复用信号端相藕接，而数据信号端可以提供第一数据信号，复用信号端可以提供第二数据信号，或者，数据信号端提供第二数据信号，复用信号端提供第一数据信号，且第一数据信号的精度和第二数据信号的精度不同。第一数据信号将会写入第一节点，第二数据信号将会写入第二节点，而第一数据信号和第二数据信号之间的差值的绝对值决定了流经发光器件的电流的大小。而第一数据信号和第二数据信号分别由数据信号端和复用信号端提供，所以第一数据信号和第二数据信号之间的最小差值是可调的，例如通过选择比特位数不同的第一数模转换器和第二数模转换器，可以调整第一数据信号和第二数据信号的精度，从而实现对第一数据信号和第二数据信号之间的最小差值的调整，而该最小差值决定了相邻灰阶之间的电压分度，因此本申请可以使得相邻灰阶之间的电压分度较小，灰阶之间的连续性较好，从而提高显示装置的显示画质和显示效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种显示装置的结构示意图；

图2a为本发明实施例提供的一种像素驱动电路的结构示意图；

图2b为本发明实施例提供的另一种像素驱动电路的结构示意图；

图3为相关技术中的一种像素驱动电路的结构示意图；

图4a为本发明实施例提供的另一种像素驱动电路的结构示意图；

图4b为本发明实施例提供的另一种像素驱动电路的结构示意图；

图5a为本发明实施例提供的另一种像素驱动电路的结构示意图；

图5b为本发明实施例提供的另一种像素驱动电路的结构示意图；

图6a为本发明实施例提供的另一种像素驱动电路的结构示意图；

图6b为本发明实施例提供的另一种像素驱动电路的结构示意图；

图7a为本发明实施例提供的另一种像素驱动电路的结构示意图；

图7b为本发明实施例提供的另一种像素驱动电路的结构示意图；

图8a为本发明实施例提供的另一种像素驱动电路的结构示意图；

图8b为本发明实施例提供的另一种像素驱动电路的结构示意图；

图9a为本发明实施例提供的一种像素驱动电路的控制方法的流程示意图；

图9b为本发明实施例提供的一种像素驱动电路对应的时序图；

图9c为本发明实施例提供的一种像素驱动电路对应的时序图。

附图标记：

1-显示装置；10-衬底；11-像素驱动电路；110-数据写入子电路；1100-第一数据写入单元；1101-第二数据写入单元；111-驱动控制子电路；12-模数转换器；131-第一数模转换器；132-第二数据转换器。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请提供一种显示装置，该显示装置例如为OLED显示装置。如图1所示，该显示装置1包括设置于衬底10上的多个亚像素P，多个亚像素P例如呈矩阵形式分布，每个亚像素P中对应设置一个像素驱动电路11和一个发光器件D；像素驱动电路11用于将电压信号转换为电流信号，电流信号用于驱动发光器件D发光。

该显示装置1还包括：n条扫描信号线Gate、2n条数据信号线Data，其中n为正整数。

同一行亚像素P对应的各像素驱动电路11与同一条扫描信号线Gate相藕接，扫描信号线用于提供栅极驱动信号。

同一列亚像素P对应的各像素驱动电路11与两条数据信号线Data相藕接。

其中一条数据信号线可以为像素驱动电路11中的数据信号端Data提供数据信号，另一条数据信号线可以为像素驱动电路11中的复用信号端Reuse提供信号。

在显示装置1中，数据信号线Data与源极驱动器相藕接，源极驱动器例如可以包括第一数模转换器(第一DAC)、第二数模转换器(第二DAC)和模数转换器(ADC)，其中的第一数模转换器和第二数模转换器的比特位数量不同。第一数模转换器和第二数模转换器可以将数字信号转换为模拟信号，模数转换器可以将模拟信号转换为数字信号，数据信号线Data向源极驱动器传输信号时，通过模数转换器，源极驱动器向数据信号线Data传输信号时，通过第一数模转换和第二数模转换器。

如图2a所示，上述的像素驱动电路11包括：

数据写入子电路110，与数据信号端Data、复用信号端Reuse、栅极驱动信号端Gate、第一节点N1和第二节点N2相藕接。数据信号端Data用于接收数据信号，并向数据写入子电路110传输该数据信号；复用信号端Reuse用于接收数据信号并向数据写入子电路110传输该数据信号；栅极驱动信号端Gate用于接收栅极驱动信号，并将该栅极驱动信号传输至数据写入子电路110中。

需要说明的是，数据信号端Data和复用信号端Reuse均能向数据写入子电路110中传输数据信号，但二者所传输的数据信号并不相同，例如数据信号端Data传输第一数据信号data1时，复用信号端Reuse则传输第二数据信号data2，反之亦然，且二者所传输的数据信号的精度不同。

即在数据信号端Data提供第一数据信号data1，复用信号端Reuse提供第二数据信号data2，或者，数据信号端Data提供第二数据信号data2，复用信号端Reuse提供第一数据信号data1，且第一数据信号data1的精度和第二数据信号data2的精度不同的情况下；数据写入子电路110用于，在栅极驱动信号的控制下，将第一数据信号data1写入第一节点N1，将第二数据信号data2写入第二节点N2。

第一数据信号data1的精度和第二数据信号data2的精度不同，包括：第一数据信号data1的精度大于第二数据信号data2的精度和第一数据信号data1的精度小于第二数据信号data2的精度两种情况。由于数据信号由源极驱动器中的数模转换器转换获得，因此数模转换器的精度决定了数据信号的精度。当源极驱动器中，用于转换第一数据信号data1的第一数模转换器和用于转换第二数据信号data2的第二数模转换器的精度不同时，第一数据信号data1的精度和第二数据信号data2的精度不同。当第一数模转换器的比特数和第二数模转换器的比特数不同时，二者的转换精度不同；示例的，第一数模转换器的比特数例如为10bit，第二数模转换器的比特数例如为16bit。或者，当第一数模转换器的比特数相同，但工作电压不同时，二者的转换精度也不同，示例的，第一数模转换器的工作电压为16V，第二数模转换器的工作电压为10V。

驱动控制子电路111，与电源电压信号端VDD、第一节点N1和第二节点N2相耦接。电源电压信号端VDD用于接收电源电压信号，并将该电源电压信号传输至驱动控制子电路111中。

驱动控制子电路111用于，在第一节点N1和第二节点N2的控制下驱动与第二节点N2相藕接的发光器件D发光。

流经发光器件D的电流I₁＝k(Vgs-Vth)²＝k(Vg-Vs-Vth)²，其中k为常数，Vg为第一节点N1的电位，Vs为第二节点N2的电位，Vth为驱动控制子电路111中驱动晶体管的阈值电压。第一节点N1的电位由第一数据信号data1产生，第二节点N 2的电位由第二数据信号data2产生，而第一数据信号data1和第二数据信号data2的精度不同，电流I₁的精度和第一数据信号data1、第二数据信号data2中精度较高的相同，所以，通过调整第一数据信号data1、第二数据信号data2的精度，可实现对电流I₁精度的调整。

如图3所示，为相关技术中提供的一种像素驱动电路11，该像素驱动电路11包括晶体管M1、晶体管M2和电容C1，晶体管M1为驱动晶体管。晶体管M1的栅极与节点A相藕接，第一极与节点B相藕接，第二极与电源电压信号端VDD相藕接；晶体管M2的栅极与栅极驱动信号端Gate向藕接，第一极与数据信号端Data相藕接，第二极与节点A相藕接；电容C1的一端与节A相藕接，另一端与节点B相藕接；节点B与发光器件D的阳极相藕接，发光器件D的阴极与接地端VSS相藕接。在该像素驱动电路11中的数据写入阶段，在栅极驱动信号端Gate提供的栅极驱动信号的控制下，晶体管M2开启，将数据信号端Data提供的数据信号传输至节点A，同时对电容C1充电；在发光阶段，在栅极驱动信号端Gate的控制下，晶体管M2关闭，电容C1开始放电，节点A的电位进一步上升，晶体管M1打开，电源电压信号端VDD提供的电源电压信号传输至晶体管M1的第二极，晶体管M1在节点A和节点B的控制下驱动发光器件D发光。在该电路中，发光器件D为电流型器件，其亮度由流经其的电流的大小决定，而电流I＝k(Vgs-Vth)²，其中k为常数，Vgs为晶体管M1的栅极电压Vg与源极电压Vs之间的差值，Vth为晶体管M1的阈值电压。由于对晶体管M1来说，其阈值电压Vth为定值，因此电流I的大小由Vgs决定，Vgs＝Vg-Vs，其中的Vg是由数据信号产生的，Vs由电源电压信号产生，而电源电压信号为定值，所以数据信号的精度决定了电流I的精度。数据信号由源极驱动器产生，经过数模转换器后被传输至数据信号端Data中，所以数模转换器的精度决定了数据信号精度，也就是说数模转换器的精度最终决定了电流I的精度。示例的，数模转换器为10bit(比特)时，在16V的工作电压(转换电压)下，其可以使得每个灰阶之间的电压分度(相邻灰阶之间的电压差的绝对值)为156mV。由于数据信号均通过同一个数模转换器和统一的Gamma(伽马)电压产生，而同一个数模转换器的工作电压和比特数固定，因此造成灰阶的电压分度相对固定，从而导致相邻的灰阶之间电压差值的绝对值较大，进而使得部分灰阶无法显示，灰阶之间的连续性较差，显示亮度的连续性差，显示的画质和显示效果较差。

而本申请中，数据写入子电路110与数据信号端Data和复用信号端Reuse相藕接，而数据信号端Data可以提供第一数据信号data1，复用信号端Reuse可以提供第二数据信号data2，或者，数据信号端Data提供第二数据信号data2，复用信号端Reuse提供第一数据信号data1，且第一数据信号data1的精度和第二数据信号data2的精度不同。第一数据信号data1将会写入第一节点N1，第二数据信号data2将会写入第二节点N2，而第一数据信号data1和第二数据信号data2之间的差值的绝对值决定了流经发光器件D的电流的大小。而第一数据信号data1和第二数据信号data2分别由数据信号端Data和复用信号端Reuse提供，所以第一数据信号data1和第二数据信号data2之间的最小差值是可调的，例如通过选择比特位数不同的第一数模转换器和第二数模转换器，可以调整第一数据信号data1和第二数据信号data2的精度，从而实现对第一数据信号data1和第二数据信号data2之间的最小差值的调整，而该最小差值决定了相邻灰阶之间的电压分度，因此本申请可以使得相邻灰阶之间的电压分度较小，灰阶之间的连续性较好，显示亮度之间的连续性较好，从而提高显示装置1的显示画质和显示效果。

可选的，如图2b所示，数据写入子电路110还与第三节点N3相藕接。数据写入子电路110还用于在栅极驱动信号端Gate的控制下，将第二节点N2的信号传输至第三节点N3。从第二节点N2传输至第三节点N3的信号为补偿信号，补偿信号用于计算驱动晶体管的阈值电压。

在此基础上，可选的，复用信号端Reuse与第三节点N3相藕接，复用信号端Reuse还用于将补偿信号从数据写入子电路110向外传输。复用信号端Reuse可以将补偿信号传输至源极驱动器中进行处理，源极驱动器根据驱动晶体管的栅极电位与补偿信号的差值可以计算出驱动晶体管的阈值电压。

数据写入子电路110可以将补偿信号从复用信号端Reuse向源极驱动器传输，因此该像素驱动电路11具有外部补偿功能，外部补偿功能可以使得驱动发光器件D发光的电流的大小与驱动晶体管的阈值电压无关，从而使得不同的像素驱动电路11在显示相同灰阶时，实际显示的亮度更接近，提高显示装置1的显示均一性，减少显示装置1出现mura(亮度异常区域)的概率。

可选的，如图4a所示，数据写入子电路110包括第一数据写入单元1100和第二数据写入单元1101；栅极驱动信号端Gate包括第一栅极驱动信号端Gate1和第二栅极驱动信号端Gate2。

第一数据写入单元1100与数据信号端Data、第一栅极驱动信号端Gate1、第一节点N1和第二节点N2相藕接。第一数据写入单元1100用于，在第一栅极驱动信号端Gate1的控制下，将数据信号端Data提供的第一数据信号data1传输至第一节点N1。

第二数据写入单元1101与复用信号端Reuse、第二栅极驱动信号端Gate2、第二节点N2和第三节点N3相藕接，复用信号端Reuse与第三节点N3相藕接。第二数据写入单元1101用于，在第二栅极驱动信号端Gate2的控制下，将复用信号端Reuse提供的第二数据信号data2传输至第二节点N2，以及将第二节点N2的信号传输至第三节点N3。

第二节点N2的补偿信号先传输至第三节点N3，再从复用信号端Reuse向外传输。

在该种像素驱动电路11的结构中，数据信号端Data用于提供第一数据信号data1，复用信号端Reuse用于提供第二数据信号data2以及传输补偿信号。

在该种像素驱动电路11的结构中，栅极驱动信号端Gate包括第一栅极驱动信号端Gate1和第二栅极驱动信号端Gate2，栅极驱动信号端Gate的数量较少，像素驱动电路11的结构较为简单。

可选的，如图4b所示，数据写入子电路110包括第一数据写入单元1100和第二数据写入单元1101；栅极驱动信号端Gate包括第一栅极驱动信号端Gate1、第二栅极驱动信号端Gate2和第三栅极驱动信号端Gate3。

第一数据写入单元1100与复用信号端Reuse、第一栅极驱动信号端Gate1、第三栅极驱动信号端Gate3、第一节点N1、第二节点N2和第三节点N3相藕接。第一数据写入单元1100用于，在第一栅极驱动信号端Gate1的控制下，将复用信号端Reuse提供的第一数据信号data1传输至第一节点N1，在第三栅极驱动信号端Gate3的控制下，将第二节点N2的信号传输至第三节点N3。

第二数据写入单元1101与数据信号端Data、第二栅极驱动信号端Gate2和第二节点N2相藕接。第二数据写入单元1101用于，在第二栅极驱动信号端Gate2的控制下，将数据信号端Data提供的第二数据信号data2传输至第二节点N2。

在如图4b所示的结构中，复用信号端Reuse用于提供第一数据信号data1以及向外传输补偿信号，数据信号端Data用于提供第二数据信号data2，而采用第三栅极驱动信号端Gate3控制第二节点N2向第三节点N3传输补偿信号的过程，从而使得各个栅极驱动信号端Gate的控制相互独立，控制更为准确，电路结构更为稳定。

可选的，如图5a所示，第三节点N3还与模数转换器12相藕接，第二数据写入单元1101还用于，将第三节点N3的信号传输至模数转换器12。

或者，如图5b所示，第三节点N3还与模数转换器12相藕接，第一数据写入单元1100还用于，将第三节点N3的信号传输至模数转换器12。

模数转换器12为源极驱动器中的工作模块，传输至复用信号端Reuse的补偿信号需要通过模数转换器转换成数字信号后，可以被源极驱动器进行继续处理。

第三节点N3的信号为补偿信号，补偿信号传输至源极驱动器后，通过模数转换器12转换为数字信号，数字信号经过源极驱动器的计算处理后获得驱动晶体管的阈值电压，再通过源极驱动器中的第一数模转换器和/或第二数模转换器将获得的阈值电压转化为模拟信号，最后再将该模拟信号的阈值电压补偿至第一数据信号data1和/或第二数据信号data2中，以使得电流I的大小与驱动控制子电路111中的驱动晶体的阈值电压Vth无关，从而使得不同亚像素中的像素驱动电路11在显示相同的灰阶时，实际显示的亮度更接近，避免因不同像素驱动电路11中的驱动晶体管的阈值电压Vth的不同而导致的显示画面的色不均现象，从而提高显示装置1的显示效果。

可选的，如图6a所示，第一数据写入单元1100包括第一晶体管T1和电容C。第一晶体管T1的栅极与第一栅极驱动信号端Gate1相藕接，第一晶体管T1的第一极与数据信号端Data相藕接，第一晶体管T1的第二极与第一节点N1相藕接；电容C的一端与第一节点N1相藕接，另一端与第二节点N2相藕接。

第二数据写入单元1101包括第二晶体管T2；第二晶体管T2的栅极与第二栅极驱动信号端Gate2相藕接，第二晶体管T2的第一极与复用信号端Reuse和第三节点N3相藕接；第二晶体管T2的第二极与第二节点N2相藕接。

驱动控制子电路111包括第三晶体管T3，第三晶体管T3为驱动晶体管；第三晶体管T3的栅极与第一节点N1相藕接，第三晶体管T3的第一极与第二节点N2相藕接，第三晶体管T3的第二极与电源电压信号端VDD相藕接。

或者，如图6b所示，第一数据写入单元1100包括第一晶体管T1、第四晶体管T4和电容。第一晶体管T1的栅极与第一栅极驱动信号端Gate1相藕接，第一晶体管T1的第一极与复用信号端Reuse相藕接，第一晶体管T1的第二极与第一节点N1相藕接；第四晶体管T4的栅极与第三栅极驱动信号端Gate3相藕接，第四晶体管T4的第一极与第二节点N2相藕接，第四晶体管T4的第二极与第三节点N3相藕接。

第二数据写入单元1101包括第二晶体管T2；第二晶体管T2的栅极与第二栅极驱动信号端Gate2相藕接，第二晶体管T2的第一极与数据信号端Data相藕接，第二晶体管T2的第二极与第二节点N2相藕接。

驱动控制子电路111包括第三晶体管T3，第三晶体管T3为驱动晶体管；第三晶体管T3的栅极与第一节点N1相藕接，第三晶体管T3的第一极与第二节点N2相藕接，第三晶体管T3的第二极与电源电压信号端VDD相藕接。

发光器件D的阳极与第二节点N2电连接，阴极与接地端VSS电连接。

在此基础上，如图7a所示，第三节点N3还与模数转换器12相藕接，第二数据写入单元1101还用于，将第三节点N3的信号传输至模数转换器12。

或者，如图7b所示，第三节点N3还与模数转换器12相藕接，第一数据写入单元1100还用于，将第三节点N3的信号传输至模数转换器12。

在图6a-图7b所示的像素驱动电路11的结构中，复用信号端Reuse与第三节点N3相藕接，第三节点N3和第二节点N2之间还设有晶体管，在图6a和图7a中，设置于第三节点N3和第二节点N2之间的晶体管为第二晶体管T2，在图6b和图7b中，设置于第三节点N3和第二节点N2之间的晶体管为第四晶体管T4。当像素驱动电路11工作在消隐时段时，在驱动晶体管(第三晶体管T3)和位于第二节点N2和第三节点N3之间的晶体管均开启时，第三节点N3的电压信号即为补偿信号，补偿信号的大小等于驱动晶体管的源极电压Vs的大小，获得补偿信号的大小后，再将补偿信号通过模数转换器12传输至源极驱动器。如图8a和图8b所示，源极驱动器接收到补偿信号后，一方面，根据驱动晶体管的栅极电压Vg与补偿信号之间的差值(即Vth＝Vg-Vs)可以计算得到驱动晶体管的阈值电压Vth，获得阈值电压Vth后，可以通过调整第一数据信号data1和第二数据信号data2的大小，使得第一节点N1和第二节点N2之间的电压差的绝对值可以补偿驱动晶体管的阈值电压Vth，即将阈值电压补偿进第一数据信号data1和第二数据信号data2的差值中；另一方面，可以通过第一数模转换器131和第二数模转换器132调整第一数据信号data1和第二数据信号data2的精度，从而使得第一数据信号data1和第二数据信号data2的精度不同，以降低相邻灰阶之间的电压分度，提高灰阶显示的连续性、完整性，避免部分灰阶丢失。

阈值电压Vth补偿进第一数据信号data1和第二数据信号data2的差值中时，流经发光器件D的电流大小与阈值电压Vth无关，即使得流经发光器件D的电流I₁＝k(Vgs-Vth)²＝k(data1-data2)²，其中k为常数，data1为第一数据信号data1，data2为第二数据信号data2。由于电流I₁＝k(data1-data2)²，而data1和data2的精度不同，所以电流I₁的精度和data1、data2中精度较高的相同。

阈值电压Vth补偿进第一数据信号data1和第二数据信号data2的差值中包括：data1＝data1′+Vth；或者，data2＝data2′-Vth；或者，data1＝data1′+Vth1且data2＝data2′-Vth2，其中Vth1+Vth2＝Vth；其中的data1′和data2′为未补偿之前的原始数据信号，Vth1为对原始数据信号data1′的补偿信号，Vth2为对原始数据信号data2′的补偿信号。

如图8a所示，第一数模转换器131通过开关K1与数据信号端Data相藕接，第二数模转换器132通过开关K2与第三节点N3相藕接，模数转换器12通过第三开关K3与第三节点N3相藕接。

或者，如图8b所示，第一数模转换器131通过开关K1与第三节点N3相藕接，第二数模转换器132通过开关K2与数据信号端Data相藕接，模数转换器12通过第三开关K3与第三节点N3相藕接。

本领域技术人员可以理解的是，第一数模转换器131、第二数模转换器132和模数转换器12可以集成在源极驱动器中，也可以作为单独的模块与像素驱动电路11相藕接，均可以保证像素驱动电路11的正常工作，因此本申请仅以上述三个转换器设置在源极驱动器中为例进行说明。

需要说明的是，本申请中的晶体管均以N型晶体管为例进行说明，但晶体管的类型并不限于N型，其还可以是P型晶体管。晶体管中的第一极为源极，第二极为漏极。

需要说明的是，本申请中的第一节点N1、第二节点N2和第三节点N3并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点。VDD、Data、Gate等既用于表示相应的信号端，也可以用于表示相应的信号。

本申请实例还提供一种像素驱动电路11的控制方法，包括在多个图像帧内控制像素驱动电路11的控制方法；多个图像帧中的一个图像帧包括消隐时段和显示时段；其中，消隐时段包括：第一重置阶段、第一数据写入阶段、感测阶段、数据回传阶段；显示时段包括：第二重置阶段、第二数据写入阶段、发光阶段。

如图9a所示，在一图像帧内控制像素驱动电路11的控制方法包括：

S1、针对图6a所示的结构结合图9b所示，或者，针对图6b所示的结构结合图9c所示，在消隐时段中的第一重置阶段，数据写入子电路110对第一节点N1和第二节点N2进行重置。

针对图6a所示的结构结合图9b所示，在第一重置阶段，第一栅极驱动信号控制第一晶体管T1开启，数据信号端Data提供的第一数据信号data1写入第一节点N1，在第二栅极驱动信号的控制下，第二晶体管T2开启，复用信号端Reuse提供的第二数据信号data2写入第二节点N2，在第一重置节阶段，第一数据信号data1和第二数据信号data2均为低电位信号，因此可以实现对第一节点N1和第二节点N2的复位，也即重置。

针对图6b所示的结构结合图9c所示，在第一重置阶段，第一栅极驱动信号控制第一晶体管T1开启，复用信号端Reuse提供的第一数据信号data1写入第一节点N1，实现对第一节点N1的重置；在第二栅极驱动信号端Gate2的控制下，第二晶体管T2开启，数据信号端Data提供的第二数据信号data2写入第二节点N2，实现对第二节点N2的重置。

S2、在消隐时段中的第一数据写入阶段，数据写入子电路110在栅极驱动信号端的控制下，将数据信号写入第一节点N1。

针对图6a所示的结构结合图9b所示，在第一栅极驱动信号端Gate1的控制下，第一晶体管T1开启，数据信号端Data将数据信号写入第一节点N1。

针对图6b所示的结构结合图9c所示，在第一栅极驱动信号的控制下，第一晶体管T1开启，复用信号端Reuse将其提供的数据信号写入第一节点N1。

S3、在消隐时段中的感测阶段，第一节点N1控制驱动控制子电路111将信号传输至第二节点N2。

针对图6a所示的结构结合图9b所示，或者，针对图6b所示的结构结合图9c所示，第三晶体管T3开启，在电源电压信号端VDD提供的电源电压信号的作用下，对第二节点N2进行充电，直至第二节点N2的电位不再变化。

需要说明的是，虽然在该阶段，第二节点N2中存在电流，但是该电流并不能驱动发光器件D发光。

S4、在消隐时段中的数据回传阶段，在栅极驱动信号端的控制下，第二节点N2将信号传输至第三节点N3；其中，第三节点N3处的信号为补偿信号。

针对图6a所示的结构结合图9b所示，在第二栅极驱动信号端Gate2的控制下，第二晶体管T2开启，使得第三节点N3的电位大小等于第二节点N2的电位大小相等。

针对图6b所示的结构结合图9c所示，在第三栅极驱动信号端Gate3的控制下，第四晶体管T4开启，使得第三节点N3的电位大小等于第二节点N2的电位大小相等。

第三节点N3的电压信号在经过处理后可以被源极驱动器补偿进第一数据信号data1和/或第二数据信号data2中，以消除第三晶体管T3的阈值电压对用于驱动发光器件D发光的电流I₁的影响。

示例的，如图8a-图8b所示，第三节点N3的信号经模数转换器12转换后，再经源极驱动器处理，最后经模数转换器12的处理，可将阈值电压Vth传输至第一数据信号data1和第二数据信号data2中，以使得data1-data2的差值中包含了对驱动晶体管的阈值电压Vth的补偿，从而使得用于驱动发光器件D发光的电流I₁与驱动晶体管的阈值电压Vth无关，提高显示装置1显示亮度的均一性。

需要说明的是，在上述的第一数据写入阶段，数据写入子电路110写入第一节点N1的数据信号并不能驱动发光器件D发光，该数据信号仅用于在感测阶段控制驱动晶体管开启。而驱动晶体管开启后，再通过电源电压信号端VDD向第二节点N2充电，直至第二节点N2的电位不再变化，然后再在栅极驱动信号端的控制下，将第二节点N2的信号传输至第三节点N3，从而以获得补偿信号。

S5、在显示时段中的第二重置阶段，数据写入子电路110对第一节点N1和第二节点N2进行重置。

第二重置阶段中电路的工作状态和第一重置阶段中电路的工作状态相同，因此不再赘述。

S6、在显示时段中的第二数据写入阶段，数据写入子电路110在栅极驱动信号端的控制下，将第一数据信号data1写入第一节点N1，将第二数据信号data2写入第二节点N2；其中，第一数据信号data1和第二数据信号data2的大小与补偿信号有关，且第一数据信号data1和第二数据信号data2的精度不同。

在消隐时段中的数据回传阶段，补偿信号已传输至源极驱动信号中，因此，在显示时段中的第二数据写入阶段，写入第一节点N1的第一数据信号data1和/或写入节点的第二数据信号data2为已经过补偿后的数据信号。

针对图6a所示的结构结合图9b所示，或者，针对图6b所示的结构结合图9c所示，在第一栅极驱动信号端Gate1的控制下，第一晶体管T1开启，将数据信号端Data提供的第一数据信号data1写入第一节点N1，并对电容C充电；在第二栅极驱动信号端Gate2的控制下，第二晶体管T2开启，将复用信号端Reuse提供的第二数据信号data2写入第二节点N2。

S7、在显示时段中的发光阶段，第一节点N1和第二节点N2控制与第二节点N2相藕接的发光器件D发光。

针对图6a所示的结构结合图9b所示，或者针对图6b所示的结构结合图9c所示，第三晶体管T3开启，由于电源电压信号端VDD提供的电源电压信号的作用和电荷保持定律，电容C开始放电，第一节点N1的电位继续升高，第二节点N2的电位继续升高，发光器件D开始发光。

需要说明的是，在本申请提供的像素驱动电路11的控制方法中，在一图像帧中，并不是每个亚像素中的像素驱动电路11的控制方法中都包括消隐时段，在一些像素驱动电路11中，像素驱动电路11的控制方法仅包括显示时段。

可选的，在驱动控制子电路111包括驱动晶体管的情况下，第一数据信号data1和第二数据信号data2的大小与补偿信号有关。驱动晶体管根据第一数据信号data1和第二数据信号data2驱动发光器件D发光，且与驱动晶体管的阈值电压Vth无关。

参考图6a-图8b所示，驱动晶体管为第三晶体管T3，第三晶体管T3在驱动发光器件D发光时，流经发光器件D的电流I₁＝k(data1-data2)²，由于第一数据信号data1和第二数据信号data2的差值中已对驱动晶体管的阈值电压进行了补偿，因此I₁的大小与驱动晶体管的管阈值电压无关。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：

数据写入子电路，与数据信号端、复用信号端、栅极驱动信号端、第一节点和第二节点相藕接；

在所述数据信号端提供第一数据信号，所述复用信号端提供第二数据信号，或者，所述数据信号端提供第二数据信号，所述复用信号端提供第一数据信号，且所述第一数据信号的精度和所述第二数据信号的精度不同的情况下；所述数据写入子电路配置为，在所述栅极驱动信号的控制下，将所述第一数据信号写入所述第一节点，将所述第二数据信号写入所述第二节点；

驱动控制子电路，与电源电压信号端、所述第一节点和所述第二节点相耦接；所述驱动控制子电路配置为，在所述第一节点和所述第二节点的控制下驱动与所述第二节点相藕接的发光器件发光。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述数据写入子电路还与第三节点相藕接，所述数据写入子电路还配置为，在所述栅极驱动信号端的控制下，将所述第二节点的信号传输至所述第三节点。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述数据写入子电路包括第一数据写入单元和第二数据写入单元；所述栅极驱动信号端包括第一栅极驱动信号端和第二栅极驱动信号端；

所述第一数据写入单元与所述数据信号端、所述第一栅极驱动信号端、所述第一节点和所述第二节点相藕接；所述第一数据写入单元配置为，在第一栅极驱动信号端的控制下，将所述数据信号端提供的第一数据信号传输至所述第一节点；

所述第二数据写入单元与所述复用信号端、所述第二栅极驱动信号端、所述第二节点和所述第三节点相藕接；所述第二数据写入单元配置为，在所述第二栅极驱动信号端的控制下，将所述复用信号端提供的第二数据信号传输至第二节点，以及将所述第二节点的信号传输至所述第三节点。

4.根据权利要求2所述的像素驱动电路，其特征在于，所述数据写入子电路包括第一数据写入单元和第二数据写入单元；所述栅极驱动信号端包括第一栅极驱动信号端、第二栅极驱动信号端和第三栅极驱动信号端；

所述第一数据写入单元与所述复用信号端、所述第一栅极驱动信号端、所述第三栅极驱动信号端、第一节点、第二节点和所述第三节点相藕接；所述第一数据写入单元配置为，在所述第一栅极驱动信号端的控制下，将所述复用信号端提供的第一数据信号传输至第一节点，在所述第三栅极驱动信号端的控制下，将所述第二节点的信号传输至第三节点；

所第二数据写入单元与所述数据信号端、所述第二栅极驱动信号端和所述第二节点相藕接；所述第二数据写入单元配置为，在所述第二栅极驱动信号端的控制下，将所述数据信号端提供的第二数据信号传输至所述第二节点。

5.根据权利要求3所述的像素驱动电路，其特征在于，

所述第一数据写入单元包括第一晶体管和电容；所述第一晶体管的栅极与所述第一栅极驱动信号端相藕接，所述第一晶体管的第一极所述数据信号端相藕接，所述第一晶体管的第二极与所述第一节点相藕接；所述电容的一端与所述第一节点相藕接，另一端与所述第二节点相藕接；

所述第二数据写入单元包括第二晶体管；所述第二晶体管的栅极与所述第二栅极驱动信号端相藕接，所述第二晶体管的第一极与所述复用信号端和所述第三节点相藕接；所述第二晶体管的第二极与所述第二节点相藕接；

所述驱动控制子电路包括第三晶体管，所述第三晶体管为驱动晶体管；所述第三晶体管的栅极与所述第一节点相藕接，所述第三晶体管的第一极与所述第二节点相藕接，所述第三晶体管的第二极与所述电源电压信号端相藕接。

6.根据权利要求4所述的像素驱动电路，其特征在于，

所述第一数据写入单元包括第一晶体管、第四晶体管和电容；所述第一晶体管的栅极与所述第一栅极驱动信号端相藕接，所述第一晶体管的第一极与所述复用信号端相藕接，所述第一晶体管的第二极与所述第一节点相藕接；所述第四晶体管的栅极与所述第三栅极驱动信号端相藕接，所述第四晶体管的第一极与所述第二节点相藕接，所述第四晶体管的第二极与所述第三节点相藕接；

所述第二数据写入单元包括第二晶体管；所述第二晶体管的栅极与所述第二栅极驱动信号端相藕接，所述第二晶体管的第一极与所述数据信号端相藕接，所述第二晶体管的第二极与所述第二节点相藕接；

所述驱动控制子电路包括第三晶体管，所述第三晶体管为驱动晶体管；所述第三晶体管的栅极与所述第一节点相藕接，所述第三晶体管的第一极与所述第二节点相藕接，所述第三晶体管的第二极与所述电源电压信号端相藕接。

7.一种显示装置，其特征在于，包括如权利要求1-6任一项所述的像素驱动电路和发光器件。

8.根据权利要求7所述的显示装置，其特征在于，所述显示装置包括多个亚像素，每个亚像素对应设置一个所述像素驱动电路；

所述显示装置还包括：n条扫描信号线、2n条数据信号线，其中n为正整数；

同一行亚像素对应的各像素驱动电路与同一条扫描信号线相藕接；

同一列亚像素对应的各像素驱动电路与两条数据信号线相藕接。

9.一种像素驱动电路的控制方法，其特征在于，包括在多个图像帧内控制所述像素驱动电路的控制方法；多个图像帧中的一个图像帧包括显示时段；所述显示时段包括：第二重置阶段、第二数据写入阶段、发光阶段；

在一图像帧内控制所述像素驱动电路的控制方法包括：

在显示时段中的第二重置阶段，数据写入子电路对第一节点和第二节点进行重置；

在显示时段中的第二数据写入阶段，数据写入子电路在栅极驱动信号端的控制下，将第一数据信号写入第一节点，将第二数据信号写入第二节点；其中，所述第一数据信号和所述第二数据信号的精度不同；

在显示时段中的发光阶段，所述第一节点和所述第二节点控制与所述第二节点相藕接的发光器件发光。

10.根据权利要求9所述的像素驱动电路的控制方法，其特征在于，多个图像帧中的一个图像帧还包括消隐时段，所述消隐时段位于所述显示时段之前；所述消隐时段包括：第一重置阶段、第一数据写入阶段、感测阶段、数据回传阶段；

在一图像帧内控制所述像素驱动电路的控制方法包括：

在消隐时段中的第一重置阶段，数据写入子电路对第一节点和第二节点进行重置；

在消隐时段中的第一数据写入阶段，数据写入子电路在栅极驱动信号端的控制下，将数据信号写入第一节点；

在消隐时段中的感测阶段，所述第一节点控制驱动控制子电路将信号传输至第二节点。

Images