CN111398777B - 基于合成偏差的模拟电路测试激励优化方法 - Google Patents

基于合成偏差的模拟电路测试激励优化方法 Download PDF

Info

Publication number
CN111398777B
CN111398777B CN202010163778.XA CN202010163778A CN111398777B CN 111398777 B CN111398777 B CN 111398777B CN 202010163778 A CN202010163778 A CN 202010163778A CN 111398777 B CN111398777 B CN 111398777B
Authority
CN
China
Prior art keywords
amplitude
phase
frequency
frequency point
deviation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010163778.XA
Other languages
English (en)
Other versions
CN111398777A (zh
Inventor
杨智明
俞洋
李萌婕
彭喜元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN202010163778.XA priority Critical patent/CN111398777B/zh
Publication of CN111398777A publication Critical patent/CN111398777A/zh
Application granted granted Critical
Publication of CN111398777B publication Critical patent/CN111398777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

基于合成偏差的模拟电路测试激励优化方法，涉及模拟电路故障检测领域。本发明是为了解决脉冲激励对于特征微弱的潜在故障不能有效激励的问题。本发明采集被测电路中所有元件的敏感频率，并将所有元件的敏感频率构成被测电路的敏感频率集，采用贪婪算法对敏感频率集进行去冗余处理，获得优化后的测试激励。能够更好激发元器件特征微弱的潜在故障特征，在减少测试激励集规模的同时提高了模拟电路潜在故障的检测率。

Description

基于合成偏差的模拟电路测试激励优化方法
技术领域
本发明属于模拟电路故障检测领域。
背景技术
在电子系统中大部分电路都是数字电路，但是仍然存在一部分模拟电路，而且系统中大部分的故障都来源于模拟电路。当前由于模拟电路状态连续变化、存在非线性关系和元器件的容差等增加了故障检测和定位的难度。
模拟电路有两种故障状态：一是在电路批量生产阶段，该阶段的电路仍能保持电路工作状态正常，但是针对元器件自身缺陷导致参数微弱偏差和引脚焊点虚焊导致等效电阻增大引起的潜在故障，是无法被检测出来的；二是在电路投入使用后，由于自身因素(电流、电压)和环境因素(温度、湿度、辐射)的影响，随着工作时间的增加元器件的参数发生不可避免的偏差。
模拟电路的故障诊断一般分为四个步骤：测试激励生成、测试节点的选择、故障的特征提取和故障的检测与定位。其中，测试激励生成的含义即为：要诊断或检测的待测电路生成所需的一个或多个测试激励信号，对于所生成的测试激励信号的要求为：在最少的测试信号的激励下，待测电路的故障能够被快速激发出来。因此，测试激励生成虽然是故障诊断的第一个环节，但也是故障诊断的首要任务，因为测试激励的选择直接决定了待测电路的初步故障特征。尤其对于故障特征较为微弱的故障状态，合适的测试激励能够产生更加明显的故障特征，从而更易于进行故障检测。
目前交流信号源中常用的测试激励为脉冲信号，其含有丰富交流频率，能够全面激发电路的故障特征。但是由于各次谐波的幅值分量较小，因此脉冲激励对于对电路影响较大的硬故障和大偏差的软故障比较有效，对于特征微弱的潜在故障不能有效激励。因此，就需要对能够激励出更加明显故障特征的测试激励生成方法进一步进行研究。
发明内容
本发明是为了解决脉冲激励对于特征微弱的潜在故障不能有效激励的问题，现提供基于合成偏差的模拟电路测试激励优化方法。
基于合成偏差的模拟电路测试激励优化方法，采集被测电路中所有元件的敏感频率，并将所有元件的敏感频率构成被测电路的敏感频率集，采用贪婪算法对敏感频率集进行去冗余处理，获得被测电路的最优频率集，将该最优频率集作为被测电路优化后的测试激励；
被测电路中每个元件敏感频率的采集方法均包括以下步骤：
步骤一：采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，分别获得N条元件处于正常状态下的幅值频率响应曲线、N条元件处于正常状态下的相位频率响应曲线、N条元件处于故障状态下的幅值频率响应曲线和N条元件处于故障状态下的相位频率响应曲线，分别从正常状态和故障状态下的幅值频率响应曲线和相位频率响应曲线中、获得元件分别处于正常状态和故障状态下、全频带内每个频点的幅值特征和相位特征，N为正整数；
步骤二：利用每个频点的幅值特征和相位特征分别计算元件每个频点的幅值偏差和相位偏差，分别将每个频点的幅值偏差和相位偏差进行叠加，获得每个频点的幅值偏差特征和相位偏差特征，幅值偏差特征和相位偏差特征共同作为特征偏差；
步骤三：分别对每条幅值频率响应曲线和相位频率响应曲线进行插值处理，并分别计算插值处理后每条曲线中每个频点的幅值斜率和相位斜率；
步骤四：分别计算每个频点的幅值斜率和相位斜率的差值，并分别将差值进行叠加，获得每个频点的幅值斜率偏差和相位斜率偏差，幅值斜率偏差和相位斜率偏差共同作为斜率偏差；
步骤五：将每个频点的特征偏差和斜率偏差进行归一化处理，然后分别进行偏差合成，选取所有合成偏差值中最大值对应的测试激励频率作为元件的敏感频率。
进一步的，上述步骤一具体为：
采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，获得N条元件处于正常状态下的幅值频率响应曲线，从每条曲线中分别获得每个频点的电压值，并将该电压值作为元件正常状态下的幅值特征，
采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，获得N条元件处于正常状态下的相位频率响应曲线，从每条曲线中分别获得每个频点的相位值，并将该相位值作为元件正常状态下的相位特征，
采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，获得N条元件处于故障状态下的幅值频率响应曲线，从每条曲线中分别获得每个频点的电压值，并将该电压值作为元件故障状态下的幅值特征，
采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，获得N条元件处于故障状态下的相位频率响应曲线，从每条曲线中分别获得每个频点的相位值，并将该相位值作为元件故障状态下的相位特征。
进一步的，上述步骤二包括以下子步骤：
步骤二一：分别将元件每个频点正常状态下的幅值特征与故障状态下的幅值特征做差，获得每个频点的幅值偏差，
分别将元件每个频点正常状态下的相位特征与故障状态下的相位特征做差，获得每个频点的相位偏差；
步骤二二：将每个频点的所有幅值偏差进行叠加，获得每个频点的幅值偏差特征，
将每个频点的所有相位偏差进行叠加，获得每个频点的相位偏差特征。
进一步的，上述步骤三包括以下子步骤：
步骤三一：分别对每条幅值频率响应曲线和相位频率响应曲线以0.0001为间隔进行插值处理；
步骤三二：利用下式计算插值处理后每条正常状态下幅值频率响应曲线中每个频点的幅值斜率kv1：
Figure BDA0002406699250000031
其中，df为插值间隔，df＝0.0001，v1为正常状态下曲线在当前频点的幅度值，v2为正常状态下曲线在下一频点的幅度值，所述下一频点为当前频点加上df之后的频点；
步骤三三：利用下式计算插值处理后每条正常状态下相位频率响应曲线中每个频点的相位斜率kp1：
Figure BDA0002406699250000032
其中，p1为正常状态下曲线在当前频点的相位值，p2为正常状态下曲线在下一频点的相位值；
步骤三四：利用下式计算插值处理后每条故障状态下幅值频率响应曲线中每个频点的幅值斜率kv2：
Figure BDA0002406699250000033
其中，v3为故障状态下曲线在当前频点的幅度值，v4为故障状态下曲线在下一频点的幅度值；
步骤三五：利用下式计算插值处理后每条故障状态下相位频率响应曲线中每个频点的相位斜率kp2：
Figure BDA0002406699250000041
其中，p3为故障状态下曲线在当前频点的相位值，p4为故障状态下曲线在下一频点的相位值。
进一步的，上述步骤四具体为：
分别将每个频点正常状态下的幅值斜率与故障状态下的幅值斜率做差，并将所有差值进行叠加，获得幅值斜率偏差；
分别将正常状态下的相位斜率与故障状态下的相位斜率做差，并将所有差值进行叠加，获得相位斜率偏差。
进一步的，上述步骤五具体包括：
利用下式将每个频点的幅值偏差特征Uvi和幅值斜率偏差Uki进行合成，获得每个频点的幅值合成偏差Uvki：
Figure BDA0002406699250000042
利用下式将每个频点的相位偏差特征Upi和相位斜率偏差Uqi进行合成，获得每个频点的相位合成偏差Upqi：
Figure BDA0002406699250000043
进一步的，上述获得被测电路的最优频率集的具体方法为：
子步骤一：将被测电路中所有故障元件作为行向量，将所有故障元件的敏感频率作为列向量，构成初始矩阵，该初始矩阵中的每个元素为故障器件的合成偏差，每个故障元件的所有合成偏差之和为代价，
子步骤二：将合成偏差大于1的元素替换为1，合成偏差小于1的元素替换为0，
子步骤三：将代价最大的一列所对应的敏感频率放入最优频率集中，然后删除代价最大的一列和该列中元素1所在行，获得新矩阵，
子步骤四：重复子步骤三，直至所有行均被删除，获得被测电路的最优频率集。
采用本发明所述的基于合成偏差的模拟电路测试激励优化方法生成的测试激励信号，能够更好激发元器件特征微弱的潜在故障特征，在减少测试激励集规模的同时提高了模拟电路潜在故障的检测率。
附图说明
图1为电路正常状态和故障状态的幅度频率响应图。
具体实施方式
从本质上来讲，区分模拟电路的正常状态和潜在故障状态的根本在于寻找这两种电路状态下的输出响应的偏差最大的点，因此本实施方式引入合成偏差来衡量模拟电路中的元器件故障状态与正常工作状态的偏离程度，并结合贪婪算法，获得最大的合成偏差对应的最优频率集，减少测试激励集的规模，提高模拟电路的潜在故障诊断率。具体如下：
具体实施方式一：参照图1具体说明本实施方式，本实施方式所述的基于合成偏差的模拟电路测试激励优化方法，采集被测电路中所有元件的敏感频率，并将所有元件的敏感频率构成被测电路的敏感频率集，采用贪婪算法对敏感频率集进行去冗余处理，获得被测电路的最优频率集，将该最优频率集作为被测电路优化后的测试激励；
被测电路中每个元件敏感频率的采集方法均包括以下步骤：
在模拟电路中，每个器件的故障状态都有一个最优频率，该最优频率能够最大化的激发其对应的故障特征。因此本实施方式首先对模拟电路进行频率扫描分析，获取模拟电路正常状态和故障状态下的频率响应，具体如以下步骤一：
步骤一：采用pspice(Simulation Program with Integrated CircuitEmphasis，用于微机系列的通用电路分析程序)仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，获得N条元件处于正常状态下的幅值频率响应曲线，从每条曲线中分别获得每个频点的电压值，并将该电压值作为元件正常状态下的幅值特征，每条曲线共有X个频点，每个频点对应有N个幅值特征；
采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，获得N条元件处于正常状态下的相位频率响应曲线，从每条曲线中分别获得每个频点的相位值，并将该相位值作为元件正常状态下的相位特征，每条曲线共有X个频点，每个频点对应有N个相位特征；
采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，获得N条元件处于故障状态下的幅值频率响应曲线，从每条曲线中分别获得每个频点的电压值，并将该电压值作为元件故障状态下的幅值特征，每条曲线共有X个频点，每个频点对应有N个幅值特征；
采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，获得N条元件处于故障状态下的相位频率响应曲线，从每条曲线中分别获得每个频点的相位值，并将该相位值作为元件故障状态下的相位特征每条曲线共有X个频点，每个频点对应有N个相位特征；
上述N和X均未正整数。
步骤二：
步骤二一：将元件正常状态下第i条幅值频率响应曲线中第j个频点的幅值特征与故障状态下第i条幅值频率响应曲线中第j个频点的幅值特征做差，获得第i条幅值频率响应曲线中第j个频点的幅值偏差，由于每个频点对应了N条幅值频率响应曲线，因此分别将元件每个频点正常状态下的幅值特征与故障状态下的幅值特征做差，则每个频点共获得N个幅值偏差，其中，i＝1,2,…,N，j＝1,2,…,X；
同理，分别将元件每个频点正常状态下的相位特征与故障状态下的相位特征做差，则每个频点共获得N个相位偏差；
步骤二二：将每个频点的N个幅值偏差进行叠加，获得每个频点的幅值偏差特征，共有X个幅值偏差特征，将每个频点的N个相位偏差进行叠加，获得每个频点的相位偏差特征，共有X个相位偏差特征；
将上述所有幅值偏差特征和相位偏差特征共同作为特征偏差。
步骤三：分别对每条幅值频率响应曲线和相位频率响应曲线进行插值处理，并分别计算插值处理后每条曲线中每个(X个)频点的幅值斜率和相位斜率，具体如下：
步骤三一：分别对N条元件处于正常状态下的幅值频率响应曲线以0.0001为间隔进行插值处理，分别对N条元件处于正常状态下的相位频率响应曲线以0.0001为间隔进行插值处理，分别对N条元件处于故障状态下的幅值频率响应曲线以0.0001为间隔进行插值处理，分别对N条元件处于故障状态下的相位频率响应曲线以0.0001为间隔进行插值处理；
步骤三二：利用下式计算插值处理后每条正常状态下幅值频率响应曲线中每个频点的幅值斜率kv1(每条曲线包括X个频点，对应了X个斜率)：
Figure BDA0002406699250000061
其中，df为插值间隔，df＝0.0001，v1为正常状态下曲线在当前频点的幅度值，v2为正常状态下曲线在下一频点的幅度值，所述下一频点为当前频点加上df之后的频点；
步骤三三：利用下式计算插值处理后每条正常状态下相位频率响应曲线中每个频点的相位斜率kp1：
Figure BDA0002406699250000071
其中，p1为正常状态下曲线在当前频点的相位值，p2为正常状态下曲线在下一频点的相位值；
步骤三四：利用下式计算插值处理后每条故障状态下幅值频率响应曲线中每个频点的幅值斜率kv2：
Figure BDA0002406699250000072
其中，v3为故障状态下曲线在当前频点的幅度值，v4为故障状态下曲线在下一频点的幅度值；
步骤三五：利用下式计算插值处理后每条故障状态下相位频率响应曲线中每个频点的相位斜率kp2：
Figure BDA0002406699250000073
其中，p3为故障状态下曲线在当前频点的相位值，p4为故障状态下曲线在下一频点的相位值。
步骤四：将第i条曲线中第j个频点正常状态下的正常状态下的幅值斜率与故障状态下的幅值斜率做差，获得幅值斜率差值，对应了N个幅值斜率差值，将N个幅值斜率差值进行叠加，每个频点获得一个幅值斜率偏差，共有X个幅值斜率偏差；
同理，分别将正常状态下的相位斜率与故障状态下的相位斜率做差，对应了N个相位斜率差值，将N个相位斜率差值进行叠加，每个频点获得一个相位斜率偏差，共有X个相位斜率偏差；
将上述所有幅值斜率偏差和相位斜率偏差共同作为斜率偏差。
步骤五：将每个频点的特征偏差和斜率偏差进行归一化处理，然后分别进行偏差合成，选取X个幅值合成偏差和X个相位合成偏差中最大值对应的测试激励频率作为元件的敏感频率；
具体的偏差合成的方法为：
利用下式将第j个频点的幅值偏差特征Uvi和第j个频点的幅值斜率偏差Uki进行合成，获得第j个频点的幅值合成偏差Uvki，共有X个幅值合成偏差：
Figure BDA0002406699250000081
利用下式将第j个频点的相位偏差特征Upi和第j个频点的相位斜率偏差Uqi进行合成，获得第j个频点的相位合成偏差Upqi，共有X个相位合成偏差：
Figure BDA0002406699250000082
进一步的，上述获得被测电路的最优频率集的具体方法为：
子步骤一：将被测电路中所有故障元件作为行向量，将所有故障元件的敏感频率作为列向量，构成初始矩阵，该初始矩阵中的每个元素为故障器件的合成偏差，每个故障元件的所有合成偏差之和为代价，
子步骤二：将合成偏差大于1的元素替换为1，合成偏差小于1的元素替换为0，
子步骤三：将代价最大的一列所对应的敏感频率放入最优频率集中，然后删除代价最大的一列和该列中元素1所在行，获得新矩阵，
子步骤四：重复子步骤三，直至所有行均被删除，获得被测电路的最优频率集。
偏差(Bias)分为尺寸偏差和极限偏差。尺寸偏差(以下简称偏差)的定义是某一尺寸减去公称尺寸所得的代数差。本实施方式中，偏差是电路潜在故障状态下的特征值减去电路正常状态下的特征值。
上述步骤中，以幅度频率响应为例，在电路的幅度频率响应曲线中，x轴为频率，y轴为特征值，在x轴上取一频点x0，该频点对应的y轴值为y1(正常状态下的幅度)、y2(故障状态下的幅度)，在点(x0，y1)和(x0，y2)处仅有两点差别：第一个是幅度偏差，另一个是斜率偏差。对这两个偏差进行合成，获得该点正常状态和故障状态的合成偏差。如图1所示为电路正常状态和故障状态的幅度频率响应。
通过求出每个频点的斜率偏差与每个频点的特征值偏差获得频率响应曲线中每个频点的合成偏差，对于相位特征也是如此。
在进行故障检测时，要得到最大偏差对应的频率，在该频率下电路正常状态和故障状态的差别最大，这样才能够获得较高的故障诊断率。即幅度最大合成偏差和相位最大合成偏差为：
Uvk(fvbest)＝max(Uvki)
Upk(fpbest)＝max(Upki)
但是，在检测故障的时候只能使用一组特征数据来进行检测，所以获得最终的最大合成偏差为：
Umax＝max[Uvk(fvbest)，Upk(fpbest)]。
电路中每个器件对电路的影响各不同，因此发生故障时用于表征的敏感频率也存在差异，所以该最大合成偏差Umax对应的频率为最优频率。
采用贪婪算法将测试激励集优化的问题转化为集合覆盖问题。首先构造初始矩阵，该矩阵的行向量为电路故障器件，列向量为敏感频率，每个敏感频率对应的所有故障元器件的合成偏差的和为代价，如表1所示，其中fault为故障器件，fre为测试激励的频率，T为每个测试激励对应的代价。
表1初始矩阵
Figure BDA0002406699250000091
该初始矩阵的每个元素表示故障器件的合成偏差，合成偏差越大该频率的激励效果就越好，在这里制定一个原则对初始矩阵进行简化：当矩阵中的故障器件对应合成偏差大于1时，记为1，小于M时记为0，M值根据最大合成偏差的值来确定。如表2所示，记M值为1则：
表2简化矩阵
Figure BDA0002406699250000092
Figure BDA0002406699250000101
接着将按照代价的大小依次选择若干列盖住所有的行，使得这些被选中列的代价之和尽量地小。也就是说在保证所有的激励覆盖所有的故障器件的同时代价也最小。
C＝∑Ti
在贪婪算法中，从构建初始矩阵开始，接着将其转化为简化矩阵，选择代价最大的一列也就是合成误差最大的一列对应的激励来覆盖那些没有被覆盖的器件，然后去掉相应的行和列，获得新的矩阵，从这个新的矩阵出发，按照贪婪策略，直至所有的故障器件都被覆盖。利用贪婪算法可以得到更为精简的最优测试激励集，缩小了测试激励集的规模。

Claims (3)

1.基于合成偏差的模拟电路测试激励优化方法，其特征在于，采集被测电路中所有元件的敏感频率，并将所有元件的敏感频率构成被测电路的敏感频率集，采用贪婪算法对敏感频率集进行去冗余处理，获得被测电路的最优频率集，将该最优频率集作为被测电路优化后的测试激励；
被测电路中每个元件敏感频率的采集方法均包括以下步骤：
步骤一：采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，分别获得N条元件处于正常状态下的幅值频率响应曲线、N条元件处于正常状态下的相位频率响应曲线、N条元件处于故障状态下的幅值频率响应曲线和N条元件处于故障状态下的相位频率响应曲线，分别从正常状态和故障状态下的幅值频率响应曲线和相位频率响应曲线中获得元件分别处于正常状态和故障状态下全频带内每个频点的幅值特征和相位特征，N为正整数；
步骤二：利用每个频点的幅值特征和相位特征分别计算元件每个频点的幅值偏差和相位偏差，分别将每个频点的幅值偏差和相位偏差进行叠加，获得每个频点的幅值偏差特征和相位偏差特征，幅值偏差特征和相位偏差特征共同作为特征偏差；
步骤二包括以下子步骤：
步骤二一：分别将元件每个频点正常状态下的幅值特征与故障状态下的幅值特征做差，获得每个频点的幅值偏差，
分别将元件每个频点正常状态下的相位特征与故障状态下的相位特征做差，获得每个频点的相位偏差；
步骤二二：将每个频点的所有幅值偏差进行叠加，获得每个频点的幅值偏差特征，
将每个频点的所有相位偏差进行叠加，获得每个频点的相位偏差特征；
步骤三：分别对每条幅值频率响应曲线和相位频率响应曲线进行插值处理，并分别计算插值处理后每条曲线中每个频点的幅值斜率和相位斜率；
步骤三包括以下子步骤：
步骤三一：分别对每条幅值频率响应曲线和相位频率响应曲线以0.0001为间隔进行插值处理；
步骤三二：利用下式计算插值处理后每条正常状态下幅值频率响应曲线中每个频点的幅值斜率kv1：
Figure FDA0003374693480000011
其中，df为插值间隔，df＝0.0001，v1为正常状态下曲线在当前频点的幅度值，v2为正常状态下曲线在下一频点的幅度值，所述下一频点为当前频点加上df之后的频点；
步骤三三：利用下式计算插值处理后每条正常状态下相位频率响应曲线中每个频点的相位斜率kp1：
Figure FDA0003374693480000021
其中，p1为正常状态下曲线在当前频点的相位值，p2为正常状态下曲线在下一频点的相位值；
步骤三四：利用下式计算插值处理后每条故障状态下幅值频率响应曲线中每个频点的幅值斜率kv2：
Figure FDA0003374693480000022
其中，v3为故障状态下曲线在当前频点的幅度值，v4为故障状态下曲线在下一频点的幅度值；
步骤三五：利用下式计算插值处理后每条故障状态下相位频率响应曲线中每个频点的相位斜率kp2：
Figure FDA0003374693480000023
其中，p3为故障状态下曲线在当前频点的相位值，p4为故障状态下曲线在下一频点的相位值；
步骤四：分别计算每个频点的幅值斜率和相位斜率的差值，并分别将差值进行叠加，获得每个频点的幅值斜率偏差和相位斜率偏差，幅值斜率偏差和相位斜率偏差共同作为斜率偏差；
步骤四具体为：
分别将每个频点正常状态下的幅值斜率与故障状态下的幅值斜率做差，并将所有差值进行叠加，获得幅值斜率偏差；
分别将正常状态下的相位斜率与故障状态下的相位斜率做差，并将所有差值进行叠加，获得相位斜率偏差；
步骤五：将每个频点的特征偏差和斜率偏差进行归一化处理，然后分别进行偏差合成，选取所有合成偏差值中最大值对应的测试激励频率作为元件的敏感频率；
步骤五具体包括：
利用下式将每个频点的幅值偏差特征Uvi和幅值斜率偏差Uki进行合成，获得每个频点的幅值合成偏差Uvki：
Figure FDA0003374693480000031
利用下式将每个频点的相位偏差特征Upi和相位斜率偏差Uqi进行合成，获得每个频点的相位合成偏差Upqi：
Figure FDA0003374693480000032
2.根据权利要求1所述的基于合成偏差的模拟电路测试激励优化方法，其特征在于，所述步骤一具体为：
采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，获得N条元件处于正常状态下的幅值频率响应曲线，从每条曲线中分别获得每个频点的电压值，并将该电压值作为元件正常状态下的幅值特征，
采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，获得N条元件处于正常状态下的相位频率响应曲线，从每条曲线中分别获得每个频点的相位值，并将该相位值作为元件正常状态下的相位特征，
采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，获得N条元件处于故障状态下的幅值频率响应曲线，从每条曲线中分别获得每个频点的电压值，并将该电压值作为元件故障状态下的幅值特征，
采用pspice仿真软件对被测电路元件进行频率扫描分析和N次蒙特卡洛仿真，获得N条元件处于故障状态下的相位频率响应曲线，从每条曲线中分别获得每个频点的相位值，并将该相位值作为元件故障状态下的相位特征。
3.根据权利要求1所述的基于合成偏差的模拟电路测试激励优化方法，其特征在于，获得被测电路的最优频率集的具体方法为：
子步骤一：将被测电路中所有故障元件作为行向量，将所有故障元件的敏感频率作为列向量，构成初始矩阵，该初始矩阵中的每个元素为故障器件的合成偏差，每个故障元件的所有合成偏差之和为代价，
子步骤二：将合成偏差大于1的元素替换为1，合成偏差小于1的元素替换为0，
子步骤三：将代价最大的一列所对应的敏感频率放入最优频率集中，然后删除代价最大的一列和该列中元素1所在行，获得新矩阵，
子步骤四：重复子步骤三，直至所有代价最大的一列和该列中元素1所在行均被删除，获得被测电路的最优频率集。
CN202010163778.XA 2020-03-10 2020-03-10 基于合成偏差的模拟电路测试激励优化方法 Active CN111398777B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010163778.XA CN111398777B (zh) 2020-03-10 2020-03-10 基于合成偏差的模拟电路测试激励优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010163778.XA CN111398777B (zh) 2020-03-10 2020-03-10 基于合成偏差的模拟电路测试激励优化方法

Publications (2)

Publication Number Publication Date
CN111398777A CN111398777A (zh) 2020-07-10
CN111398777B true CN111398777B (zh) 2022-03-15

Family

ID=71430843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010163778.XA Active CN111398777B (zh) 2020-03-10 2020-03-10 基于合成偏差的模拟电路测试激励优化方法

Country Status (1)

Country Link
CN (1) CN111398777B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087337A (zh) * 2009-12-04 2011-06-08 哈尔滨理工大学 非线性模拟电路诊断激励的退火遗传优化方法
CN103267942A (zh) * 2013-02-01 2013-08-28 电子科技大学 一种模拟电路的故障检测方法
CN103439646A (zh) * 2013-08-28 2013-12-11 深圳华越天芯电子有限公司 一种模拟电路测试矢量生成方法
CN104198922A (zh) * 2014-08-15 2014-12-10 电子科技大学 一种模拟电路早期故障诊断中的频率选择方法
CN107085179A (zh) * 2017-05-12 2017-08-22 哈尔滨工业大学 一种基于紧密度评价的模拟电路故障检测中测试激励生成方法
CN107133476A (zh) * 2017-05-12 2017-09-05 哈尔滨工业大学 一种基于响应混叠性度量的测试激励与测点的协同优化方法
CN107478981A (zh) * 2017-08-22 2017-12-15 哈尔滨工业大学 一种基于贪婪算法的测试激励集合优选方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859775B2 (en) * 2001-03-06 2005-02-22 Ntt Docomo, Inc. Joint optimization of excitation and model parameters in parametric speech coders

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087337A (zh) * 2009-12-04 2011-06-08 哈尔滨理工大学 非线性模拟电路诊断激励的退火遗传优化方法
CN103267942A (zh) * 2013-02-01 2013-08-28 电子科技大学 一种模拟电路的故障检测方法
CN103439646A (zh) * 2013-08-28 2013-12-11 深圳华越天芯电子有限公司 一种模拟电路测试矢量生成方法
CN104198922A (zh) * 2014-08-15 2014-12-10 电子科技大学 一种模拟电路早期故障诊断中的频率选择方法
CN107085179A (zh) * 2017-05-12 2017-08-22 哈尔滨工业大学 一种基于紧密度评价的模拟电路故障检测中测试激励生成方法
CN107133476A (zh) * 2017-05-12 2017-09-05 哈尔滨工业大学 一种基于响应混叠性度量的测试激励与测点的协同优化方法
CN107478981A (zh) * 2017-08-22 2017-12-15 哈尔滨工业大学 一种基于贪婪算法的测试激励集合优选方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Multi-frequency Test Generation for Incipient Faults in Analog Circuits Based On the Aliasing Measuring Model;YANG YU et al.;《DOI 10.1109/ACCESS.2018.2849697，IEEE Access》;20181231;第4卷;1-12 *
任意周期激励函数的模拟电路测试激励优化设计;罗慧 等;《电子学报》;20110831;第39卷(第8期);17-20 *
非线性模拟电路测试激励的智能优化设计;吴世浩 等;《电光与控制》;20190131;第26卷(第1期);1950-1954 *

Also Published As

Publication number Publication date
CN111398777A (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
US10901044B2 (en) Apparatuses and methods for testing electrochemical cells by measuring frequency response
Variyam et al. Enhancing test effectiveness for analog circuits using synthesized measurements
Vanhoenacker et al. Design of multisine excitations to characterize the nonlinear distortions during FRF-measurements
EP3477404A1 (en) Power system model parameter conditioning tool
Ghosh-Dastidar et al. Fault diagnosis in scan-based BIST using both time and space information
KR20080031921A (ko) 디바이스에 대한 테스트 데이터 획득 방법
CN1714295A (zh) 集成电路接触缺陷的测试方法和测试装置
Farayola et al. Quantile–quantile fitting approach to detect site to site variations in massive multi-site testing
CN111398777B (zh) 基于合成偏差的模拟电路测试激励优化方法
Devarakond et al. Concurrent device/specification cause–effect monitoring for yield diagnosis using alternate diagnostic signatures
CN101251574B (zh) 一种实时电子电路的故障诊断参数识别方法
CN114065681A (zh) Emc等效电路建模方法、系统和计算机设备
Variyam et al. Specification-driven test design for analog circuits
CN107861033B (zh) 振荡波局部放电检测系统定位误差的检定方法和系统
Srimani et al. Testing of analog circuits using statistical and machine learning techniques
Gómez et al. Analog circuit test based on a digital signature
Ali et al. On-chip embedded instruments data fusion and life-time prognostics of dependable VLSI-SoCs using machine-learning
Tadeusiewicz et al. A method for parametric and catastrophic fault diagnosis of analog linear circuits
JP2014119277A (ja) 接地抵抗計および接地抵抗測定方法、ならびにプログラム
Kolka et al. Parametric reduction of Jacobian matrix for fault analysis
Barragán et al. Low-cost signature test of RF blocks based on envelope response analysis
CN111090037A (zh) 一种仪控卡件的可靠性检测方法
Bhattacharya et al. Optimized wafer-probe and assembled package test design for analog circuits
Long et al. A classical parameter identification method and a modern test generation algorithm
Kapucu et al. Analyzing the feasibility of time correlated spectral entropy for the assessment of neuronal synchrony

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant