CN111384971A - 有限域中的数据处理方法、装置和解码器 - Google Patents

有限域中的数据处理方法、装置和解码器 Download PDF

Info

Publication number
CN111384971A
CN111384971A CN201811640837.7A CN201811640837A CN111384971A CN 111384971 A CN111384971 A CN 111384971A CN 201811640837 A CN201811640837 A CN 201811640837A CN 111384971 A CN111384971 A CN 111384971A
Authority
CN
China
Prior art keywords
power value
finite field
operator
power
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811640837.7A
Other languages
English (en)
Other versions
CN111384971B (zh
Inventor
朱永辉
沈梓荣
文宇波
高峰
许祥滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Leading Electronic Technology Co ltd
Original Assignee
Techtotop Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Techtotop Microelectronics Co Ltd filed Critical Techtotop Microelectronics Co Ltd
Priority to CN201811640837.7A priority Critical patent/CN111384971B/zh
Publication of CN111384971A publication Critical patent/CN111384971A/zh
Application granted granted Critical
Publication of CN111384971B publication Critical patent/CN111384971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明实施例适用于编解码技术领域，提供了一种有限域中的数据处理方法、装置和解码器，所述方法包括：输入有限域中的第一元素、第二元素以及操作符；查询预置的元素‑幂次表，分别得到所述第一元素的幂次值和第二元素的幂次值；根据所述操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果；查询预置的幂次‑元素表，确定所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果对应的目标元素；输出所述目标元素。本实施例根据有限域的特点，预先存储简单的元素‑幂次表和幂次‑元素表，而非有限域乘法和除法表本身，通过增加简单的算术加减操作，可大幅度降低多进制LDPC解码迭代算法对于存储空间的需求。

Description

有限域中的数据处理方法、装置和解码器
技术领域
本发明属于编解码技术领域，特别是涉及一种有限域中的数据处理方法、一种有限域中的数据处理装置、一种解码器及一种计算机可读存储介质。
背景技术
二进制LDPC(Binary Low-Density-Parity-Check，简称B-LDPC)码是一种具有稀疏校验矩阵的分组纠错码，适用于几乎所有的信道，可以以码长指数的形式快速接近香农理论的信道容量，是编码界近年来的研究热点。然而，当码长相对较短时，B-LDPC码的性能会出现一定程度的降低。因此，有学者在B-LDPC码的基础上提出了多进制LDPC(Non-BinaryLow-Density-Parity-Check，简称NB-LDPC)码。相对于B-LDPC码，特别是当码长较短时，NB-LDPC码理论上具有更优异的性能，目前，NB-LDPC码也开始逐渐被相关行业采纳为编码标准。例如，北斗卫星导航系统(BDS)。
NB-LDPC码的应用也带来了更为复杂的解码算法，例如，涉及有限域中的乘除法操作便十分复杂。有限域中的乘除法操作与普通的算术乘除法规则不一样，直接计算具有很高的时间复杂度。因此，通常的做法是预先存储有限域的乘法表和除法表，然后通过查表的方法进行快速乘除法计算。当有限域的阶数较低时，上述方法十分简单而且非常有效。然而，上述有限域乘法表和除法表与其阶数平方成正比，即高阶有限域乘法表和除法表需要非常大的存储空间。换句话说，上述预先存储，然后再查表的方法并不适合高阶有限域乘除法。
发明内容
有鉴于此，本发明实施例提供了一种有限域中的数据处理方法、装置和解码器，以解决现有技术中高阶有限域乘除法计算时间复杂度和空间复杂度过高的问题。
本发明实施例的第一方面提供了一种有限域中的数据处理方法，包括：
输入有限域中的第一元素、第二元素以及操作符；
查询预置的元素-幂次表，分别得到所述第一元素的幂次值和第二元素的幂次值；
根据所述操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果；
查询预置的幂次-元素表，确定所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果对应的目标元素；
输出所述目标元素。
可选地，所述操作符为有限域乘法操作符，所述根据所述操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果的步骤包括：
根据所述有限域乘法操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之和。
可选地，所述操作符为有限域除法操作符，所述根据所述操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果的步骤包括：
根据所述有限域除法操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之差。
可选地，还包括：
采用所述目标元素对多进制LDPC码进行编解码操作。
本发明实施例的第二方面提供了一种有限域中的数据处理装置，包括：
输入模块，用于输入有限域中的第一元素、第二元素以及操作符；
元素-幂次表查询模块，用于查询预置的元素-幂次表，分别得到所述第一元素的幂次值和第二元素的幂次值；
计算模块，用于根据所述操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果；
幂次-元素表查询模块，用于查询预置的幂次-元素表，确定所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果对应的目标元素；
输出模块，用于输出所述目标元素。
可选地，所述操作符为有限域乘法操作符，所述计算模块包括：
加法计算子模块，用于根据所述有限域乘法操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之和。
可选地，所述操作符为有限域除法操作符，所述计算模块包括：
减法计算子模块，用于根据所述有限域除法操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之差。
可选地，还包括：
解码模块，用于采用所述目标元素对多进制LDPC码进行解码操作。
本发明实施例的第三方面提供了一种解码器，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述有限域中的数据处理方法的步骤。
本发明实施例的第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述有限域中的数据处理方法的步骤。
与现有技术相比，本发明实施例包括以下优点：
本发明实施例，根据有限域的特点，预先存储简单的元素-幂次表和幂次-元素表，通过增加简单的算术加减操作，从而可以大幅度的降低采用多进制LDPC解码迭代算法进行解码时对于存储空间的需求。由于有限域的乘法/除法跟普通的乘除法不一样，如果用0-63表示64进制的有限域元素的话，元素2×3不等于元素6。其乘法或者除法计算比较复杂，一般需要用查找表来实现。因此，64进制的乘法需要通过查询64×64的表来实现，除法也是一样的。但是，如果将其转化成幂次表示的话，就可以采用普通的加减法来计算其乘法或者除法结果的幂次，然后再根据该幂次查找对应的元素即为乘法或者除法的最终结果。而幂次表只需要记录63个元素(0元素除外)，相对两个64×64的查找表便能够节省大量的存储空间，有助于降低多进制LDPC码迭代算法的复杂度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的一种有限域中的数据处理方法的步骤流程示意图；
图2是本发明一个实施例的一种有限域乘/除法的电路示意图；
图3是本发明一个实施例的一种有限域中的数据处理装置的示意图；
图4是本发明一个实施例的一种解码器的示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域技术人员应当清楚，在没有这些具体细节的其他实施例中也可以实现本发明。在其他情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
下面通过具体实施例来说明本发明的技术方案。
在抽象代数中，域是一种可进行加、减、乘、除运算的代数结构。如果某个域只包含有限个元素，则称其为有限域(finite field)。
在有限域中，任意非0元素均可以表示为其中任一非0元素的幂次。假定Ω为有限域GF(q)中的任一非0元素，X和Y为GF(q)中的任意元素，且分别可以表示为：
Figure BDA0001931092020000051
那么GF(q)中的乘除法可以表示为：
Figure BDA0001931092020000052
其中，(J±K)q表示加减法结果对有限域阶数q求余。
以64进制有限域为例说明，64进制有限域一共有64个元素，可以表示为a0,a1,…,a63(或者直接用0,1,…63表示)，除0元素(a0(0))外，其他元素均可以表示成其中一个元素的幂次(有限域的幂次)。例如，a1可以表示成a1的1次方，a2表示成a1的5次方…,a63表示成a1的17次方，上述各个元素的幂次仅为说明，并非真实幂次值。换句话说，a1-a63可以表示成a1的幂次，把基底a1换成a2,a3等其他非0元素也是成立的。
因此，根据上述有限域的特点，提出了本实施例的核心构思在于，预先存储简单的元素-幂次表和幂次-元素表，通过增加简单的算术加减操作，取代现有技术中的64进制的乘除法需要查询64×64的表来实现的方法，从而可以大幅度的降低采用多进制LDPC解码迭代算法进行解码时对于存储空间的需求。
参照图1，示出了本发明一个实施例的一种有限域中的数据处理方法的步骤流程示意图，具体可以包括如下步骤：
S101、输入有限域中的第一元素、第二元素以及操作符；
需要说明的是，本方法可以应用于对多进制LDPC(NB-LDPC)码的解码过程中。
在本发明实施例中，上述有限域中的第一元素、第二元素以及操作符可以分别以X、Y和OP表示，即第一元素X、第二元素Y，操作符OP。
S102、查询预置的元素-幂次表，分别得到所述第一元素的幂次值和第二元素的幂次值；
在本发明实施例中，预置的元素-幂次表中可以记录有根据选取的基底，各个非0元素对应的幂次值。即，各个非0元素可以表示为基底的幂次。
例如，若基底为a1，则元素-幂次表中可以记录各个非0元素可以表示为a1的几次幂，如前述示例中的[1,5,…17]。
因此，可以通过查询预置的元素-幂次表，确定第一元素X的幂次J，以及第二元素Y的幂次K。
S103、根据所述操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果；
在本发明实施例中，上述操作符可以为有限域乘法操作符或者有限域除法操作符。针对不同的操作符，相应的计算方式也不同。
例如，根据有限域乘法操作符，可以计算上述第一元素X的幂次值J和第二元素Y的幂次值K之和(J+K)q；而根据有限域除法操作符，则可以计算上述第一元素X的幂次值J和第二元素Y的幂次值K之差(J-K)q。
S104、查询预置的幂次-元素表，确定所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果对应的目标元素；
在根据操作符OP计算出J与K的和/差(J±K)q之后，可以通过查询预置的幂次-元素表，得到上述(J±K)q对应的目标元素Z，并执行步骤S105，输出该目标元素Z。
在本发明实施例中，幂次-元素表中记录有针对选取的基底，其任意幂次值对应的元素。
S105、输出所述目标元素。
如图2所示，是本发明实施例的有限域乘/除法的电路示意图；通过预置简单的元素-幂次表和幂次-元素表，在输入有限域元素和相应的操作符后，可以根据上述操作符将有限域中的乘除法操作转换为加减法操作，从而输出对应的目标元素，从而可以采用上述目标元素对多进制LDPC码进行解码操作。
在本发明实施例中，由于有限域的乘法/除法跟普通的乘除法不一样，如果用0-63表示64进制的有限域元素的话，元素2×3不等于元素6。其乘法或者除法计算比较复杂，一般需要用查找表来实现。因此，64进制的乘法需要通过查询64×64的表来实现，除法也是一样的。但是，如果将其转化成幂次表示的话，就可以采用普通的加减法来计算其乘法或者除法结果的幂次，然后再根据该幂次查找对应的元素即为乘法或者除法的最终结果。而幂次表只需要记录63个元素(0元素除外)，相对两个64×64的查找表便能够节省大量的存储空间，有助于降低多进制LDPC码迭代算法的复杂度。
需要说明的是，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
参照图3，示出了本发明一个实施例的一种有限域中的数据处理装置的示意图，具体可以包括如下模块：
输入模块301，用于输入有限域中的第一元素、第二元素以及操作符；
元素-幂次表查询模块302，用于查询预置的元素-幂次表，分别得到所述第一元素的幂次值和第二元素的幂次值；
计算模块303，用于根据所述操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果；
幂次-元素表查询模块304，用于查询预置的幂次-元素表，确定所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果对应的目标元素；
输出模块305，用于输出所述目标元素。
在本发明实施例中，所述操作符为有限域乘法操作符，所述计算模块303具体可以包括如下子模块：
加法计算子模块，用于根据所述有限域乘法操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之和。
在本发明实施例中，所述操作符为有限域除法操作符，所述计算模块303还可以包括如下子模块：
减法计算子模块，用于根据所述有限域除法操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之差。
在本发明实施例中，所述装置还可以包括如下模块：
解码模块，用于采用所述目标元素对多进制LDPC码进行解码操作。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述得比较简单，相关之处参见方法实施例部分的说明即可。
参照图4，示出了本发明一个实施例的一种解码器的示意图。如图4所示，本实施例的解码器400包括：处理器410、存储器420以及存储在所述存储器420中并可在所述处理器410上运行的计算机程序421。所述处理器410执行所述计算机程序421时实现上述有限域中的数据处理方法各个实施例中的步骤，例如图1所示的步骤S101至S105。或者，所述处理器410执行所述计算机程序421时实现上述各装置实施例中各模块/单元的功能，例如图3所示模块301至305的功能。
示例性的，所述计算机程序421可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器420中，并由所述处理器410执行，以完成本发明。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段可以用于描述所述计算机程序421在所述解码器400中的执行过程。例如，所述计算机程序421可以被分割成输入模块、元素-幂次表查询模块、计算模块、幂次-元素表查询模块和输出模块，各模块具体功能如下：
输入模块，用于输入有限域中的第一元素、第二元素以及操作符；
元素-幂次表查询模块，用于查询预置的元素-幂次表，分别得到所述第一元素的幂次值和第二元素的幂次值；
计算模块，用于根据所述操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果；
幂次-元素表查询模块，用于查询预置的幂次-元素表，确定所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果对应的目标元素；
输出模块，用于输出所述目标元素。
所述解码器400可以是桌上型计算机、笔记本、掌上电脑、云端服务器等计算设备、导航模块、授时模块等。所述解码器400可包括，但不仅限于，处理器410、存储器420。本领域技术人员可以理解，图4仅仅是解码器400的一种示例，并不构成对解码器400的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述解码器400还可以包括输入输出设备、网络接入设备、总线等。
所述处理器410可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器420可以是所述解码器400的内部存储单元，例如解码器400的硬盘或内存。所述存储器420也可以是所述解码器400的外部存储设备，例如所述解码器400上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等等。进一步地，所述存储器420还可以既包括所述解码器400的内部存储单元也包括外部存储设备。所述存储器420用于存储所述计算机程序421以及所述解码器400所需的其他程序和数据。所述存储器420还可以用于暂时地存储已经输出或者将要输出的数据。
本领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明。实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置/终端设备的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其他实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中，应该理解到，所揭露的装置/终端设备和方法，可以通过其他的方式实现。例如，以上所描述的装置/终端设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一方面，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其他的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件完成，所述的计算机程序可存储于计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读存储介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读存储介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读存储介质不包括电载波信号和电信信号。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制。尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种有限域中的数据处理方法，其特征在于，包括：
输入有限域中的第一元素、第二元素以及操作符；
查询预置的元素-幂次表，分别得到所述第一元素的幂次值和第二元素的幂次值；
根据所述操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果；
查询预置的幂次-元素表，确定所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果对应的目标元素；
输出所述目标元素。
2.根据权利要求1所述的方法，其特征在于，所述操作符为有限域乘法操作符，所述根据所述操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果的步骤包括：
根据所述有限域乘法操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之和。
3.根据权利要求1所述的方法，其特征在于，所述操作符为有限域除法操作符，所述根据所述操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果的步骤包括：
根据所述有限域除法操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之差。
4.根据权利要求1至3任一所述的方法，其特征在于，还包括：
采用所述目标元素对多进制LDPC码进行编解码操作。
5.一种有限域中的数据处理装置，其特征在于，包括：
输入模块，用于输入有限域中的第一元素、第二元素以及操作符；
元素-幂次表查询模块，用于查询预置的元素-幂次表，分别得到所述第一元素的幂次值和第二元素的幂次值；
计算模块，用于根据所述操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果；
幂次-元素表查询模块，用于查询预置的幂次-元素表，确定所述第一元素的幂次值和所述第二元素的幂次值之间的操作结果对应的目标元素；
输出模块，用于输出所述目标元素。
6.根据权利要求5所述的装置，其特征在于，所述操作符为有限域乘法操作符，所述计算模块包括：
加法计算子模块，用于根据所述有限域乘法操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之和。
7.根据权利要求5所述的装置，其特征在于，所述操作符为有限域除法操作符，所述计算模块包括：
减法计算子模块，用于根据所述有限域除法操作符，计算所述第一元素的幂次值和所述第二元素的幂次值之差。
8.根据权利要求5至7任一所述的装置，其特征在于，还包括：
解码模块，用于采用所述目标元素对多进制LDPC码进行解码操作。
9.一种解码器，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至4任一项所述有限域中的数据处理方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述有限域中的数据处理方法的步骤。
CN201811640837.7A 2018-12-29 2018-12-29 有限域中的数据处理方法、装置和解码器 Active CN111384971B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811640837.7A CN111384971B (zh) 2018-12-29 2018-12-29 有限域中的数据处理方法、装置和解码器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811640837.7A CN111384971B (zh) 2018-12-29 2018-12-29 有限域中的数据处理方法、装置和解码器

Publications (2)

Publication Number Publication Date
CN111384971A true CN111384971A (zh) 2020-07-07
CN111384971B CN111384971B (zh) 2023-09-01

Family

ID=71218171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811640837.7A Active CN111384971B (zh) 2018-12-29 2018-12-29 有限域中的数据处理方法、装置和解码器

Country Status (1)

Country Link
CN (1) CN111384971B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022033566A1 (zh) * 2020-08-14 2022-02-17 华为技术有限公司 一种有限域的编码或译码方法以及相关装置
CN114584284A (zh) * 2022-04-15 2022-06-03 支付宝(杭州)信息技术有限公司 同态加密操作方法、装置和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043606A (zh) * 2009-10-20 2011-05-04 瑞昱半导体股份有限公司 处理有限域运算的方法与运算电路
CN103023512A (zh) * 2013-01-18 2013-04-03 苏州威士达信息科技有限公司 Atsc系统rs编码中常系数矩阵的生成装置和方法
CN105302522A (zh) * 2014-06-26 2016-02-03 英特尔公司 提供通用gf(256)simd密码算法功能性的指令和逻辑
WO2018015325A1 (en) * 2016-07-21 2018-01-25 Koninklijke Philips N.V. Device and method for performing obfuscated arithmetic

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043606A (zh) * 2009-10-20 2011-05-04 瑞昱半导体股份有限公司 处理有限域运算的方法与运算电路
CN103023512A (zh) * 2013-01-18 2013-04-03 苏州威士达信息科技有限公司 Atsc系统rs编码中常系数矩阵的生成装置和方法
CN105302522A (zh) * 2014-06-26 2016-02-03 英特尔公司 提供通用gf(256)simd密码算法功能性的指令和逻辑
WO2018015325A1 (en) * 2016-07-21 2018-01-25 Koninklijke Philips N.V. Device and method for performing obfuscated arithmetic

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022033566A1 (zh) * 2020-08-14 2022-02-17 华为技术有限公司 一种有限域的编码或译码方法以及相关装置
CN114584284A (zh) * 2022-04-15 2022-06-03 支付宝(杭州)信息技术有限公司 同态加密操作方法、装置和电子设备

Also Published As

Publication number Publication date
CN111384971B (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
WO2020029018A1 (zh) 矩阵的处理方法、装置及逻辑电路
CN113572479B (zh) 一种有限状态熵编码表的生成方法及系统
CN103959192A (zh) 用于估算超越函数的数学电路
CN111384971A (zh) 有限域中的数据处理方法、装置和解码器
CN113300883B (zh) 协议信息生成方法、装置和终端设备
CN116466910A (zh) 一种基于浮点数的查表方法、装置、电子设备及存储介质
CN111104426A (zh) 一种数据查询方法及系统
CN111178513B (zh) 神经网络的卷积实现方法、卷积实现装置及终端设备
CN107729577B (zh) 一种基于多维哈希表的数据查找方法、终端设备及存储介质
CN110796247B (zh) 一种数据处理方法、装置、处理器及计算机可读存储介质
CN111384975A (zh) 多进制ldpc解码算法的优化方法、装置及解码器
CN115827555B (zh) 数据处理方法、计算机设备、存储介质和乘法器结构
CN111384976B (zh) 稀疏校验矩阵的存储方法和读取方法
CN111384974B (zh) 多进制ldpc码的置信度量化方法、装置及解码器
CN111224674B (zh) 多进制ldpc码的解码方法、装置及解码器
WO2024152605A1 (zh) 矩阵运算方法、装置和相关设备
KR20160057590A (ko) 공통 부분식 소거 방법 및 이를 이용한 필터
CN111384973B (zh) 多进制ldpc解码算法的优化方法、装置及解码器
AU2020425196B2 (en) Secure computation apparatus, secure computation method, and program
EP4432074A1 (en) Circuit, multiplier and circuit optimization method
CN111191766B (zh) 一种数据处理方法、装置、处理器及计算机可读存储介质
CN113849671A (zh) 基于大整数类型的图片指纹比对方法、装置、设备和介质
US5303177A (en) Method and device for performing an approximate arithmetical division
JP5305392B2 (ja) Ｉｑデータの二乗和ルート計算手段
CN108093154B (zh) Wifi信号对catv信号干扰的抑制方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240221

Address after: 510000, Room 301 and 401, Building 2, No. 42 Dongzhong Road, Huangpu District, Guangzhou City, Guangdong Province (Guangzhou Economic and Technological Development Zone)

Patentee after: GUANGZHOU LEADING ELECTRONIC TECHNOLOGY CO.,LTD.

Country or region after: China

Address before: 510000 a401, No. 11, caipin Road, Science City, economic and Technological Development Zone, Guangzhou, Guangdong

Patentee before: TECHTOTOP MICROELECTRONICS Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right