CN111384010B - 集成电路器件及其形成方法 - Google Patents

集成电路器件及其形成方法 Download PDF

Info

Publication number
CN111384010B
CN111384010B CN201911358161.7A CN201911358161A CN111384010B CN 111384010 B CN111384010 B CN 111384010B CN 201911358161 A CN201911358161 A CN 201911358161A CN 111384010 B CN111384010 B CN 111384010B
Authority
CN
China
Prior art keywords
integrated circuit
circuit device
layer
stiffness
circuit die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911358161.7A
Other languages
English (en)
Other versions
CN111384010A (zh
Inventor
郑淑蓉
潘国龙
李佩璇
黄见翎
赖昱嘉
郭庭豪
蔡豪益
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/529,023 external-priority patent/US11538735B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111384010A publication Critical patent/CN111384010A/zh
Application granted granted Critical
Publication of CN111384010B publication Critical patent/CN111384010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4081—Compliant clamping elements not primarily serving heat-conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/839—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector with the layer connector not providing any mechanical bonding
    • H01L2224/83901—Pressing the layer connector against the bonding areas by means of another connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在实施例中，一种器件包括：封装部件，包括集成电路管芯、位于集成电路管芯周围的密封剂、位于密封剂和集成电路管芯上方的再分布结构以及位于再分布结构上方的插座；机械支架，物理耦合到插座，机械支架具有开口，每个开口暴露相应的一个插座；热模块，物理地和热耦合到密封剂和集成电路管芯；以及螺栓，延伸穿过热模块、机械支架和封装部件。本发明的实施例还涉及集成电路器件及其形成方法。

Description

集成电路器件及其形成方法
技术领域
本发明的实施例涉及集成电路器件及其形成方法。
背景技术
随着半导体技术的不断发展，集成电路管芯变得越来越小。此外，更多功能被集成到管芯中。因此，管芯所需的输入/输出(I/O)焊盘的数量增加，而I/O焊盘可用的面积减小。随着时间的推移，I/O焊盘的密度迅速上升，增加了芯片封装的难度。
在一些封装技术中，在封装集成电路管芯之前从晶圆分割集成电路管芯。这种封装技术的有利特征是形成扇出封装件的可能性，该封装件允许将管芯上的I/O焊盘重新分布到更大的区域。因此可以增加管芯的表面上的I/O焊盘的数量。
发明内容
本发明的实施例提供了一种集成电路器件，包括：封装部件，包括集成电路管芯、位于所述集成电路管芯周围的密封剂、位于所述密封剂和所述集成电路管芯上方的再分布结构以及位于所述再分布结构上方的插座；机械支架，物理耦合到所述插座，所述机械支架具有开口，每个所述开口暴露相应的一个所述插座；热模块，物理地和热耦合到所述密封剂和所述集成电路管芯；以及螺栓，延伸穿过所述热模块、所述机械支架和所述封装部件。
本发明的另一实施例提供了一种集成电路器件，包括：封装部件，包括集成电路管芯、位于所述集成电路管芯上方的再分布结构和位于所述再分布结构上方的插座；机械支架，附接到所述封装部件的第一侧，所述机械支架具有内框架部分和围绕所述内框架部分的外框架部分，所述内框架部分物理地接触所述插座的边缘区域，所述机械支架包括刚性层和设置在所述刚性层和所述插座之间的软层，所述刚性层具有第一刚度，所述软层具有第二刚度，所述第二刚度小于所述第一刚度；热模块，附接到所述封装部件的第二侧，所述热模块热耦合和物理耦合到所述集成电路管芯；以及螺栓，延伸穿过所述热模块、所述机械支架和所述封装部件。
本发明的又一实施例提供了一种形成集成电路器件的方法，包括：形成封装部件，所述封装部件包括集成电路管芯、位于所述集成电路管芯周围的密封剂、位于所述密封剂和所述集成电路管芯上方的再分布结构以及位于所述再分布结构上方的插座；用螺栓将所述封装部件组装在热模块和机械支架之间，所述螺栓延伸穿过所述热模块、所述封装部件和所述机械支架，其中，所述机械支架具有开口，其中，在所述组装之后，每个所述开口暴露相应的一个所述插座；以及拧紧所述螺栓上的紧固件以增大由所述热模块和所述机械支架施加到所述封装部件的力。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的集成电路管芯的截面图。
图2、图3、图4、图5、图6、图7、图8、图9、图10和图11示出了根据一些实施例的用于形成封装部件的工艺期间的中间步骤的各个视图。
图12和图13示出了根据一些实施例的用于将封装部件固定在热模块和机械支架之间的工艺的各个视图。
图14和图15示出了根据各种实施例的机械支架的方面。
图16A、图16B和图16C是根据一些实施例的机械支架的顶视图。
图17A、图17B和图17C是根据一些实施例的机械支架的顶视图。
图18A、图18B和图18C是根据一些实施例的机械支架的顶视图。
图19示出了根据一些实施例的晶圆上系统组件中的模块安装的截面图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文使用的，在第二部件上形成第一部件是指形成与第二部件直接接触的第一部件。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
根据一些实施例，通过将封装结构夹在热模块和机械支架之间来形成晶圆上系统组件。机械支架包括刚性层和软层。刚性层为晶圆上系统组件提供机械支撑，从而减少翘曲。软层设置在刚性层和封装结构之间，并且与下面的部件(诸如封装结构的部件)共形。软层有助于增加机械支架对热模块和封装结构施加的压力的均匀性。因此可以改善组件的散热。
图1示出了根据一些实施例的集成电路管芯50的截面图。集成电路管芯50将在随后的处理中封装以形成集成电路封装件。集成电路管芯50可以是逻辑管芯(例如，中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、应用处理器(AP)、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、电源管理管芯(例如，电源管理集成电路(PMIC)管芯)、射频(RF)管芯、传感器管芯、微电子机械系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)、专用管芯(例如，专用集成电路(ASIC)、现场可编程门阵列(FPGA)等)等或它们的组合。
集成电路管芯50可以形成在晶圆中，该晶圆可以包括在后续步骤中分割以形成多个集成电路管芯的不同器件区域。可以根据适用的制造工艺处理集成电路管芯50以形成集成电路。例如，集成电路管芯50包括半导体衬底52，诸如掺杂或未掺杂的硅，或者绝缘体上半导体(SOI)衬底的有源层。半导体衬底52可以包括其他半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。也可以使用其他衬底，诸如多层或梯度衬底。半导体衬底52具有有源表面(例如，图1中朝上的表面)，有时称为前侧，和非有源表面(例如，图1中朝下的表面)，有时称为背侧。器件可以形成在半导体衬底52的前表面处。器件可以是有源器件(例如，晶体管、二极管等)、电容器、电阻器等。互连结构位于半导体衬底52上方，并且互连器件以形成集成电路。互连结构可以通过例如半导体衬底52上的介电层中的金属化图案形成。金属化图案包括在一个或多个低k介电层中形成的金属线和通孔。互连结构的金属化图案电耦合到半导体衬底52的器件。
集成电路管芯50还包括焊盘62，诸如铝焊盘，制成至焊盘62的外部连接。焊盘62位于集成电路管芯50的有源侧上，诸如互连结构中和/或上。一个或多个钝化膜64位于集成电路管芯50上，诸如位于互连结构和焊盘62的部分上。开口延伸穿过钝化膜64到焊盘62。管芯连接件66(诸如导电柱(例如，由诸如铜的金属形成))延伸穿过钝化膜64中的开口，并且物理地和电气地耦合到相应的焊盘62。管芯连接件66可以通过例如镀等形成。管芯连接件66电耦合集成电路管芯50的相应集成电路。
可选地，焊料区域(例如，焊球或焊料凸块)可以设置在焊盘62上。焊球可以用于对集成电路管芯50执行芯片探针(CP)测试。可以对集成电路管芯50执行CP测试以确定集成电路管芯50是否是已知的良好管芯(KGD)。因此，只封装经过后续处理的KGD的集成电路管芯50，并且不封装未通过CP测试的管芯。在测试之后，可以在随后的处理步骤中去除焊料区域。
介电层68可以(或可以不)位于集成电路管芯50的有源侧上，诸如钝化膜64和管芯连接件66上。介电层68横向地封装管芯连接件66，并且介电层68与集成电路管芯50横向共末端。最初，介电层68可以掩埋管芯连接件66，使得介电层68的最顶部表面位于管芯连接件66的最顶部表面之上。在焊料区域设置在管芯连接件66上的实施例中，介电层68也可以掩埋焊料区域。可选地，可以在形成介电层68之前去除焊料区域。
介电层68可以是聚合物，诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等；氮化物，诸如氮化硅等；氧化物，诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂磷硅酸盐玻璃(BPSG)等；等或它们的组合。例如，可以通过旋涂、层压、化学气相沉积(CVD)等形成介电层68。在一些实施例中，在形成集成电路管芯50期间，管芯连接件66通过介电层68暴露。在一些实施例中，管芯连接件66保持掩埋并在用于封装集成电路管芯50的后续工艺期间暴露。暴露管芯连接件66可以去除可能存在于管芯连接件66上的任何焊料区域。
在一些实施例中，集成电路管芯50是包括多个半导体衬底52的堆叠器件。例如，集成电路管芯50可以是存储器器件，诸如包括多个存储器管芯的混合存储器立方体(HMC)器件、高带宽存储器(HBM)器件等。在这样的实施例中，集成电路管芯50包括通过衬底通孔(TSV)互连的多个半导体衬底52。每个半导体衬底52可以(或可以不)具有互连结构。
图2至图11示出了根据一些实施例的用于形成封装部件100的工艺期间的中间步骤的各个视图。图2、图3、图4、图5、图6、图7、图8、图9和图11是截面图，并且图10是顶视图。封装部件100是具有多个封装区域的重建晶圆，其中一个或多个集成电路管芯50封装在每个封装区域中。封装区域包括计算站点101和连接站点102。每个计算站点101可以具有例如逻辑功能、存储器功能等，并且封装部件100可以是包括计算站点101和连接站点102的单个计算设备，诸如晶圆上系统(SoW)器件。例如，封装部件100可以是人工智能(AI)加速器，并且每个计算站点101可以是AI加速器的神经网络节点。每个连接站点102可以具有例如外部连接件，并且封装部件100的计算站点101可以通过连接站点102连接到外部系统。用于封装部件100的示例系统包括AI服务器、高性能计算(HPC)系统、高功率计算设备、云计算系统、边缘计算系统等。示出了两个计算站点101(例如，计算站点101A和101B)和一个连接站点102(例如，连接站点102A)，但是应当理解，封装部件100可以包括许多计算站点101和连接站点102，以及这些站点可以以各种方式布局。关于图10示出和讨论封装部件100的示例布局。图2、图3、图4、图5、图6、图7、图8、图9和图11仅示出封装部件100的一部分，诸如图10中的横截面A-A所示的封装部件100的一部分。
在图2中，提供载体衬底103，并且在载体衬底103上形成粘合剂层104。载体衬底103可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底103可以是晶圆，使得可以同时在载体衬底103上形成多个封装件。粘合剂层104可以与载体衬底103一起从将在后续步骤中形成的上面的结构去除。在一些实施例中，粘合剂层104是任何合适的粘合剂、环氧树脂、管芯附接膜(DAF)等，并且施加在载体衬底103的表面上方。
然后将集成电路管芯50附接到粘合剂层104。所需类型和数量的集成电路管芯50附接在每个计算站点101A和101B以及连接站点102A中。在一些实施例中，第一类型的集成电路管芯(诸如SoC管芯50A)附接在每个计算站点101A和101B中，并且第二类型的集成电路管芯(诸如I/O接口管芯50B)附接在连接站点102A中。尽管在每个站点示出了单个集成电路管芯50，但是应当理解，多个集成电路管芯可以彼此相邻地附接一些或所有站点。当在每个计算站点101A和101B中附接多个集成电路管芯时，它们可以是相同的技术节点或不同的技术节点。例如，集成电路管芯50可以包括在10nm技术节点处形成的管芯、在7nm技术节点处形成的管芯等或者它们的组合。
在图3中，在各种部件上和周围形成密封剂106。在形成之后，密封剂106封装集成电路管芯50。密封剂106可以是模塑料、环氧树脂等，并且可以通过压缩模塑、传递模塑等施加。密封剂106可以以液体或半液体方式施加，然后随后固化。在一些实施例中，密封剂106形成在载体衬底103上方，使得集成电路管芯50被掩埋或覆盖，然后对密封剂106执行平坦化工艺以暴露集成电路管芯50的管芯连接件66。在平坦化工艺之后，密封剂106、管芯连接件66和介电层68的最顶表面是共面的。平坦化工艺可以是例如化学机械抛光(CMP)。
在图4至图6中，在密封剂106和集成电路管芯50上方形成具有精细特征部分108A和粗特征部分108B(参见图6)的再分布结构108。再分布结构108包括金属化图案、介电层和凸块下金属(UBM)。金属化图案也可以称为再分布层或再分布线。再分布结构108示出为具有六层金属化图案的示例。可以在再分布结构108中形成更多或更少的介电层和金属化图案。如果要形成更少的介电层和金属化图案，则可以省略下面讨论的步骤和工艺。如果要形成更多的介电层和金属化图案，则可以重复下面讨论的步骤和工艺。再分布结构108的精细特征部分108A和粗特征部分108B包括不同尺寸的金属化图案和介电层。
在图4中，形成再分布结构108的精细特征部分108A。再分布结构108的精细特征部分108A包括介电层110、114、118和122；以及金属化图案112、116和120。在一些实施例中，介电层114、118和122由相同的介电材料形成，并且形成为相同的厚度。同样地，在一些实施例中，金属化图案112、116和120的导电部件由相同的导电材料形成，并且形成为相同的厚度。特别地，介电层114、118和122具有小的第一厚度T1，诸如在3μm至约15μm的范围内，并且金属化图案112、116和120的导电部件具有小的第二厚度T2，诸如在约0.5μm至约6μm的范围内。
作为形成再分布结构108的精细特征部分108A的示例，介电层110沉积在密封剂106、介电层68和管芯连接件66上。在一些实施例中，介电层110由可以使用光刻掩模图案化的诸如PBO、聚酰亚胺、BCB等的光敏材料形成。可以通过旋涂、层压、CVD等或它们的组合来形成介电层110。然后图案化介电层110。图案化形成暴露管芯连接件66的部分的开口。图案化可以通过可接受的工艺，诸如通过在介电层110是光敏材料时将介电层110暴露于光或者通过使用例如各向异性蚀刻来蚀刻。如果介电层110是光敏材料，则可以在曝光之后显影介电层110。
然后形成金属化图案112。金属化图案112具有在介电层110的主表面上并沿着介电层110的主表面延伸的线部分(也称为导线或迹线)，并且具有延伸穿过介电层110以物理和电耦合集成电路管芯50的管芯连接件66的通孔部分(也称为导电通孔)。作为形成金属化图案112的示例，在介电层110上方和延伸穿过介电层110的开口中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。可以使用例如物理气相沉积(PVD)等形成晶种层。然后在晶种层上形成光刻胶并且图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以将光刻胶暴露于光用于图案化。光刻胶的图案对应于金属化图案112。图案化形成穿过光刻胶的开口以暴露晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。导电材料可以通过镀形成，诸如电镀或化学镀等。导电材料可包括金属，如铜、钛、钨、铝等。导电材料和下面的晶种层的部分的组合形成金属化图案112。去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺去除光刻胶，诸如使用氧等离子体等。一旦去除光刻胶，就去除晶种层的暴露部分，诸如通过使用可接受的蚀刻工艺，诸如通过湿或干蚀刻。
然后，在金属化图案112和介电层110上沉积介电层114。介电层114可以以与介电层110类似的方式和类似的材料形成。然后形成金属化图案116。金属化图案116具有位于介电层114的主表面上并沿着介电层114的主表面延伸的线部分，并且具有延伸穿过介电层114以物理地和电气地耦合金属化图案112的通孔部分。金属化图案116可以以与金属化图案112类似的方式和类似的材料形成。
然后，在金属化图案116和介电层114上沉积介电层118。介电层118可以以与介电层110类似的方式和类似的材料形成。然后形成金属化图案120。金属化图案120具有位于介电层118的主表面上并沿介电层118的主表面延伸的线部分，并且具有延伸穿过介电层118以物理地和电气地耦合金属化图案116的通孔部分。金属化图案120可以以与金属化图案112类似的方式和类似的材料形成。
介电层122沉积在金属化图案120和介电层118上。介电层122可以以与介电层110类似的方式和类似的材料形成。
在图5中，形成再分布结构108的粗特征部分108B。再分布结构108的粗特征部分108B包括介电层126、130和134；以及金属化图案124、128和132。在一些实施例中，介电层126、130和134由相同的介电材料形成，并且形成为相同的厚度。同样地，在一些实施例中，金属化图案124、128和132的导电部件由相同的导电材料形成，并且形成为相同的厚度。特别地，介电层126、130和134具有大的第三厚度T3，诸如在约10μm至约80μm的范围内，并且金属化图案124、128和132的导电部件具有大的第四厚度T4，诸如在约3μm至约50μm的范围内。第三厚度T3大于第一厚度T1(参见图4)，并且第四厚度T4大于第二厚度T2(参见图4)。
作为形成再分布结构108的粗特征部分108B的示例，形成金属化图案124。然后形成金属化图案124。金属化图案124具有位于介电层122的主表面上并沿着介电层122的主表面延伸的线部分，并且具有延伸穿过介电层122以物理地和电气地耦合金属化图案120的通孔部分。作为形成金属化图案124的示例，在介电层122上方和在延伸穿过介电层122的开口中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同的材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。可以使用例如PVD等形成晶种层。然后在晶种层上形成光刻胶并且图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以将光刻胶暴露于挂光用于图案化。光刻胶的图案对应于金属化图案124。图案化形成穿过光刻胶的开口以暴露晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。导电材料可以通过镀形成，诸如电镀或化学镀等。导电材料可包括金属，如铜、钛、钨、铝等。导电材料和下面的晶种层的部分的组合形成金属化图案124。去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺去除光刻胶，诸如使用氧等离子体等。一旦去除光刻胶，就去除晶种层的暴露部分，诸如通过使用可接受的蚀刻工艺，诸如通过湿或干蚀刻。
然后，在金属化图案124和介电层122上沉积介电层126。在一些实施例中，介电层126由可以使用光刻掩模图案化的诸如PBO、聚酰亚胺、BCB等的光敏材料形成。介电层126可以通过旋涂、层压、CVD等或它们的组合形成。然后形成金属化图案128。金属化图案128具有位于介电层126的主表面上并沿着介电层126的主表面延伸的线部分，并且具有延伸穿过介电层126以物理地和电气地耦合金属化图案124的通孔部分。金属化图案128可以以与金属化图案124类似的方式和类似的材料形成。
然后，在金属化图案128和介电层126上沉积介电层130。介电层130可以以与介电层126类似的方式和类似的材料形成。然后形成金属化图案132。金属化图案132具有位于介电层130的主表面上并沿着介电层130的主表面延伸的线部分，并且具有延伸穿过介电层130以物理地和电气地耦合金属化图案128的通孔部分。金属化图案132可以以与金属化图案124类似的方式和类似的材料形成。
介电层134沉积在金属化图案132和介电层130上。介电层134可以以与介电层126类似的方式和类似的材料形成。
在图6中，形成UBM 136用于外部连接到再分布结构108。UBM 136具有位于介电层134的主表面上并沿着介电层134的主表面延伸的凸块部分，并且具有延伸穿过介电层134以物理地和电气地耦合金属化图案132的通孔部分。结果，UBM 136电耦合到集成电路管芯50。UBM 136可以以与金属化图案132类似的方式和类似的材料形成。在一些实施例中，UBM136具有与金属化图案112、116、120、124、128和132不同的尺寸。
在图7中，执行载体衬底脱粘以将载体衬底103与密封剂106和集成电路管芯50分离(或“脱粘”)。在一些实施例中，脱粘包括去除载体衬底103和粘合剂层104，例如，通过研磨或平坦化工艺，诸如CMP。在去除之后，暴露集成电路管芯50的背侧表面，并且密封剂106和集成电路管芯50的背侧表面是齐平的。然后将该结构放置在带138上。如下面进一步讨论的，当从载体衬底103脱粘时，封装部件100经历大量的晶圆翘曲。
在图8中，导电连接件140形成在UBM 136上。导电连接件140可以是球栅阵列(BGA)连接件、焊球、金属柱、受控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸起等。导电连接件140可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，通过首先通过蒸发、电镀、印刷、焊料转移、球放置等形成焊料或焊膏层来形成导电连接件140。一旦在结构上形成了一层焊料，就可以执行回流以将材料成形为所需的凸起形状。
在图9中，插座142和连接件143附接到再分布结构108。插座142和连接件143是用于外部连接到封装部件100的接口。插座142和连接件143包括焊盘144，诸如铝焊盘，制成至焊盘144的外部连接。使用导电连接件140将插座142和连接件143安装到UBM 136。在所示的实施例中，插座142附接在计算站点101A和101B处，并且连接件143附接在连接站点102A处。形成底部填充物146以填充插座142和连接件143与再分布结构108之间的间隙。底部填充物146可以在插座142和连接件143附接之后通过毛细管流动工艺形成，或者可以在插座142和连接件143附接之前由合适的沉积方法形成。
插座142是用于模块的电气和物理接口(下面进一步讨论)，它可以在制造封装部件100之后安装在计算站点101A和101B处。例如，封装部件100的用户可以将模块安装在插座142中以在计算站点101A和101B处形成完整的功能系统。选择用于安装的模块类型取决于计算站点101A和101B所需的功能系统的类型。可以安装在插座142中的模块的示例包括存储器模块、电压调节器模块、电源模块、集成无源器件(IPD)模块等。插座142可以包括不同的部件，诸如底座和接触销，它们可以包括不同的材料。尽管插座142由多种不同的材料形成，但是插座142共同具有平均刚度，刚度可以通过它们的杨氏模量来量化。插座142具有大的平均刚度，诸如杨氏模量可以在约10GPa至约30GPa的范围内。如下面进一步讨论的，随后形成的上面的部件具有比插座142低的平均刚度。
连接件143是用于封装部件100到外部系统的电气和物理接口。例如，当封装部件100作为较大的外部系统(诸如数据中心)的一部分安装时，连接件143可用于将封装部件100耦合到外部系统。连接件143的示例包括用于带状电缆、柔性印刷电路等的接收器。
插座142和连接件143可以以各种布局附接到再分布结构108。图9中所示的布局是一个示例。图10是封装部件100的顶视图，示出了插座142和连接件143的另一示例布局。每个插座142直接位于相应计算站点101A或101B的SoC管芯50A上面并电耦合到相应计算站点101A或101B的SoC管芯50A。连接件143设置在封装部件100的外周周围，从而增加了插座142可用的面积。连接站点102A可以包括一个或多个连接件143。在所示实施例中，连接件143从I/O接口管芯50B侧向偏移。在另一个实施例中，连接件143直接位于I/O接口管芯50B上面。
在图11中，穿过封装部件100形成螺栓孔14。螺栓孔148可以通过诸如激光钻孔、机械钻孔等的钻孔工艺形成。可以通过用钻孔工艺钻出螺栓孔148的轮廓，然后去除由轮廓分离的材料来形成螺栓孔148。
图12和图13示出了根据一些实施例的用于将封装部件100固定在热模块200和机械支架300之间的工艺的各个视图。热模块200可以是散热器、热散布器、冷板等。机械支架300是刚性支撑件，其与插座142的部分物理接合，在安装或去除模块时固定插座142。通过将封装部件100夹在热模块200和机械支架300之间，可以减小封装部件100的翘曲，诸如由载体衬底脱粘引起的翘曲。图12是根据一些实施例的示出组装期间的封装部件100、热模块200和机械支架300的四分之一的三维视图。为清楚起见，图12中省略了一些细节。图13是示出组装后的封装部件100、热模块200和机械支架300的部分的截面图，并且结合图12进行描述。图13示出为沿图12中的参考横截面B-B。
将封装部件100从带138去除并用螺栓202固定在热模块200和机械支架300之间。螺栓202穿过封装部件100的螺栓孔148，穿过热模块200中的相应的螺栓孔204，并且穿过机械支架300中的相应螺栓孔302。将紧固件206拧到螺栓202上并拧紧，以将封装部件100夹在热模块200和机械支架300之间。紧固件206可以是例如拧到螺栓202上的螺母。紧固件206在所得到的晶圆上系统组件的两侧(例如，在具有热模块200的一侧(有时称为背侧)和在具有机械支架300的一侧(有时称为前侧))处附接到螺栓202。
在将各种部件紧固在一起之前，将热界面材料(TIM)208(参见图13)分配在封装部件100的背侧上，将热模块200物理地和热耦合到集成电路管芯50。在紧固期间，紧固件206被紧固，从而增加了由热模块200和机械支架300施加到封装部件100的机械力。紧固件206被紧固，直到热模块200在TIM上施加期望的压力。例如，紧固件206的紧固可以以约0.01N·m至约3.5N·m的扭矩执行。
机械支架300包括刚性层306和位于刚性层306上的软层308。软层308可以通过例如螺钉(未示出)紧固到刚性层306。图14和图15示出了根据各个实施例的机械支架300的各方面。刚性层306由具有大刚度的材料形成，诸如金属，例如不锈钢、铜等。刚性层306具有较大的厚度T1，诸如厚度T1在约0.5mm至约20mm的范围内，诸如约4mm。软层308由具有低刚度的材料形成，诸如橡胶、硅树脂、弹性体、金属箔等。弹性体的实例包括天然橡胶、苯乙烯-丁二烯嵌段共聚物、聚异戊二烯、聚丁二烯、乙烯丙烯橡胶、乙烯丙烯二烯橡胶、硅氧烷弹性体、含氟弹性体、聚氨酯弹性体、丁腈橡胶等。金属箔的实例包括铝箔、铜箔、金箔等。软层308具有小的厚度T2，诸如厚度T2在约0.1mm至约3mm的范围内，或者在约0.3mm至约1.5mm的范围内。软层308的厚度T2小于刚性层306的厚度T1。此外，软层308的平均刚度小于刚性层306的平均刚度，例如，软层308的平均杨氏模量小于刚性层306的平均杨氏模量。例如，软层308的杨氏模量可以在约0.001Pa至约69Pa的范围内，并且刚性层306的杨氏模量可以在约70Pa至约500Pa的范围内。软层308的平均刚度也小于插座142的材料的平均刚度，例如，软层308的平均杨氏模量小于插座142的平均杨氏模量。
由于软层308的刚度小于刚性层306和插座142的刚度，因此在夹持热模块200和机械支架300期间，软层308与插座142的形状共形。这样，当施加机械力时，软层308有助于增加计算站点101A和101B处的TIM 208上的压力分布的均匀性，特别是当插座142具有不均匀的高度时。TIM 208的热阻取决于施加在其上的压力，较大的压力导致较低的热阻。然而，超过足够量的施加压力，TIM 208的热阻可能不会进一步降低。通过将紧固件206拧紧到不能进一步降低热阻的点，并且通过增加TIM 208上的压力分布的均匀性，可以使TIM 208的基本上所有区域的热阻在TIM 208的材料的限制内最小化。
机械支架300具有内框架300A和外框架300B。刚性层306和软层308都具有内框架300A部分和外框架300B部分。内框架300A和外框架300B一起限定机械支架300中的开口304。在安装机械支架300之后，开口304暴露插座142的部分，并且开口304的边缘区域与插座142的边缘区域物理地接合和重叠。开口304使得能够接近插座142，并且在模块安装期间为插座142提供支撑。
刚性层306和软层308具有几种可能的形状和/或尺寸。例如，刚性层306和软层308的内框架300A部分具有相同的宽度W1，宽度W1可以在约1mm至约20mm的范围内。刚性层306和软层308的外框架300B部分可以是相同的形状和尺寸(例如，图14)，或者可以是不同的形状和尺寸(例如，图15)。在一些实施例中(例如，图14)，刚性层306和软层308的外框架300B部分具有相同的宽度W2，宽度W2可以在约65mm至约217mm的范围内。在一些实施例中(例如，图15)，刚性层306的外框架300B部分具有大的宽度W3，宽度W3可以在约148mm到约300mm的范围内，并且软层308的外框架300B部分具有小的宽度W4，宽度W4可以在约65mm至约217mm的范围内。关于机械支架300的可能形状的进一步细节将在下面进一步讨论。
图16A至图16C是根据一些实施例的机械支架300的顶视图。示出了各种内框架300A形状，它们可以用于刚性层306和/或软层308。由内框架300A限定的开口304可以具有几种可能的形状。例如，由内框架300A限定的开口304可以具有方形形状(例如，图16A)、圆形形状(例如，图16B)、八边形形状(例如，图16C)等。应该理解，其他形状也是可能的。特别地，由内框架300A限定的开口304可以具有任何圆形形状(例如，圆形、卵形、椭圆形等)，或者可以具有任何多边形形状(例如，规则或不规则)。
图17A至图17C是根据一些实施例的机械支架300的顶视图。示出了各种外框架300B形状，它们可以用于刚性层306和/或软层308。外框架300B可以具有几种可能的形状。例如，外框架300B可以具有正方形形状(例如，图17A)、非截头圆形形状(例如，图17B)、截头圆形形状(例如，图17C)等。应该理解，其他形状也是可能的。特别地，外框架300B可以具有任何圆形形状(例如，圆形、卵形、椭圆形等)，或者可以具有任何多边形形状(例如，规则或不规则)。
图18A至图18C是根据一些实施例的机械支架300的顶视图。示出了各种内框架300A和外框架300B的形状，它们可以用于刚性层306和/或软层308。由内框架300A和外框架300B限定的螺栓孔302和开口304可具有几种可能的图案。例如，螺栓孔302和开口304可以以规则图案(例如，图18A)、对称的不规则图案(例如，图18B)或不对称的不规则图案(例如，图18C)布置。
图19示出了在模块400安装在插座142中之后得到的晶圆上系统组件的截面图。图19沿着图12中的参考横截面B-B示出。如上所述，模块400可以是存储器模块、电压调节器模块、电源模块、集成无源器件(IPD)模块等。模块400包括导电连接件402，导电连接件402插入相应的接收器中以物理和电耦合插座142的接触销。因此，模块400固定在插座142中，在计算站点101A和101B处形成完整的功能系统。在安装之后，模块400设置在机械支架300的开口304中。
还可以包括其他部件和工艺。例如，可以包括测试结构以帮助3D封装或3DIC器件的验证测试。测试结构可以包括例如在再分布层中或在衬底上形成的测试焊盘，该测试焊盘允许测试3D封装或3DIC、使用探针和/或探针卡等。验证测试可以在中间结构以及最终结构上执行。另外，本文公开的结构和方法可以与测试方法结合使用，所述测试方法结合已知良好管芯的中间验证以增加产量并降低成本。
实施例可以实现优点。将封装部件100夹在热模块200和机械支架300之间可以减少封装部件100的翘曲。机械支架300的软层308在夹持期间与下面的插座142的形状共形，特别是当插座142具有不均匀高度时。因此可以改善TIM 208上的压力分布的均匀性。因此可以改善组件的散热。
在实施例中，一种器件包括：封装部件，包括集成电路管芯、位于集成电路管芯周围的密封剂、位于密封剂和集成电路管芯上方的再分布结构以及位于再分布结构上方的插座；机械支架，物理耦合到插座，机械支架具有开口，每个开口暴露相应的一个插座；热模块，物理地和热耦合到密封剂和集成电路管芯；以及螺栓，延伸穿过热模块、机械支架和封装部件。
在该器件的一些实施例中，开口是正方形。在该器件的一些实施例中，开口是圆形。在该器件的一些实施例中，开口是不规则多边形。在该器件的一些实施例中，开口和螺栓具有带有规则图案的布局。在该器件的一些实施例中，开口和螺栓具有带有对称的不规则图案的布局。在该器件的一些实施例中，开口和螺栓具有带有不对称不规则图案的布局。
在实施例中，一种器件包括：封装部件，包括集成电路管芯、位于集成电路管芯上方的再分布结构和位于再分布结构上方的插座；机械支架，附接到封装部件的第一侧，机械支架具有内框架部分和围绕内框架部分的外框架部分，内框架部分物理地接触插座的边缘区域，机械支架包括刚性层和设置在刚性层和插座之间的软层，刚性层具有第一刚度，软层具有第二刚度，第二刚度小于第一刚度；热模块，附接到封装部件的第二侧，热模块热耦合和物理耦合到集成电路管芯；以及螺栓，延伸穿过热模块、机械支架和封装部件。
在该器件的一些实施例中，插座具有第三刚度，第二刚度小于第三刚度。在该器件的一些实施例中，刚性层包括金属。在该器件的一些实施例中，软层包括金属箔。在该器件的一些实施例中，软层包括弹性体。在该器件的一些实施例中，刚性层具有第一厚度，软层具有第二厚度，并且第一厚度大于第二厚度。在该器件的一些实施例中，刚性层的外框架部分和软层的外框架部分具有相同的宽度。在该器件的一些实施例中，刚性层的外框架部分具有第一宽度，软层的外框架部分具有第二宽度，并且第一宽度大于第二宽度。在该器件的一些实施例中，刚性层的外框架部分具有正方形形状。在该器件的一些实施例中，刚性层的外框架部分具有非截头圆形形状。在该器件的一些实施例中，刚性层的外框架部分具有截头圆形形状。
在实施例中，一种方法包括：形成封装部件，所述封装部件包括集成电路管芯、位于集成电路管芯周围的密封剂、位于密封剂和集成电路管芯上方的再分布结构以及位于再分布结构上方的插座；用螺栓将封装部件组装在热模块和机械支架之间，其中螺栓延伸穿过热模块、封装部件和机械支架，其中机械支架具有开口，其中在组装之后，每个开口暴露相应的一个插座；以及拧紧螺栓上的紧固件以增大由热模块和机械支架施加到封装部件的力。
在该方法的一些实施例中，机械支架包括：刚性层，具有第一刚度；以及软层，设置在刚性层和插座之间，软层具有第二刚度，第二刚度小于第一刚度。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种集成电路器件，包括：
封装部件，包括集成电路管芯、位于所述集成电路管芯周围的密封剂、位于所述密封剂和所述集成电路管芯上方的再分布结构以及位于所述再分布结构上方的插座；
机械支架，物理耦合到所述插座，所述机械支架具有开口，每个所述开口暴露相应的一个所述插座；
热界面材料，分配在封装部件的背侧上，
热模块，通过所述热界面材料物理地和热耦合到所述密封剂和所述集成电路管芯；以及
多个螺栓，延伸穿过所述热模块、所述热界面材料、所述机械支架和所述封装部件，
所述热模块、所述热界面材料以及所述封装部件分别具有供相邻两个所述螺栓穿过的穿孔、以及从一个所述穿孔延伸至另一所述穿孔的部分，其中所述部分从上到下依次分别直接接触。
2.根据权利要求1所述的集成电路器件，其中，所述开口是正方形。
3.根据权利要求1所述的集成电路器件，其中，所述开口是圆形。
4.根据权利要求1所述的集成电路器件，其中，所述开口是不规则多边形。
5.根据权利要求1所述的集成电路器件，其中，所述开口和所述螺栓具有带有规则图案的布局。
6.根据权利要求1所述的集成电路器件，其中，所述开口和所述螺栓具有带有对称的不规则图案的布局。
7.根据权利要求1所述的集成电路器件，其中，所述开口和所述螺栓具有带有不对称不规则图案的布局。
8.一种集成电路器件，包括：
封装部件，包括集成电路管芯、位于所述集成电路管芯上方的再分布结构和位于所述再分布结构上方的插座；
机械支架，附接到所述封装部件的第一侧，所述机械支架具有内框架部分和围绕所述内框架部分的外框架部分，所述内框架部分物理地接触所述插座的边缘区域，所述机械支架包括刚性层和设置在所述刚性层和所述插座之间的软层，所述刚性层具有第一刚度，所述软层具有第二刚度，所述第二刚度小于所述第一刚度；
热模块，附接到所述封装部件的第二侧，所述热模块通过分配在所述第二侧上的热界面材料热耦合和物理耦合到所述集成电路管芯；以及
多个螺栓，延伸穿过所述热模块、所述机械支架和所述封装部件，
所述热模块、所述热界面材料以及所述封装部件分别具有供相邻两个所述螺栓穿过的穿孔、以及从一个所述穿孔延伸至另一所述穿孔的部分，其中所述部分从上到下依次分别直接接触。
9.根据权利要求8所述的集成电路器件，其中，所述插座具有第三刚度，所述第二刚度小于所述第三刚度。
10.根据权利要求8所述的集成电路器件，其中，所述刚性层包括金属。
11.根据权利要求8所述的集成电路器件，其中，所述软层包括金属箔。
12.根据权利要求8所述的集成电路器件，其中，所述软层包括弹性体。
13.根据权利要求8所述的集成电路器件，其中，所述刚性层具有第一厚度，所述软层具有第二厚度，并且所述第一厚度大于所述第二厚度。
14.根据权利要求8所述的集成电路器件，其中，所述刚性层的外框架部分和所述软层的外框架部分具有相同的宽度。
15.根据权利要求8所述的集成电路器件，其中，所述刚性层的外框架部分具有第一宽度，所述软层的外框架部分具有第二宽度，并且所述第一宽度大于所述第二宽度。
16.根据权利要求8所述的集成电路器件，其中，所述刚性层的外框架部分具有正方形形状。
17.根据权利要求8所述的集成电路器件，其中，所述刚性层的外框架部分具有非截头圆形形状。
18.根据权利要求8所述的集成电路器件，其中，所述刚性层的外框架部分具有截头圆形形状。
19.一种形成集成电路器件的方法，包括：
形成封装部件，所述封装部件包括集成电路管芯、位于所述集成电路管芯周围的密封剂、位于所述密封剂和所述集成电路管芯上方的再分布结构以及位于所述再分布结构上方的插座；
用螺栓将所述封装部件组装在热模块和机械支架之间，所述螺栓延伸穿过所述热模块、所述封装部件和所述机械支架，其中，所述机械支架具有开口，其中，在所述组装之后，每个所述开口暴露相应的一个所述插座；以及
拧紧所述螺栓上的紧固件以增大由所述热模块和所述机械支架施加到所述封装部件的力，
通过将螺栓拧紧到不能进一步降低热阻的点，并且通过增加热界面材料上的压力分布的均匀性，使热界面材料的基本上所有区域的热阻在所述热界面材料的限制内最小化。
20.根据权利要求19所述的方法，其中，所述机械支架包括：
刚性层，具有第一刚度；以及
软层，设置在所述刚性层和所述插座之间，所述软层具有第二刚度，所述第二刚度小于所述第一刚度。
CN201911358161.7A 2018-12-26 2019-12-25 集成电路器件及其形成方法 Active CN111384010B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862784941P 2018-12-26 2018-12-26
US62/784,941 2018-12-26
US16/529,023 2019-08-01
US16/529,023 US11538735B2 (en) 2018-12-26 2019-08-01 Method of forming integrated circuit packages with mechanical braces

Publications (2)

Publication Number Publication Date
CN111384010A CN111384010A (zh) 2020-07-07
CN111384010B true CN111384010B (zh) 2021-12-14

Family

ID=71079768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911358161.7A Active CN111384010B (zh) 2018-12-26 2019-12-25 集成电路器件及其形成方法

Country Status (3)

Country Link
US (1) US20220359344A1 (zh)
CN (1) CN111384010B (zh)
DE (1) DE102019121149A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11675010B1 (en) * 2021-11-30 2023-06-13 International Business Machines Corporation Compliant wafer probe assembly

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5603374A (en) * 1996-04-05 1997-02-18 Malico Inc. Heat sink assembly for an integrated circuit
CN1309815A (zh) * 1998-05-28 2001-08-22 艾利森公司 将集成电路封装固定到热沉上的导热安装布局
CN1816248A (zh) * 2005-02-02 2006-08-09 安捷伦科技有限公司 带有用于球栅阵列装置的加固支架的印制电路板组件
CN104009009A (zh) * 2013-02-22 2014-08-27 富士通株式会社 电子部件单元和固定结构
CN107689333A (zh) * 2016-08-05 2018-02-13 台湾积体电路制造股份有限公司 半导体封装件及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040238947A1 (en) * 2003-05-28 2004-12-02 Intel Corporation Package and method for attaching an integrated heat spreader

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5603374A (en) * 1996-04-05 1997-02-18 Malico Inc. Heat sink assembly for an integrated circuit
CN1309815A (zh) * 1998-05-28 2001-08-22 艾利森公司 将集成电路封装固定到热沉上的导热安装布局
CN1816248A (zh) * 2005-02-02 2006-08-09 安捷伦科技有限公司 带有用于球栅阵列装置的加固支架的印制电路板组件
CN104009009A (zh) * 2013-02-22 2014-08-27 富士通株式会社 电子部件单元和固定结构
CN107689333A (zh) * 2016-08-05 2018-02-13 台湾积体电路制造股份有限公司 半导体封装件及其形成方法

Also Published As

Publication number Publication date
US20220359344A1 (en) 2022-11-10
CN111384010A (zh) 2020-07-07
DE102019121149A1 (de) 2020-07-02

Similar Documents

Publication Publication Date Title
US11488897B2 (en) Integrated circuit package and method
KR102448216B1 (ko) 집적 회로 패키지 및 방법
CN111276453B (zh) 半导体装置及其形成方法
TWI793373B (zh) 半導體裝置及其製造方法
US11854986B2 (en) Chamfered die of semiconductor package and method for forming the same
KR20210084195A (ko) 팬 아웃 패키지 및 이의 형성 방법
CN113658944A (zh) 半导体封装件及其形成方法
KR20200066544A (ko) 집적 회로 패키지 및 방법
US20220359344A1 (en) Integrated Circuit Package and Method
US20210159217A1 (en) Integrated circuit package and method
TWI765601B (zh) 半導體裝置及製造方法
US20240113071A1 (en) Integrated Circuit Package and Method
CN221102061U (zh) 封装体
US20230387039A1 (en) Semicondcutor packages and methods of forming thereof
TW202416478A (zh) 半導體元件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant