CN111367835A - 一种存储芯片自毁装置及其工作方法 - Google Patents

一种存储芯片自毁装置及其工作方法 Download PDF

Info

Publication number
CN111367835A
CN111367835A CN202010301642.0A CN202010301642A CN111367835A CN 111367835 A CN111367835 A CN 111367835A CN 202010301642 A CN202010301642 A CN 202010301642A CN 111367835 A CN111367835 A CN 111367835A
Authority
CN
China
Prior art keywords
pin
memory chip
micro
control circuit
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010301642.0A
Other languages
English (en)
Other versions
CN111367835B (zh
Inventor
周明春
孙万忠
刘静
韩学平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Ruipujing Technology Co ltd
Original Assignee
Taixin Hi Tech Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taixin Hi Tech Beijing Technology Co ltd filed Critical Taixin Hi Tech Beijing Technology Co ltd
Priority to CN202010301642.0A priority Critical patent/CN111367835B/zh
Publication of CN111367835A publication Critical patent/CN111367835A/zh
Application granted granted Critical
Publication of CN111367835B publication Critical patent/CN111367835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60Protecting data
    • G06F21/602Providing cryptographic facilities or services
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储芯片自毁装置及其工作方法。该装置包括装配体、控制单元板和管脚转接板,所述装配体呈上下开口的盒状结构;所述装配体顶部设置控制单元板、底部设置管脚转接板,三者形成一个密封腔体,腔体内从上至下依次设置微爆结构体、隔离层和存储芯片;所述控制单元板的上表面设置集成控制电路;所述管脚转接板的底面设置有扩展管脚,存储芯片的管脚通过管脚转接板转接至扩展管脚;存储芯片通过扩展管脚接收外部控制信号,并经控制引线发送至集成控制电路,控制集成控制电路对微爆结构体进行引爆。本发明装置的结构可根据所保护存储芯片的形状进行调整,能够适应不同规格的存储芯片防护,具有良好的通用性和适应性。

Description

一种存储芯片自毁装置及其工作方法
技术领域
本发明涉及电子芯片安全防护技术领域,特别是一种存储芯片自毁装置及其工作方法。
背景技术
信息安全主要包括以下五方面的内容,即信息的保密性、真实性、完整性、未授权拷贝和所寄生系统的安全性。为了实现存储芯片所载电子信息安全保密的目的,需要在一定条件下使存储芯片具有自毁功能,在满足设定条件时,存储芯片能够快速的自毁。
当前业界使用的自毁装置多是以多种元器件组合在一起,例如北京石竹科技股份有限公司提出的专利1(申请号CN201220282536.3)公开了一种具有自毁功能的固态存储器,该固态存储器采用烧毁电源的方式,避免了MOSFET开关管的较大漏电流对NANDFlash芯片的IO信号及控制信号的信号完整性造成影响;并综合考虑了烧毁电流的控制,通过切换通道或者切断物理自毁电源的方式,解决了电源过载问题,降低了对物理自毁电源的要求;采用独立通道自毁方式,逐个烧毁NANDFlash芯片,确保每个NANDFlash芯片都能烧毁;但是该固态存储器的结构较为复杂,不能用于体积小的单一存储芯片上。福州瑞芯微电子股份有限公司提出的专利2(申请号为201610614718.9)公开了一种芯片自毁装置及方法,该装置包括密码确认模块、密码出错计数判定单元、保密级别设置存储单元、OTP烧写控制单元、OTPROM阵列、两个OTP值判断单元、EMMC初始化控制单元、EMMC存储颗粒、存储初始化单元以及保密信息存储单元;OTPROM阵列通过其中一个OTP值判断单元依次连接EMMC初始化控制单元和EMMC存储颗粒,并通过另一个OTP值判断单元依次连接存储初始化单元和保密信息存储单元,该装置在确认受到暴力破解的情况下可以让芯片自毁,或者只是完全消除保密数据而不损坏芯片;但是该装置采用多个单元组合,进而判断是否满足自毁条件,结构较为复杂,存在成本高、实现困难的缺点,并且在实现时难以避免地需要改变存储芯片外封装特点。
发明内容
本发明的目的在于提供一种通用性和适应性强的存储芯片自毁装置及其工作方法,在不改变存储芯片原有封装结构的前提下,将自毁装置与存储芯片结合进行系统封装,能够适应不同规格的存储芯片防护。
实现本发明目的的技术解决方案为:一种存储芯片自毁装置,包括装配体、控制单元板和管脚转接板,所述装配体呈上下开口的盒状结构;所述装配体顶部设置控制单元板、底部设置管脚转接板,三者形成一个密封腔体,腔体内从上至下依次设置微爆结构体、隔离层和存储芯片;
所述控制单元板的上表面设置集成控制电路;所述管脚转接板的底面设置有扩展管脚,存储芯片的管脚通过管脚转接板转接至扩展管脚;存储芯片通过扩展管脚接收外部控制信号,并经控制引线发送至集成控制电路,控制集成控制电路对微爆结构体进行引爆。
进一步地,所述控制单元板的上表面还设置销毁开关、开关隔离板和电源,其中:
所述销毁开关与集成控制电路连接,用于触发微爆结构体的引爆信号;开关隔离板设置于销毁开关下方,用于隔离销毁开关的导通,且开关隔离板能够从销毁开关下方抽取出来;
电源用于为集成控制电路、微爆结构体、存储芯片供电。
进一步地,所述装配体由4个侧壁板构成矩形盒状结构,该结构的腔体内部分为上空间、下空间和台肩;所述上空间的形状大小与微爆结构体相匹配,用于安装微爆结构体;所述下空间用于安装隔离层和存储芯片;所述台肩与管脚转接板相匹配,用于安装管脚转接板。
进一步地,所述管脚转接板的上表面中间位置设置有芯片焊接位,用于焊接存储芯片;所述管脚转接板底部的扩展管脚与存储芯片布局相同。
进一步地,所述控制单元板的四角通过一组固定螺丝固定于装配体顶部,管脚转接板的四角过另一组固定螺丝固定于装配体底部,从而将控制单元板、管脚转接板与装配体形成一个整体。
进一步地,所述微爆结构体的外壳下方中心位置设有爆破孔位,隔离层中心位置设有通孔,微爆结构体的爆破孔位和隔离层中心的通孔均与存储芯片的晶元位置相对应。
进一步地,所述扩展管脚包括功能管脚和自定义管脚,功能管脚与存储芯片中定义了功能的管脚对应,自定义管脚与存储芯片中空闲管脚对应;自定义管脚与集成控制电路连接,用于将接收的外部控制信号发送至集成控制电路。
进一步地,所述隔离层采用隔热材料,厚度为1.5~0.2毫米。
进一步地,所述微爆结构体包括上壳体、起爆雷管、火工品室和下护板;
所述上壳体和下护板组成密封的空间,起爆雷管和火工品室设置在密封的空间内;所述下护板中央设置有爆炸定向窗;
所述微爆结构体的上壳体和下护板采用榫卯固定方式或螺纹固定方式。
一种存储芯片自毁装置的工作方法,包括以下步骤:
步骤1、在存储芯片内部设置程序,如果达到设定激活条件则通过程序激活引爆信号,进入步骤;
步骤2、如果将开关隔离板抽出,按下销毁开关,则激活引爆信号,进入步骤3;
步骤3、引爆信号通过控制引线发送至集成控制电路,从而通过集成控制电路启动微爆结构体;
步骤4、爆微爆结构体冲击波穿过隔离层,毁伤存储芯片。
本发明与现有技术相比,其显著优点在于:(1)在不改变存储芯片原有封装结构的前提下,将自毁装置与存储芯片结合进行系统封装,在满足条件下对存储芯片进行物理销毁,提高了存储芯片的数据安全性;(2)装置结构可根据所保护存储芯片的形状结构进行调整,能够适应不同规格的存储芯片防护,具有良好的通用性和适应性。
附图说明
图1是本发明一种存储芯片自毁装置的结构示意图。
图2是本发明的顶部结构示意图。
图3是本发明的内部结构示意图。
图4是本发明的微爆结构体的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明。
结合图1,本发明存储芯片自毁装置,包括装配体1、控制单元板3和管脚转接板7,所述装配体1呈上下开口的盒状结构;所述装配体1顶部设置控制单元板3、底部设置管脚转接板7,三者形成一个密封腔体,腔体内从上至下依次设置微爆结构体4、隔离层2和存储芯片9;
所述控制单元板3的上表面设置集成控制电路13;所述管脚转接板7的底面设置有扩展管脚,存储芯片9的管脚通过管脚转接板7转接至扩展管脚;存储芯片9通过扩展管脚接收外部控制信号,并经控制引线发送至集成控制电路13,控制集成控制电路13对微爆结构体4进行引爆。
结合图2,作为一种具体实施例,所述控制单元板3的上表面还设置销毁开关12、开关隔离板11和电源5,其中:
所述销毁开关12与集成控制电路13连接,用于触发微爆结构体4的引爆信号;开关隔离板11设置于销毁开关12下方,用于隔离销毁开关12的导通,且开关隔离板11能够从销毁开关12下方抽取出来;
电源5用于为集成控制电路13、微爆结构体4、存储芯片9供电。
结合图3,作为一种具体实施例,所述装配体1由4个侧壁板24构成矩形盒状结构,该结构的腔体内部分为上空间23、下空间22和台肩21;所述上空间23的形状大小与微爆结构体4相匹配,用于安装微爆结构体4;所述下空间22用于安装隔离层2和存储芯片9;所述台肩21与管脚转接板7相匹配,用于安装管脚转接板7。
作为一种具体实施例,所述管脚转接板7的上表面中间位置设置有芯片焊接位,用于焊接存储芯片9;所述管脚转接板7底部的扩展管脚与存储芯片9布局相同。
作为一种具体实施例,所述控制单元板3的四角通过一组固定螺丝6固定于装配体1顶部,管脚转接板7的四角过另一组固定螺丝6固定于装配体1底部,从而将控制单元板3、管脚转接板7与装配体1形成一个整体。
结合图4,作为一种具体实施例,所述微爆结构体4的外壳42下方中心位置设有爆破孔位41,隔离层2中心位置设有通孔,微爆结构体4的爆破孔位41和隔离层2中心的通孔均与存储芯片9的晶元位置相对应。
作为一种具体实施例,所述扩展管脚包括功能管脚8和自定义管脚10,功能管脚8与存储芯片9中定义了功能的管脚对应,自定义管脚10与存储芯片9中空闲管脚对应;自定义管脚10与集成控制电路13连接,用于将接收的外部控制信号发送至集成控制电路13。使用存储芯片9的设备或者计算机发出自指令,指令被存储芯片9接收到,该指令自动定位指定的空闲管脚,空闲管脚发出相关指令信息,发送到集成控制电路13,集成控制电路13引爆装置的微爆结构体4。
作为一种具体实施例,所述隔离层2采用隔热材料,厚度为1.5~0.2毫米,用于对腔体的上空间23隔热,并对下空间22散热。
作为一种具体实施例,销毁开关12和开关隔离板11通过引线设置其它位置,例如芯片在机箱内时,如果要在机箱外操作,可以用引线引出来,设置在方便的位置。
作为一种具体实施例,所述微爆结构体4包括上壳体、起爆雷管、火工品室和下护板;所述上壳体和下护板组成密封的空间,所述起爆雷管和火工品室设置在密封的空间内;所述的下护板中央设置有爆炸定向窗。所述上壳体和下护板采用榫卯固定方式或螺纹固定方式:
①所述榫卯固定方式,具体如下:
所述上壳体为底部开口的空腔体,其外壁两端设置有第一固定支耳和第二固定支耳,第一固定支耳和第二固定支耳上分别设置有第一装置固定孔和第二装置固定孔,上壳体内部底端设置有第一~第四榫座和台肩;
所述的下护板上设置有第一~第四榫突,下护板厚度与上壳体的台肩深度相匹配,第一~第四榫突的位置和厚度与上壳体的第一~第四榫座相匹配。所述第一~第四榫突的宽度大于第一~第四榫座的宽度。
②所述螺纹固定方式,具体如下:
所述的上壳体为底部有一圆形开孔的空腔体,圆形开孔内设有内螺纹,所述的下护板为有外螺纹的圆形板,内螺纹与外螺纹相匹配。
进一步地,所述起爆雷管设置有2条起爆信号线,2条起爆信号线自上壳体侧壁引出,所述火工品室的上层填充高能炸药,下层填充隔热物质,所述上壳体内表面、起爆雷管的外表面,以及下护板的上表面均设置有抗腐蚀涂覆层,所述爆炸定向窗内设置有能量衰减板,所述能量衰减板上设置有4-16个预制破片,在装置引爆之后,多个预制破片同时轰击电子芯片。
本发明存储芯片自毁装置的使用方法,包括以下步骤:
步骤1、在存储芯片9内部设置程序,如果达到设定激活条件则通过程序激活引爆信号,进入步骤3;
步骤2、如果将开关隔离板11抽出,按下销毁开关12,则激活引爆信号,进入步骤3;
步骤3、引爆信号通过控制引线发送至集成控制电路13,从而通过集成控制电路13启动微爆结构体4;
步骤4、爆微爆结构体4冲击波穿过隔离层2,毁伤存储芯片9。
本发明装置在不改变存储芯片原有封装结构的前提下,将自毁装置与存储芯片结合进行系统封装,在满足条件下对存储芯片进行物理销毁,提高了存储芯片的数据安全性;并且装置结构可根据所保护存储芯片的形状结构进行调整,能够适应不同规格的存储芯片防护,具有良好的通用性和适应性。

Claims (10)

1.一种存储芯片自毁装置,其特征在于,包括装配体(1)、控制单元板(3)和管脚转接板(7),所述装配体(1)呈上下开口的盒状结构;所述装配体(1)顶部设置控制单元板(3)、底部设置管脚转接板(7),三者形成一个密封腔体,腔体内从上至下依次设置微爆结构体(4)、隔离层(2)和存储芯片(9);
所述控制单元板(3)的上表面设置集成控制电路(13);所述管脚转接板(7)的底面设置有扩展管脚,存储芯片(9)的管脚通过管脚转接板(7)转接至扩展管脚;存储芯片(9)通过扩展管脚接收外部控制信号,并经控制引线发送至集成控制电路(13),控制集成控制电路(13)对微爆结构体(4)进行引爆。
2.根据权利要求1所述的存储芯片自毁装置,其特征在于,所述控制单元板(3)的上表面还设置销毁开关(12)、开关隔离板(11)和电源(5),其中:
所述销毁开关(12)与集成控制电路(13)连接,用于触发微爆结构体(4)的引爆信号;开关隔离板(11)设置于销毁开关(12)下方,用于隔离销毁开关(12)的导通,且开关隔离板(11)能够从销毁开关(12)下方抽取出来;
电源(5)用于为集成控制电路(13)、微爆结构体(4)、存储芯片(9)供电。
3.据权利要求1或2所述的存储芯片自毁装置,其特征在于,所述装配体(1)由4个侧壁板(24)构成矩形盒状结构,该结构的腔体内部分为上空间(23)、下空间(22)和台肩(21);所述上空间(23)的形状大小与微爆结构体(4)相匹配,用于安装微爆结构体(4);所述下空间(22)用于安装隔离层(2)和存储芯片(9);所述台肩(21)与管脚转接板(7)相匹配,用于安装管脚转接板(7)。
4.根据权利要求3所述的存储芯片自毁装置,其特征在于,所述管脚转接板(7)的上表面中间位置设置有芯片焊接位,用于焊接存储芯片(9);所述管脚转接板(7)底部的扩展管脚与存储芯片(9)布局相同。
5.根据权利要求3所述的存储芯片自毁装置,其特征在于,所述控制单元板(3)的四角通过一组固定螺丝(6)固定于装配体(1)顶部,管脚转接板(7)的四角过另一组固定螺丝(6)固定于装配体(1)底部,从而将控制单元板(3)、管脚转接板(7)与装配体(1)形成一个整体。
6.根据权利要求4或5所述的存储芯片自毁装置,其特征在于,所述微爆结构体(4)的外壳(42)下方中心位置设有爆破孔位(41),隔离层(2)中心位置设有通孔,微爆结构体(4)的爆破孔位(41)和隔离层(2)中心的通孔均与存储芯片(9)的晶元位置相对应。
7.根据权利要求4或5所述的存储芯片自毁装置,其特征在于,所述扩展管脚包括功能管脚(8)和自定义管脚(10),功能管脚(8)与存储芯片(9)中定义了功能的管脚对应,自定义管脚(10)与存储芯片(9)中空闲管脚对应;自定义管脚(10)与集成控制电路(13)连接,用于将接收的外部控制信号发送至集成控制电路(13)。
8.根据权利要求5所述的存储芯片自毁装置,其特征在于,所述隔离层(2)采用隔热材料,厚度为1.5~0.2毫米。
9.根据权利要求5所述的存储芯片自毁装置,其特征在于,所述微爆结构体(4)包括上壳体、起爆雷管、火工品室和下护板;
所述上壳体和下护板组成密封的空间,起爆雷管和火工品室设置在密封的空间内;所述下护板中央设置有爆炸定向窗;
所述微爆结构体(4)的上壳体和下护板采用榫卯固定方式或螺纹固定方式。
10.一种存储芯片自毁装置的工作方法,其特征在于,包括以下步骤:
步骤1、在存储芯片(9)内部设置程序,如果达到设定激活条件则通过程序激活引爆信号,进入步骤(3);
步骤2、如果将开关隔离板(11)抽出,按下销毁开关(12),则激活引爆信号,进入步骤3;
步骤3、引爆信号通过控制引线发送至集成控制电路(13),从而通过集成控制电路(13)启动微爆结构体(4);
步骤4、爆微爆结构体(4)冲击波穿过隔离层(2),毁伤存储芯片(9)。
CN202010301642.0A 2020-04-16 2020-04-16 一种存储芯片自毁装置及其工作方法 Active CN111367835B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010301642.0A CN111367835B (zh) 2020-04-16 2020-04-16 一种存储芯片自毁装置及其工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010301642.0A CN111367835B (zh) 2020-04-16 2020-04-16 一种存储芯片自毁装置及其工作方法

Publications (2)

Publication Number Publication Date
CN111367835A true CN111367835A (zh) 2020-07-03
CN111367835B CN111367835B (zh) 2024-06-25

Family

ID=71212394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010301642.0A Active CN111367835B (zh) 2020-04-16 2020-04-16 一种存储芯片自毁装置及其工作方法

Country Status (1)

Country Link
CN (1) CN111367835B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114001607A (zh) * 2021-11-17 2022-02-01 北京理工大学 具有隔离安全系统的集成信息自毁含能微系统及实现方法
WO2023045113A1 (zh) * 2021-09-22 2023-03-30 深圳先进技术研究院 一种可实现芯片自毁的芯片附属装置及其控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204423378U (zh) * 2015-02-06 2015-06-24 江苏华宁电子系统工程有限公司 一种电子芯片机械自毁装置
CN104815833A (zh) * 2015-04-17 2015-08-05 娄文忠 一种用于非易失性存储芯片的自毁微系统及其自毁方法
CN104867885A (zh) * 2015-04-17 2015-08-26 丁旭冉 一种可自毁非易失性存储芯片及其制备方法
CN108694338A (zh) * 2018-06-25 2018-10-23 深圳佰维存储科技股份有限公司 固态硬盘及其物理销毁电路
CN211577878U (zh) * 2020-04-16 2020-09-25 泰鑫高科(北京)技术有限公司 一种存储芯片自毁装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204423378U (zh) * 2015-02-06 2015-06-24 江苏华宁电子系统工程有限公司 一种电子芯片机械自毁装置
CN104815833A (zh) * 2015-04-17 2015-08-05 娄文忠 一种用于非易失性存储芯片的自毁微系统及其自毁方法
CN104867885A (zh) * 2015-04-17 2015-08-26 丁旭冉 一种可自毁非易失性存储芯片及其制备方法
CN108694338A (zh) * 2018-06-25 2018-10-23 深圳佰维存储科技股份有限公司 固态硬盘及其物理销毁电路
CN211577878U (zh) * 2020-04-16 2020-09-25 泰鑫高科(北京)技术有限公司 一种存储芯片自毁装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023045113A1 (zh) * 2021-09-22 2023-03-30 深圳先进技术研究院 一种可实现芯片自毁的芯片附属装置及其控制方法
CN114001607A (zh) * 2021-11-17 2022-02-01 北京理工大学 具有隔离安全系统的集成信息自毁含能微系统及实现方法
CN114001607B (zh) * 2021-11-17 2023-01-13 北京理工大学 具有隔离安全系统的集成信息自毁含能微系统及实现方法

Also Published As

Publication number Publication date
CN111367835B (zh) 2024-06-25

Similar Documents

Publication Publication Date Title
CN111367835A (zh) 一种存储芯片自毁装置及其工作方法
CN111389876B (zh) 一种用于电子芯片销毁的微爆装置
CN104785503B (zh) 用于非易失性存储芯片自毁的自毁微系统及其自毁方法
CN211577878U (zh) 一种存储芯片自毁装置
CN104867885A (zh) 一种可自毁非易失性存储芯片及其制备方法
WO2017222878A1 (en) Selectable switch to set a downhole tool
NO179117B (no) Tenner for initiering av detonatorer
US9081970B2 (en) Data security device
CN104815833B (zh) 一种用于非易失性存储芯片的自毁微系统及其自毁方法
NO338159B1 (no) Integrerte detonatorer til bruk med eksplosive anordninger
US20110226148A1 (en) Physical destruction of electrical device and methods for triggering same
US5700969A (en) Underground jet perforating using resistive blasting caps
KR20190060691A (ko) 자가소멸 장치와 방법 및 이를 적용한 반도체 칩
CN109489507B (zh) 基于直列式引信的自毁装置
CN212121186U (zh) 一种用于电子芯片销毁的微爆装置
CN113779650B (zh) 一种用于非易失性存储器的微冲击瞬态自毁芯片及其自毁方法
JP5636070B2 (ja) パック内のセルの適正配置によるバッテリー・セルの破壊及び熱的カスケードの低減
CN202470915U (zh) 一种基于avr优化控制的电子延期雷管
JP2017195257A (ja) 自己破壊素子、半導体装置、電子機器、情報保護システム及び情報保護方法
CN106933125A (zh) 基于无线组网实现智能聚能装药自毁的系统及其自毁方法
CN215984232U (zh) 一种弹载电路的物理自毁装置
CN113819817A (zh) 一种弹载电路的物理自毁装置
ES2943666T3 (es) Métodos para mejorar la uniformidad y la eficiencia de la explosión en detonadores de láminas explosivas
CN112066827B (zh) 一种高效的电能发火引爆方法
CN106933124B (zh) 一种基于无线组网实现智能切割自毁的系统及其自毁方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230515

Address after: Room 634, 6th Floor, Building A, Tengfei Building, No. 88 Jiangmiao Road, Nanjing, Jiangsu Province, 210018

Applicant after: Nanjing Ruipujing Technology Co.,Ltd.

Address before: 2160, 1st Floor, Building 2, No. A6 Baijiazhuang Road, Chaoyang District, Beijing, 100020

Applicant before: Taixin hi tech (Beijing) Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant