CN111367831A - 翻译页表的深度预取方法、部件、微处理器及计算机设备 - Google Patents
翻译页表的深度预取方法、部件、微处理器及计算机设备 Download PDFInfo
- Publication number
- CN111367831A CN111367831A CN202010223070.9A CN202010223070A CN111367831A CN 111367831 A CN111367831 A CN 111367831A CN 202010223070 A CN202010223070 A CN 202010223070A CN 111367831 A CN111367831 A CN 111367831A
- Authority
- CN
- China
- Prior art keywords
- page table
- translation
- offset
- address
- deep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1004—Compatibility, e.g. with legacy hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
Abstract
本发明公开了一种翻译页表的深度预取方法、部件、微处理器及计算机设备,本发明翻译页表的深度预取方法包括在TLB命中失效时进行页表翻译,且在页表翻译过程中获得当前i级的页表项地址addr_i后,根据当前i级的页表项地址addr_i获取页表项addr_i+x,解析页表项addr_i+x获取下一级页表项的基地址;根据基地址和设定的偏移量y生成预取表项的物理地址;根据生成的物理地址从主存中获取数据作为下一级页表项的预取。本发明能够减少虚拟地址到物理地址翻译时每一级页表查找的时间,能够有效降低页表查找延迟、提高处理器性能,具有开销小、易于实现、使用灵活的优点。
Description
技术领域
本发明涉及处理器微体系结构设计领域,具体涉及一种翻译页表的深度预取方法、部件、微处理器及计算机设备。
背景技术
在高性能微处理器设计中,存储问题一直是困扰处理器性能提升的瓶颈,该问题被称为“存储墙”问题。数据从主存读取到处理器流水线中通常需要几百个时钟周期。当前的处理器为了更好支持支持多个程序并发运行,多采用虚拟地址进行数据访问,而主存访问使用物理地址,所以需要一个硬件完成虚拟地址到物理地址的映射。
以X86处理器为例,其地址翻译过程如图1所示,48位虚拟地址通过四级页表(第一级~第四级)查询生成物理地址。从图中可见,一次地址翻译需要4次存储访问,那么需要约上千时钟周期才能完成。当前处理器中,大多设置了一个虚拟地址到物理地址映射的缓冲,称为TLB(Translation Lookaside Buffer, 地址转换后援缓冲器)。命中TLB时,虚拟地址到物理地址的映射就不用去经历四级查找,避免了耗时的存储操作。
随着大数据应用的发展,当前应用的数据集越来越庞大,不命中TLB的情况越来越多,那么虚拟地址到物理地址的映射就必须进行四级页表查找,耗费上千个时钟周期,降低了程序性能。为了减少TLB不命中的情况,目前也有一些针对页表查找的预取算法,提前将需要的页表项取回。但是这些预取算法没有充分利用页表查找的规律。
发明内容
本发明要解决的技术问题:针对现有技术的上述问题,提供一种翻译页表的深度预取方法、部件、微处理器及计算机设备,本发明能够减少虚拟地址到物理地址翻译时每一级页表查找的时间,能够有效降低页表查找延迟、提高处理器性能,具有开销小、易于实现、使用灵活的优点。
为了解决上述技术问题,本发明采用的技术方案为:
一种翻译页表的深度预取方法,实施步骤包括:
1)在地址转换后援缓冲器TLB命中失效时进行页表翻译,且在页表翻译过程中获得当前i级的页表项地址addr_i后跳转执行下一步;
2)根据当前i级的页表项地址addr_i获取页表项addr_i+x,其中addr_i为当前i级的页表项地址,x为偏移量;
3)解析页表项addr_i+x获取下一级页表项的基地址;
4)根据基地址和设定的偏移量y生成预取表项的物理地址;
5)根据生成的物理地址从主存中获取数据作为下一级页表项的预取。
可选地,步骤1)中进行页表翻译的详细步骤包括:
S1)初始化循环级数变量i为N,其中N为翻译页表的遍历级数;
S2)从翻译页表基地址寄存器中获取翻译页表第N级的翻译页表基地址;
S3)根据翻译页表基地址、虚拟地址中的偏移量生成当前i级的翻译页表项地址addr_i;
S4)访问主存中当前i级的翻译页表项地址addr_i获取相应的页表项;
S5)解析获得的页表项根据页表格式,解析页表项中的相应物理地址和页表属性,解析出的物理地址作为下一级翻译的翻译页表基地址;
S6)将循环级数变量i的值减1,判断循环级数变量i的值是否为0,如果不为0则跳转执行步骤S3);否则,结束翻译,将最后一次执行步骤S5)解析出的物理地址合并虚拟地址的低位,形成最终翻译出的物理地址。
可选地,步骤2)中的偏移量x为预设的定值。
可选地,步骤2)之前还包括追踪该级页表的访问规律生成偏移量x的步骤,详细步骤包括:
2.1)设置偏移量x的初始值为1;设置一组饱和计数器,每个饱和计数器为2比特;
2.2)计算本次页表访问的虚拟地址和上次页表访问虚拟地址在该级页表查询的偏移量差值,将该偏移量差值作为编号,该编号索引的饱和计数器计数加1;在预取请求发生时,查询该组饱和计数器,获得饱和计数器值为3的编号最小项,该项的编号即为偏移量x的值;若没有查询到饱和计数器值为3的项,则偏移量x的值设为1;同时这组饱和计数器在特定的时间间隔内,全部清零,重新计数,此时偏移量x重新设置为初始值。
可选地,步骤4)中的偏移量y为预设的定值。
可选地,步骤4)之前还包括追踪该级页表的访问规律生成偏移量y的步骤,详细步骤包括:
4.1)设置偏移量y的初始值为0;设置一组饱和计数器,每个饱和计数器为2比特;
4.2)使用本次页表访问的虚拟地址中相应的下一级访问的偏移作为饱和计数器编号,将该编号对应的饱和计数器计数加1;在预取请求发生时,查询该组饱和计数器,获得饱和计数器值为3的编号最小项,该项的编号即为偏移量y的值;若没有查询到饱和计数器值为3的项,则偏移量y的值设为0;同时,这组饱和计数器在特定的时间间隔内,全部清零,重新计数,此时偏移量y重新设置为初始值。
此外,本发明还提供一种翻译页表的深度预取部件,该翻译页表的深度预取部件被编程或配置以执行所述翻译页表的深度预取方法的步骤。
此外,本发明还提供一种微处理器,该微处理器被编程或配置以执行所述翻译页表的深度预取方法的步骤。
此外,本发明还提供一种计算机设备,该计算机设备的微处理器被编程或配置以执行所述翻译页表的深度预取方法的步骤,或该计算机设备的存储器上存储有被编程或配置以执行所述翻译页表的深度预取方法的计算机程序。
此外,本发明还提供一种计算机可读存储介质,该计算机可读存储介质上存储有被编程或配置以执行所述翻译页表的深度预取方法的计算机程序。
和现有技术相比,本发明具有下述优点:
1、降低页表查找延迟,提高处理器性能。由于本发明所提的算法提前将相应的页表项从主存中取回到Cache中,将几百个周期的访问延迟变为10个周期左右的延迟,减少了页表查找的时间,提高了程序执行的性能。
2、实现代价小。本发明所提的方法开销小,只需要在页表翻译路径上增加少量预取请求生成部件即可,其余控制和数据通路可以借用正常的页表处理通路。
3、使用灵活。本发明所提的页表深度预取算法不影响现有的TLB预取算法,可以和这些算法叠加使用,并且该机制可方便地通过配置进行开启和关闭。
附图说明
图1为现有技术的虚拟地址翻译过程中的多级页表查找示意图。
图2为本发明实施例的基本实施流程示意图。
图3为本发明实施例与正常虚拟地址翻译多级页表关系示意图。
具体实施方式
如图2所示,本实施例翻译页表的深度预取方法的实施步骤包括:
1)在地址转换后援缓冲器TLB命中失效时进行页表翻译,且在页表翻译过程中获得当前i级的页表项地址addr_i后跳转执行下一步;
2)根据当前i级的页表项地址addr_i获取页表项addr_i+x,其中addr_i为当前i级的页表项地址,x为偏移量;
3)解析页表项addr_i+x获取下一级页表项的基地址;
4)根据基地址和设定的偏移量y生成预取表项的物理地址;
5)根据生成的物理地址从主存中获取数据作为下一级页表项的预取。
预取出的数据可以放在二级缓冲(L2 Cache)中,也可以放在页表翻译中的缓冲(Cache)中。未来的页表项翻译可以在L2 Cache中或者页表翻译Cache中获取数据,可避免几百个周期的主存访问,从而加快了页表翻译过程,提高处理器的性能。
参见图2,本实施例步骤1)中进行页表翻译的详细步骤包括:
S1)初始化循环级数变量i为N,其中N为翻译页表的遍历级数;如图3所示,本实施例中翻译页表的遍历级数N为4,图1所示的过程为4级翻译。
S2)从翻译页表基地址寄存器中获取翻译页表第N级的翻译页表基地址;
S3)根据翻译页表基地址、虚拟地址中的偏移量生成当前i级的翻译页表项地址addr_i;
S4)访问主存中当前i级的翻译页表项地址addr_i获取相应的页表项;
S5)解析获得的页表项根据页表格式,解析页表项中的相应物理地址和页表属性,解析出的物理地址作为下一级翻译的翻译页表基地址;
S6)将循环级数变量i的值减1,判断循环级数变量i的值是否为0,如果不为0则跳转执行步骤S3);否则,结束翻译,将最后一次执行步骤S5)解析出的物理地址合并虚拟地址的低位,形成最终翻译出的物理地址。
作为一种可选的实施方式,步骤2)中的偏移量x为预设的定值,例如取值为1。
作为另一种可选的实施方式,步骤2)中的偏移量x还可以为动态生成,对应地,步骤2)之前还包括追踪该级页表的访问规律生成偏移量x的步骤,详细步骤包括:
2.1)设置偏移量x的初始值为1;设置一组饱和计数器,每个饱和计数器为2比特;
2.2)计算本次页表访问的虚拟地址和上次页表访问虚拟地址在该级页表查询的偏移量差值,将该偏移量差值作为编号,该编号索引的饱和计数器计数加1;在预取请求发生时,查询该组饱和计数器,获得饱和计数器值为3的编号最小项,该项的编号即为偏移量x的值;若没有查询到饱和计数器值为3的项,则偏移量x的值设为1;同时这组饱和计数器在特定的时间间隔内,全部清零,重新计数,此时偏移量x重新设置为初始值。
通常处理器中,翻译页表项通常为8个字节。而数据读取一般按照L2的Cache行大小读取(64字节),一次能够读回来8个页表项,也就是说通常addr_i+x的数据随着addr_i的数据读回来了,不需要另外发送访存请求。
作为一种可选的实施方式,步骤4)中的偏移量y为预设的定值,例如取值为0。
作为另一种可选的实施方式,步骤4)中的偏移量y还可以为动态生成,对应地,步骤4)之前还包括追踪该级页表的访问规律生成偏移量y的步骤,详细步骤包括:
4.1)设置偏移量y的初始值为0;设置一组饱和计数器,每个饱和计数器为2比特;
4.2)使用本次页表访问的虚拟地址中相应的下一级访问的偏移作为饱和计数器编号,将该编号对应的饱和计数器计数加1;在预取请求发生时,查询该组饱和计数器,获得饱和计数器值为3的编号最小项,该项的编号即为偏移量y的值;若没有查询到饱和计数器值为3的项,则偏移量y的值设为0;同时,这组饱和计数器在特定的时间间隔内,全部清零,重新计数,此时偏移量y重新设置为初始值。
综上所述,本实施例翻译页表的深度预取方法能够减少虚拟地址到物理地址翻译时每一级页表查找的时间,能够有效降低页表查找延迟、提高处理器性能,具有开销小、易于实现、实现代价小、使用灵活的优点,可灵活应用到现有处理器设计中。
此外,本实施例还提供一种翻译页表的深度预取部件,该翻译页表的深度预取部件被编程或配置以执行所述翻译页表的深度预取方法的步骤。
此外,本实施例还提供一种微处理器,该微处理器被编程或配置以执行所述翻译页表的深度预取方法的步骤。
此外,本实施例还提供一种计算机设备,该计算机设备的微处理器被编程或配置以执行所述翻译页表的深度预取方法的步骤,或该计算机设备的存储器上存储有被编程或配置以执行所述翻译页表的深度预取方法的计算机程序。
此外,本实施例还提供一种计算机可读存储介质,该计算机可读存储介质上存储有被编程或配置以执行所述翻译页表的深度预取方法的计算机程序。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种翻译页表的深度预取方法,其特征在于实施步骤包括:
1)在地址转换后援缓冲器TLB命中失效时进行页表翻译,且在页表翻译过程中获得当前i级的页表项地址addr_i后跳转执行下一步;
2)根据当前i级的页表项地址addr_i获取页表项addr_i+x,其中addr_i为当前i级的页表项地址,x为偏移量;
3)解析页表项addr_i+x获取下一级页表项的基地址;
4)根据基地址和设定的偏移量y生成预取表项的物理地址;
5)根据生成的物理地址从主存中获取数据作为下一级页表项的预取。
2.根据权利要求1所述的翻译页表的深度预取方法,其特征在于,步骤1)中进行页表翻译的详细步骤包括:
S1)初始化循环级数变量i为N,其中N为翻译页表的遍历级数;
S2)从翻译页表基地址寄存器中获取翻译页表第N级的翻译页表基地址;
S3)根据翻译页表基地址、虚拟地址中的偏移量生成当前i级的翻译页表项地址addr_i;
S4)访问主存中当前i级的翻译页表项地址addr_i获取相应的页表项;
S5)解析获得的页表项根据页表格式,解析页表项中的相应物理地址和页表属性,解析出的物理地址作为下一级翻译的翻译页表基地址;
S6)将循环级数变量i的值减1,判断循环级数变量i的值是否为0,如果不为0则跳转执行步骤S3);否则,结束翻译,将最后一次执行步骤S5)解析出的物理地址合并虚拟地址的低位,形成最终翻译出的物理地址。
3.根据权利要求1所述的翻译页表的深度预取方法,其特征在于,步骤2)中的偏移量x为预设的定值。
4.根据权利要求1所述的翻译页表的深度预取方法,其特征在于,步骤2)之前还包括追踪该级页表的访问规律生成偏移量x的步骤,详细步骤包括:
2.1)设置偏移量x的初始值为1;设置一组饱和计数器,每个饱和计数器为2比特;
2.2)计算本次页表访问的虚拟地址和上次页表访问虚拟地址在该级页表查询的偏移量差值,将该偏移量差值作为编号,该编号索引的饱和计数器计数加1;在预取请求发生时,查询该组饱和计数器,获得饱和计数器值为3的编号最小项,该项的编号即为偏移量x的值;若没有查询到饱和计数器值为3的项,则偏移量x的值设为1;同时这组饱和计数器在特定的时间间隔内,全部清零,重新计数,此时偏移量x重新设置为初始值。
5.根据权利要求1所述的翻译页表的深度预取方法,其特征在于,步骤4)中的偏移量y为预设的定值。
6.根据权利要求1所述的翻译页表的深度预取方法,其特征在于,步骤4)之前还包括追踪该级页表的访问规律生成偏移量y的步骤,详细步骤包括:
4.1)设置偏移量y的初始值为0;设置一组饱和计数器,每个饱和计数器为2比特;
4.2)使用本次页表访问的虚拟地址中相应的下一级访问的偏移作为饱和计数器编号,将该编号对应的饱和计数器计数加1;在预取请求发生时,查询该组饱和计数器,获得饱和计数器值为3的编号最小项,该项的编号即为偏移量y的值;若没有查询到饱和计数器值为3的项,则偏移量y的值设为0;同时,这组饱和计数器在特定的时间间隔内,全部清零,重新计数,此时偏移量y重新设置为初始值。
7.一种翻译页表的深度预取部件,其特征在于,该翻译页表的深度预取部件被编程或配置以执行权利要求1~6中任意一项所述翻译页表的深度预取方法的步骤。
8.一种微处理器,其特征在于,该微处理器被编程或配置以执行权利要求1~6中任意一项所述翻译页表的深度预取方法的步骤。
9.一种计算机设备,其特征在于,该计算机设备的微处理器被编程或配置以执行权利要求1~6中任意一项所述翻译页表的深度预取方法的步骤,或该计算机设备的存储器上存储有被编程或配置以执行权利要求1~6中任意一项所述翻译页表的深度预取方法的计算机程序。
10.一种计算机可读存储介质,其特征在于,该计算机可读存储介质上存储有被编程或配置以执行权利要求1~6中任意一项所述翻译页表的深度预取方法的计算机程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010223070.9A CN111367831B (zh) | 2020-03-26 | 2020-03-26 | 翻译页表的深度预取方法、部件、微处理器及计算机设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010223070.9A CN111367831B (zh) | 2020-03-26 | 2020-03-26 | 翻译页表的深度预取方法、部件、微处理器及计算机设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111367831A true CN111367831A (zh) | 2020-07-03 |
CN111367831B CN111367831B (zh) | 2022-11-11 |
Family
ID=71211288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010223070.9A Active CN111367831B (zh) | 2020-03-26 | 2020-03-26 | 翻译页表的深度预取方法、部件、微处理器及计算机设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111367831B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113986775A (zh) * | 2021-11-03 | 2022-01-28 | 苏州睿芯集成电路科技有限公司 | 一种risc-v cpu验证中页表项生成方法、系统及装置 |
CN114218132A (zh) * | 2021-12-14 | 2022-03-22 | 海光信息技术股份有限公司 | 信息预取方法、处理器、电子设备 |
CN114827076A (zh) * | 2022-06-30 | 2022-07-29 | 沐曦集成电路(上海)有限公司 | 一种基于地址翻译单元的地址返回方法及系统 |
CN115190102A (zh) * | 2022-07-22 | 2022-10-14 | 北京象帝先计算技术有限公司 | 信息广播方法、装置、电子单元、soc及电子设备 |
CN117851293A (zh) * | 2024-03-07 | 2024-04-09 | 北京象帝先计算技术有限公司 | 地址翻译模块、显示控制器、处理系统、电子组件、电子设备及页表预取方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06231047A (ja) * | 1993-02-05 | 1994-08-19 | Fujitsu Ltd | アドレス変換方法および装置 |
CN101027653A (zh) * | 2004-09-30 | 2007-08-29 | 英特尔公司 | 利用覆盖较大地址空间的转换表的地址转换性能增强 |
CN102483720A (zh) * | 2009-09-18 | 2012-05-30 | 国际商业机器公司 | 读写感知的高速缓存 |
CN103116556A (zh) * | 2013-03-11 | 2013-05-22 | 无锡江南计算技术研究所 | 内存静态划分虚拟化方法 |
CN104737138A (zh) * | 2012-10-08 | 2015-06-24 | 国际商业机器公司 | 用半虚拟化的管理程序提供全虚拟化的附属部件 |
CN106537362A (zh) * | 2014-07-29 | 2017-03-22 | Arm 有限公司 | 数据处理装置和在数据处理装置中处理地址转换的方法 |
CN106575263A (zh) * | 2014-08-05 | 2017-04-19 | 高通股份有限公司 | 经压缩数据区段的高速缓存行压实 |
CN107368431A (zh) * | 2016-05-11 | 2017-11-21 | 龙芯中科技术有限公司 | 内存访问方法、交叉开关及计算机系统 |
CN108292273A (zh) * | 2015-12-22 | 2018-07-17 | 英特尔公司 | 用于子页写入保护的方法和装置 |
CN109002706A (zh) * | 2018-06-08 | 2018-12-14 | 中国科学院计算技术研究所 | 一种基于用户级页表的进程内数据隔离保护方法和系统 |
-
2020
- 2020-03-26 CN CN202010223070.9A patent/CN111367831B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06231047A (ja) * | 1993-02-05 | 1994-08-19 | Fujitsu Ltd | アドレス変換方法および装置 |
CN101027653A (zh) * | 2004-09-30 | 2007-08-29 | 英特尔公司 | 利用覆盖较大地址空间的转换表的地址转换性能增强 |
CN102483720A (zh) * | 2009-09-18 | 2012-05-30 | 国际商业机器公司 | 读写感知的高速缓存 |
CN104737138A (zh) * | 2012-10-08 | 2015-06-24 | 国际商业机器公司 | 用半虚拟化的管理程序提供全虚拟化的附属部件 |
CN103116556A (zh) * | 2013-03-11 | 2013-05-22 | 无锡江南计算技术研究所 | 内存静态划分虚拟化方法 |
CN106537362A (zh) * | 2014-07-29 | 2017-03-22 | Arm 有限公司 | 数据处理装置和在数据处理装置中处理地址转换的方法 |
CN106575263A (zh) * | 2014-08-05 | 2017-04-19 | 高通股份有限公司 | 经压缩数据区段的高速缓存行压实 |
CN108292273A (zh) * | 2015-12-22 | 2018-07-17 | 英特尔公司 | 用于子页写入保护的方法和装置 |
CN107368431A (zh) * | 2016-05-11 | 2017-11-21 | 龙芯中科技术有限公司 | 内存访问方法、交叉开关及计算机系统 |
CN109002706A (zh) * | 2018-06-08 | 2018-12-14 | 中国科学院计算技术研究所 | 一种基于用户级页表的进程内数据隔离保护方法和系统 |
Non-Patent Citations (3)
Title |
---|
PIERRE MICHAUD: "Best-offset hardware prefetching", 《IEEE》 * |
沙行勉 等: "面向同驻虚拟机的高效共享内存文件系统", 《计算机学报》 * |
王秋实: "嵌入式网络支付设备安全验证系统关键技术研究", 《中国优秀硕士论文电子期刊网 信息科技辑》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113986775A (zh) * | 2021-11-03 | 2022-01-28 | 苏州睿芯集成电路科技有限公司 | 一种risc-v cpu验证中页表项生成方法、系统及装置 |
CN113986775B (zh) * | 2021-11-03 | 2023-08-18 | 苏州睿芯集成电路科技有限公司 | 一种risc-v cpu验证中页表项生成方法、系统及装置 |
CN114218132A (zh) * | 2021-12-14 | 2022-03-22 | 海光信息技术股份有限公司 | 信息预取方法、处理器、电子设备 |
CN114827076A (zh) * | 2022-06-30 | 2022-07-29 | 沐曦集成电路(上海)有限公司 | 一种基于地址翻译单元的地址返回方法及系统 |
CN115190102A (zh) * | 2022-07-22 | 2022-10-14 | 北京象帝先计算技术有限公司 | 信息广播方法、装置、电子单元、soc及电子设备 |
CN115190102B (zh) * | 2022-07-22 | 2024-04-16 | 北京象帝先计算技术有限公司 | 信息广播方法、装置、电子单元、soc及电子设备 |
CN117851293A (zh) * | 2024-03-07 | 2024-04-09 | 北京象帝先计算技术有限公司 | 地址翻译模块、显示控制器、处理系统、电子组件、电子设备及页表预取方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111367831B (zh) | 2022-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111367831B (zh) | 翻译页表的深度预取方法、部件、微处理器及计算机设备 | |
US10133675B2 (en) | Data processing apparatus, and a method of handling address translation within a data processing apparatus | |
KR102448124B1 (ko) | 가상 주소들을 사용하여 액세스된 캐시 | |
US9645941B2 (en) | Collapsed address translation with multiple page sizes | |
US8370575B2 (en) | Optimized software cache lookup for SIMD architectures | |
US10372618B2 (en) | Apparatus and method for maintaining address translation data within an address translation cache | |
JP2618175B2 (ja) | キャッシュ・アクセスのための仮想アドレス変換予測の履歴テーブル | |
JP5608594B2 (ja) | プレロード命令制御 | |
US8190652B2 (en) | Achieving coherence between dynamically optimized code and original code | |
KR101694591B1 (ko) | 보다 적은 비트들로 프로세서 콘텍스트를 나타내기 위한 방법 및 장치 | |
US10083126B2 (en) | Apparatus and method for avoiding conflicting entries in a storage structure | |
EP3454218B1 (en) | Method for accessing table entry in translation lookaside buffer (tlb) and processing chip | |
US10649907B2 (en) | Apparatus and method for handling page invalidate requests in an address translation cache | |
CN112416817B (zh) | 预取方法、信息处理装置、设备以及存储介质 | |
EP3454219A1 (en) | An apparatus and method for efficient utilisation of an address translation cache | |
CN108959125B (zh) | 一种支持数据快速获取的存储访问方法和装置 | |
US9697136B2 (en) | Descriptor ring management | |
KR100895715B1 (ko) | 메모리 관리 유닛, 메모리 관리 유닛을 포함하는 시스템 및어드레스 변환 방법 | |
US7500073B1 (en) | Relocation of virtual-to-physical mappings | |
US7562204B1 (en) | Identifying and relocating relocatable kernel memory allocations in kernel non-relocatable memory | |
CN114238167B (zh) | 信息预取方法、处理器、电子设备 | |
US10740248B2 (en) | Methods and systems for predicting virtual address | |
US9971695B2 (en) | Apparatus and method for consolidating memory access prediction information to prefetch cache memory data | |
CN112363960B (zh) | 一种新型基于影子页表机制的内存虚拟化方法与系统 | |
US10545877B2 (en) | Apparatus and method for accessing an address translation cache |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 410028 floor 17, building T3, Fuxing world financial center, No. 303, Section 1, Furong Middle Road, Kaifu District, Changsha City, Hunan Province Applicant after: Chaorui Technology (Changsha) Co.,Ltd. Address before: Room 2106, Great Wall wanfuhui gold block, No.9 Shuangyong Road, Kaifu District, Changsha City, Hunan Province, 410003 Applicant before: Transcendence information technology (Changsha) Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |