CN111367569B - 一种存储器校准系统及方法、可读存储介质 - Google Patents

一种存储器校准系统及方法、可读存储介质 Download PDF

Info

Publication number
CN111367569B
CN111367569B CN201811601677.5A CN201811601677A CN111367569B CN 111367569 B CN111367569 B CN 111367569B CN 201811601677 A CN201811601677 A CN 201811601677A CN 111367569 B CN111367569 B CN 111367569B
Authority
CN
China
Prior art keywords
memory
data
calibration
parameters
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811601677.5A
Other languages
English (en)
Other versions
CN111367569A (zh
Inventor
黄启云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Jiefa Technology Co ltd
Original Assignee
Hefei Jiefa Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Jiefa Technology Co ltd filed Critical Hefei Jiefa Technology Co ltd
Priority to CN201811601677.5A priority Critical patent/CN111367569B/zh
Priority to US16/517,702 priority patent/US10908829B2/en
Publication of CN111367569A publication Critical patent/CN111367569A/zh
Application granted granted Critical
Publication of CN111367569B publication Critical patent/CN111367569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/142—Reconfiguring to eliminate the error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C29/28—Dependent multiple arrays, e.g. multi-bit arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种存储器校准系统及方法、可读存储介质，其中，所述存储器校准方法包括：从第一存储器读取第一数据，所述第一数据包括第二存储器用于校准的预存参数；对所述第一数据进行第一次校验；若所述第一数据通过第一校验，则对所述第一数据进行第二校验；若所述第一数据通过第二校验，则使用所述第一数据配置所述第二存储器的控制器；对所述第二存储器进行测试，若测试通过，则完成对所述第二存储器的校准。通过上述方式，本发明能够快速完成存储器的校准。

Description

一种存储器校准系统及方法、可读存储介质
技术领域
本发明涉及存储器技术领域，特别是涉及一种存储器校准系统及方法、可读存储介质。
背景技术
电子设备在每次开机启动的时候，处理器会先运行固化在芯片内部的引导程序，然后会将引导程序搬到芯片的静态随机存取存储器(Static Random-Access Memory，SRAM)中运行，引导程序会设置各种必要的锁相回路(Phase Locked Loop，PLL)并初始化动态随机存取存储器(Dynamic Random Access Memory，DRAM)的控制器，为后续使用DRAM做准备；在初始化DRAM控制器的过程中，会对DRAM的全部参数进行校准以获取DRAM正常工作所需的参数。
本申请的发明人在长期的研发过程中，发现现有技术方案中，由于每次校准都需要获取DRAM的全部参数，所需时间较长。
发明内容
本发明提供一种存储器校准系统及方法、可读存储介质，能够解决现有技术中存储器校准时间过长的技术问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种存储器校准方法，包括：
从第一存储器读取第一数据，所述第一数据包括第二存储器用于校准的预存参数；
对所述第一数据进行第一次校验；
若所述第一数据通过第一校验，则对所述第一数据进行第二校验；
若所述第一数据通过第二校验，则使用所述第一数据配置所述第二存储器的控制器；
对所述第二存储器进行测试，若测试通过，则完成对所述第二存储器的校准。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种存储器校准系统，所述系统包括第一存储器、第二存储器以及处理器，所述第一存储器内存储有第一数据；处理器用于从第一存储器读取第一数据，所述第一数据包括第二存储器的预存参数；还用于对第一数据进行第一校验和第二校验，并判断所述第一数据是否有效；若所述第一数据有效，则使用所述第一数据配置所述第二存储器的控制器；还用于对所述第二存储器进行测试，若测试通过，则完成对所述第二存储器的校准。
为解决上述技术问题，本发明采用的又一个技术方案是：提供一种可读存储介质，存储有指令，所述指令被执行时实现上述所述方法中的步骤。
本发明的有益效果是：区别于现有技术的情况，本发明提供的存储器校准方法中需要获取第二存储器的参数时先从第一存储器中读取第一数据，第一数据包括第二存储器的预存参数，第一数据可用的情况下直接使用第一数据来配置第二存储器的控制器，在判断第一数据是否可用的过程中只需对第二存储器的部分参数进行校准来判断，无需对第二存储器进行完整的校准，能够有效节省配置第二存储器的时间，加快系统启动。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本发明存储器校准方法一实施方式的流程示意图；
图2是图1所示的步骤S20的具体步骤流程示意图；
图3是图1所示的步骤S30的具体步骤流程示意图；
图4是本发明存储器校准方法一具体实施方式的流程示意图；
图5是本发明存储器校准系统一实施方式的结构架构图；
图6是本发明可读存储介质一实施方式的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一种存储器校准方法，该存储器校准方法可应用汽车、电脑等设备，存储器校准方法包括：
步骤S10，从第一存储器读取第一数据，第一数据包括第二存储器用于校准的预存参数。
其中，第一存储器为非易失性存储器，例如闪存，第二数据为易失性存储器，例如DRAM。
本实施方式中，是根据当前环境状况从第一存储器读取相应的第一数据，在一具体实施例中，第二存储器以DRAM为例，DRAM控制器支持做动态电压频率调整(Dynamicvoltage and frequency scaling，DVFS)的情况下，DRAM控制器设置有固定的几个档位的工作电压，工作电压值则由DRAM控制器决定，每个档位的工作电压会有对应的预存参数，即struct dram_parameters，预存参数保存在第一存储器中，当系统启动后则会根据当前所选的档位选择对应的预存参数。
第一数据还包括魔法数和预存循环冗余校验码，循环冗余校验码是根据预存参数计算得到的。
其中，第一存储器保存第一数据的数据结构struct dram_parameters{u32magic；u32 crc32；struct parameters{u32 write_leveing_dly；u32gating_dly；u32rxdly；u32 tx_dly；u32 tx_vref；…}para；…}。
在一具体实施例中，第二存储器以DRAM为例进行说明，预存参数包括双倍速率(Double Data Rate，DDR)标准参数以及DRAM控制器自定义的参数，其中，DDR标准参数可以为command address delay、command address vref、write leveling delay、gatingdelay、rx_dly、tx_dly、rx_dq_vref、tx_dq_vref等；DRAM控制器自定义的参数则会随着DRAM控制器的不同而改变，例如DRAM控制器的上拉能力、下拉能力以及阻抗等均会影响参数值。
步骤S20，对第一数据进行第一次校验。
其中，请结合查阅图2，对第一数据进行第一次校验的步骤包括：
步骤S21，判断第一数据中的魔法数与预设魔法数是否相等，并根据第一数据计算循环冗余校验码，判断循环冗余校验码与预存循环冗余校验码是否相等。
在一具体实施例中，预设魔法数为0x12345678，判断魔法数是否与0x12345678相等，若相等，则完成魔法数的比较。
可以理解，第一数据包括预存参数、魔法数和预存循环冗余校验码，循环冗余校验码是根据预存参数计算得到的。
步骤S22，若魔法数与预设魔法数相等，且循环冗余校验码与预存循环冗余校验码相等，则判定第一数据通过第一校验。
进一步的，若魔法数与预设魔法数不相等或/和循环冗余校验码与预存循环冗余校验码不相等，则对第二存储器的全部校准参数进行计算，获得第二数据；
使用第二数据配置第二存储器的控制器并将第二数据作为预存参数保存至第一存储器中。
步骤S30，若第一数据通过第一校验，则对第一数据进行第二校验。
其中，请结合参阅图3，对第一数据进行第二校验的步骤包括：
步骤S31，计算得到第二存储器的部分校准参数，将部分校准参数与第一数据中对应的预存参数进行比较。
步骤S32，若部分校准参数与对应的预存参数的误差处于预设范围内，则判定第一数据通过第二校验。
其中，计算方法可以为动态随机存取存储器校准算法，误差指的是部分校准参数与对应的预存参数之间的绝对值误差，预设范围为0～10％，例如1％、5％或者10％等，若二者的误差范围超过10％，则系统将不能开机，无法进行工作。
参数延时(gating delay)为重要的参数之一，容易受到电压和温度的影响，部分校准参数以延时为例，则将计算所得到的延时参数与第一存储器中所预设的延时参数进行比较，若二者之间的误差范围为0～10％，则将第一存储器中的第一数据配置第二存储器的控制器。
步骤S40，若第一数据通过第二校验，则使用第一数据配置第二存储器的控制器。
进一步的，若部分校准参数与对应的预存参数的误差未处于预设范围内，则对第二存储器的全部校准参数进行计算，获得第二数据；
使用第二数据配置第二存储器的控制器并将第二数据作为预存参数保存至第一存储器中。
步骤S50，对第二存储器进行测试，若测试通过，则完成对第二存储器的校准。
进一步的，若未通过测试，则对第二存储器的全部校准参数进行计算，获得第二数据；
使用第二数据配置第二存储器的控制器并将第二数据作为预存参数保存至第一存储器中。
可以理解，对第二存储器进行Read/Write测试，如果对第二存储器的Read/Write测试通过，则认为第一存储器中的预存参数可用，完成对第二存储器的校准；如果Read/Write测试没有通过，则对第二存储器的全部参数进行校准，获得第二数据，并使用第二数据配置第二存储器的控制器并将第二数据作为预存参数保存至第一存储器中。
在实际使用过程中，启动设备后DRAM的部分参数基本不变，例如，有些参数与温度、电压等相关，在温度、电压变化不大的情况下校准出的参数变化不大。本发明实施方式提供的存储器校准方法中需要获取第二存储器的参数时先从第一存储器中读取第一数据，第一数据包括第二存储器用于校准的预存参数，在第一数据可用的情况下可以直接使用第一数据来配置第二存储器的控制器，其中，在判断第一数据是否可用的过程中只需对第二存储器的部分校准参数进行计算来判断，无需对第二存储器全部校准参数进行计算，能够有效节省配置第二存储器的时间，从而加快系统启动。
请参阅图4，本发明一具体实施方式的存储器校准方法包括以下步骤：
步骤S110，启动设备。
步骤S111，判断第一数据中的魔法数与预设魔法数是否相等，并根据第一数据计算循环冗余校验码，判断循环冗余校验码与预存循环冗余校验码是否相等，若魔法数与预设魔法数相等，且循环冗余校验码与预存循环冗余校验码相等，则判定第一数据通过第一校验，则进入步骤S112；若若魔法数与预设魔法数不相等或/和循环冗余校验码与预存循环冗余校验码不相等，则进入步骤S116。
步骤S112，计算得到第二存储器的部分校准参数。
步骤S113，将部分校准参数与第一数据中对应的预存参数进行比较，若部分校准参数与对应的预存参数之间的误差在预设范围之内，则进入步骤S114；若部分校准参数与对应的预存参数之间的误差未处于预设范围之内，则进入步骤S116。
步骤S114，对第二存储器进行测试，若测试通过，则进入步骤S115；若测试未通过，则进入步骤S116。
步骤S115，使用第一数据配置第二存储器的控制器，进入步骤S118。
步骤S116，对第二存储器的全部校准参数进行计算，获得第二数据，进入步骤S117。
步骤S117，使用第二数据配置第二存储器的控制器并将第二数据作为预存参数保存至第一存储器中，进入步骤S118。
步骤S118，运行设备。
区别于现有技术，本发明实施方式提供的存储器校准方法中需要获取第二存储器的参数时先从第一存储器中读取第一数据，第一数据包括第二存储器用于校准的预存参数，第一数据可用的情况下直接使用第一数据来配置第二存储器的控制器，在判断第一数据是否可用的过程中只需对第二存储器的部分参数进行校准来判断，无需对第二存储器进行完整的校准，能够有效节省配置第二存储器的时间，从而加快系统启动。
请结合参阅图5，本发明还提供一种存储器校准系统100，该存储器校准系统100可应用汽车、电脑等设备。其中，存储器校准系统100包括第一存储器10、第二存储器20以及处理器30，第一存储器10内存储有第一数据；处理器30用于从第一存储器10读取第一数据，第一数据包括第二存储器20用于校准的预存参数；还用于对第一数据进行第一校验和第二校验，并判断所述第一数据是否有效；若第一数据有效，则使用第一数据配置第二存储器20的控制器；还用于对第二存储器20进行测试，若测试通过，则完成对第二存储器20的校准。
第一数据还包括魔法数和预存循环冗余校验码，循环冗余校验码是根据预存参数计算得到的。
处理器30还用于将第一数据中的魔法数与预设魔法数进行比较，并根据第一数据计算循环冗余校验码，将循环冗余校验码与预存循环冗余校验码进行比较，以判断魔法数与预设魔法数是否相等，循环冗余校验码与预存循环冗余校验码是否相等，若魔法数与预设魔法数相等，且循环冗余校验码与预存循环冗余校验码相等，则判定第一数据通过第一校验。
处理器30还用于计算得到第二存储器的部分校准参数，并将部分校准参数与第一数据中对应的预存参数进行比较，以判断部分校准参数与第一数据中对应的预存参数的误差是否处于预设范围内。
进一步的，若魔法数与预设魔法数不相等或/和循环冗余校验码与预存循环冗余校验码不相等，或者，部分校准参数与对应的预存参数的误差未处于预设范围内，或者，未通过测试，则处理器30还用于对第二存储器20的全部校准参数进行计算，获得第二数据，使用第二数据配置第二存储器的控制器并将第二数据作为预存参数保存至第一存储器中。其中，误差指的是部分校准参数与对应的预存参数之间的绝对值误差，预设范围为0～10％。
请参阅图6，本发明可读存储介质一实施方式包括存储器310，存储器310存储有指令，该指令被执行时实现本发明存储器的校准方法。
存储器310可以包括只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、闪存(Flash Memory)、硬盘、光盘等。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种存储器校准方法，其特征在于，包括：
从第一存储器读取第一数据，所述第一数据包括第二存储器用于校准的预存参数；
对所述第一数据进行第一次校验；
若所述第一数据通过第一校验，则对所述第一数据进行第二校验；
计算得到所述第二存储器的部分校准参数，将所述部分校准参数与所述第一数据中对应的预存参数进行比较；
若所述部分校准参数与对应的所述预存参数的误差处于预设范围内，则判定所述第一数据通过第二校验；
若所述第一数据通过第二校验，则使用所述第一数据配置所述第二存储器的控制器；
对所述第二存储器进行测试，若测试通过，则完成对所述第二存储器的校准；
其中，所述第一存储器为非易失性存储器，所述第二存储器为DRAM。
2.根据权利要求1所述的方法，其特征在于，所述对所述第一数据进行第一校验的步骤包括：
判断所述第一数据中的魔法数与预设魔法数是否相等，并根据所述第一数据计算循环冗余校验码，判断所述循环冗余校验码与预存循环冗余校验码是否相等；
若所述魔法数与预设魔法数相等，且所述循环冗余校验码与所述预存循环冗余校验码相等，则判定所述第一数据通过第一校验。
3.根据权利要求2所述的方法，其特征在于，进一步包括：
若所述魔法数与所述预设魔法数不相等或/和所述循环冗余校验码与所述预存循环冗余校验码不相等，则对所述第二存储器的全部校准参数进行计算，获得第二数据；
使用所述第二数据配置所述第二存储器的控制器并将所述第二数据作为所述预存参数保存至所述第一存储器中。
4.根据权利要求1所述的方法，其特征在于，进一步包括：
若所述部分校准参数与对应的所述预存参数的误差未处于预设范围内，则对所述第二存储器的全部校准参数进行计算，获得第二数据；
使用所述第二数据配置所述第二存储器的控制器并将所述第二数据作为所述预存参数保存至所述第一存储器中。
5.根据权利要求1或4所述的方法，其特征在于，所述预设范围为0～10％。
6.根据权利要求1所述的方法，其特征在于，进一步包括：
若未通过所述测试，则对所述第二存储器的全部校准参数进行计算，获得第二数据；
使用所述第二数据配置所述第二存储器的控制器并将所述第二数据作为所述预存参数保存至所述第一存储器中。
7.一种存储器校准系统，其特征在于，所述系统包括第一存储器、第二存储器以及处理器，所述第一存储器内存储有第一数据；处理器用于从第一存储器读取第一数据，所述第一数据包括第二存储器的预存参数；还用于对所述第一数据进行第一校验和第二校验，并判断所述第一数据是否有效；若所述第一数据有效，则使用所述第一数据配置所述第二存储器的控制器；还用于对所述第二存储器进行测试，若测试通过，则完成对所述第二存储器的校准；
所述处理器还用于计算以得到所述第二存储器的部分校准参数，并将所述部分校准参数与所述第一数据中对应的预存参数进行比较，以判断所述部分校准参数与所述第一数据中对应的预存参数的误差是否处于预设范围内；
其中，所述第一存储器为非易失性存储器，所述第二存储器为DRAM。
8.一种可读存储介质，存储有指令，其特征在于，所述指令被执行时实现权利要求1-6任一项所述方法中的步骤。
CN201811601677.5A 2018-12-26 2018-12-26 一种存储器校准系统及方法、可读存储介质 Active CN111367569B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811601677.5A CN111367569B (zh) 2018-12-26 2018-12-26 一种存储器校准系统及方法、可读存储介质
US16/517,702 US10908829B2 (en) 2018-12-26 2019-07-22 Memory calibration method and system, and vehicle system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811601677.5A CN111367569B (zh) 2018-12-26 2018-12-26 一种存储器校准系统及方法、可读存储介质

Publications (2)

Publication Number Publication Date
CN111367569A CN111367569A (zh) 2020-07-03
CN111367569B true CN111367569B (zh) 2023-04-28

Family

ID=71122918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811601677.5A Active CN111367569B (zh) 2018-12-26 2018-12-26 一种存储器校准系统及方法、可读存储介质

Country Status (2)

Country Link
US (1) US10908829B2 (zh)
CN (1) CN111367569B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111367569B (zh) * 2018-12-26 2023-04-28 合肥杰发科技有限公司 一种存储器校准系统及方法、可读存储介质
CN112559326A (zh) * 2020-12-03 2021-03-26 北京车和家信息技术有限公司 一种融合标定的测试方法及装置、车载系统及车辆
CN113110697B (zh) * 2021-04-16 2024-06-18 深圳市富视康智能股份有限公司 时间校准方法、装置、设备及存储介质
CN114356229B (zh) * 2021-12-22 2023-09-22 合肥康芯威存储技术有限公司 一种数据存储设备的参数优化方法及其优化系统
CN117409847B (zh) * 2023-12-13 2024-03-22 合肥康芯威存储技术有限公司 一种存储测试装置及其测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1776597A (zh) * 2004-11-18 2006-05-24 国际商业机器公司 用于校准随机存取存储器的方法和装置
CN102385547A (zh) * 2010-08-31 2012-03-21 安凯(广州)微电子技术有限公司 一种dram控制器时序校验功能的验证方法及系统
CN104143356A (zh) * 2014-07-25 2014-11-12 记忆科技(深圳)有限公司 一种具有存储控制器的dram
WO2018187165A2 (en) * 2017-04-07 2018-10-11 Qualcomm Incorporated Boot time determination of calibration parameters for a component coupled to a system-on-chip

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164289B1 (en) * 2005-01-21 2007-01-16 Altera Corporation Real time feedback compensation of programmable logic memory
WO2011140123A1 (en) * 2010-05-03 2011-11-10 Battelle Energy Alliance, Llc In-situ real-time energy storage device impedance identification
US20120278528A1 (en) * 2011-04-28 2012-11-01 International Business Machines Corporation Iimplementing storage adapter with enhanced flash backed dram management
US9323538B1 (en) * 2012-06-29 2016-04-26 Altera Corporation Systems and methods for memory interface calibration
CN105261398B (zh) * 2015-10-08 2018-12-28 联发科技（新加坡）私人有限公司 动态随机存取存储器的校准方法及装置
WO2017130983A1 (ja) * 2016-01-25 2017-08-03 アイシン・エィ・ダブリュ株式会社 メモリコントローラ
CN111367569B (zh) * 2018-12-26 2023-04-28 合肥杰发科技有限公司 一种存储器校准系统及方法、可读存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1776597A (zh) * 2004-11-18 2006-05-24 国际商业机器公司 用于校准随机存取存储器的方法和装置
CN102385547A (zh) * 2010-08-31 2012-03-21 安凯(广州)微电子技术有限公司 一种dram控制器时序校验功能的验证方法及系统
CN104143356A (zh) * 2014-07-25 2014-11-12 记忆科技(深圳)有限公司 一种具有存储控制器的dram
WO2018187165A2 (en) * 2017-04-07 2018-10-11 Qualcomm Incorporated Boot time determination of calibration parameters for a component coupled to a system-on-chip

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种应用于DDR3 DRAM的ZQ校准方法;王小光等;《中国集成电路》;20180705(第07期);全文 *

Also Published As

Publication number Publication date
US10908829B2 (en) 2021-02-02
CN111367569A (zh) 2020-07-03
US20200210084A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
CN111367569B (zh) 一种存储器校准系统及方法、可读存储介质
US7463992B2 (en) Method and system to self-test single and multi-core CPU systems
EP1858024A1 (en) Semiconductor memory and refresh cycle control method
US6756856B2 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
US20140328132A1 (en) Memory margin management
US9390811B2 (en) Semiconductor device with fuse array and method for operating the same
US8412882B2 (en) Leveraging chip variability
US20140126313A1 (en) Chip with embedded non-volatile memory and testing method therefor
US20190056879A1 (en) Parameter override mechanism for memory systems
US20150194196A1 (en) Memory system with high performance and high power efficiency and control method of the same
US20170092356A1 (en) Devices and methods for selecting a forming voltage for a resistive random-access memory
US7558135B2 (en) Semiconductor memory device and test method thereof
US11340292B2 (en) System and method for parallel testing of electronic device
US10019319B2 (en) Electronic device and storage initialization method
TWI573072B (zh) 資料接收晶片
TWI739678B (zh) 記憶體測試裝置以及測試電壓調整方法
TWI619120B (zh) 資料接收晶片
US20180019023A1 (en) Semiconductor test device and semiconductor test method
US10977145B2 (en) Method of phase calibration for double data rate memory interface and related system
US7089133B1 (en) Method and circuit for providing a system level reset function for an electronic device
JP2010135032A (ja) 半導体記憶装置及びセルフリフレッシュテスト方法
US20090241080A1 (en) Setup and hold time characterization device and method
US10360989B2 (en) Electronic device with a fuse-read trigger mechanism
US20060236185A1 (en) Multiple function results using single pattern and method
US20120266034A1 (en) Semiconductor memory device and test method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant