CN111356966B - 基于动态时钟和电压缩放定时对中央处理单元存储器分组以使用阵列功率复用器提高动态/泄漏功率 - Google Patents

基于动态时钟和电压缩放定时对中央处理单元存储器分组以使用阵列功率复用器提高动态/泄漏功率 Download PDF

Info

Publication number
CN111356966B
CN111356966B CN201880072097.3A CN201880072097A CN111356966B CN 111356966 B CN111356966 B CN 111356966B CN 201880072097 A CN201880072097 A CN 201880072097A CN 111356966 B CN111356966 B CN 111356966B
Authority
CN
China
Prior art keywords
voltage
memory devices
apm
apc
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880072097.3A
Other languages
English (en)
Other versions
CN111356966A (zh
Inventor
R·阿里米里
B·K·兰加拉简
R·米斯拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN111356966A publication Critical patent/CN111356966A/zh
Application granted granted Critical
Publication of CN111356966B publication Critical patent/CN111356966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4273—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)

Abstract

用于操作中央处理单元(CPU)的系统、方法和装置被提供。CPU包括多个存储器，多个存储器包括第一组存储器和第二组存储器。多个存储器基于每个存储器的定时关键性被分组。CPU还包括：存储器核心(MX)电压供应，被配置为向多个存储器提供MX电压；应用处理器核心(APC)电压供应，被配置为向多个存储器提供APC电压；以及电压切换电路。电压切换电路检测CPU的操作模式，并且基于检测到的操作模式的类型，在MX电压与APC电压之间切换提供给第一组存储器或第二组存储器中的至少一者的电压。

Description

基于动态时钟和电压缩放定时对中央处理单元存储器分组以 使用阵列功率复用器提高动态/泄漏功率
优先权要求
本专利申请要求于2017年11月09日提交的题为“GROUPING CENTRAL PROCESSINGUNIT MEMORIES BASED ON DYNAMIC CLOCK AND VOLTAGE SCALING TIMING TO IMPROVEDYNAMIC/LEAKAGE POWER USING ARRAY POWER MULTIPLEXERS”的美国非临时申请No.15/808,538的优先权，该申请被转让给本申请的受让人并且据此通过引用明确地并入本文。
技术领域
本公开一般地涉及一种操作中央处理单元(CPU)的装置，并且更特别地涉及优化CPU存储器的功率使用。
背景技术
半导体装置(诸如集成电路)由形成在半导体材料上并且利用电路布线互连的电子组件构成。这些电路布线的网络可以连接到CPU子系统(CPUSS)的存储器，并且向CPUSS存储器提供在特定电压电平的功率。
CPU产品可能具有非常高的性能要求，包括CPU核心运行的频率。例如，一种类型的CPU(例如，金CPU)的频率要求在涡轮模式中可能超过2.5GHz，其中涡轮模式是一种需要更高操作电压的高性能模式。在另一示例中，另一类型的CPU(例如，银CPU)的频率要求在涡轮模式中通常可以为大约2GHz。
当使用从存储器核心(MX)电压供应(或VDD_MX)提供的电压操作在标称模式中时，CPUSS存储器通常操作在正常的频率和电压电平。在涡轮模式使用情况(或其他更快速操作模式使用情况)下，CPUSS存储器可以针对特定芯片操作在最高可能的频率和电压电平，其中VDD_MX可以被选择以供应涡轮模式电压。值得注意的是，VDD_MX是整个芯片的若干或所有组件共有的电压轨。因此，在涡轮模式中增大从VDD_MX提供的电压可能会不必要地影响供应给其他芯片组件的功率，而仅意图为影响CPUSS存储器。
因此，所需要的是一种新颖的方法，用于增大供应给CPUSS存储器的电压，以用于使功率使用优化的更快速的操作模式。
发明内容
本公开的某些方面涉及用于操作中央处理电路或中央处理单元(CPU)的系统、装置、方法和技术。
在本公开的各个方面，一种装置包括中央处理电路或CPU。该装置还可以包括蜂窝电话和移动计算设备之一，其包含中央处理电路或CPU。中央处理电路或CPU包括：多个存储器设备，包括第一组存储器设备和第二组存储器设备；存储器核心(MX)电压供应，被配置为向多个存储器设备提供MX电压；应用处理器核心(APC)电压供应，被配置为向多个存储器设备提供APC电压；以及电压切换电路，被配置为检测中央处理电路或CPU的操作模式，并且基于检测到的操作模式的类型，在MX电压与APC电压之间切换提供给第一组存储器设备或第二组存储器设备中的至少一者的电压。
在一方面，多个存储器设备基于多个存储器设备中的每个存储器设备的定时关键性被分组，其中第一组存储器设备包括定时关键(例如，定时关键性小于或等于定时阈值)的存储器设备，并且第二组存储器设备包括非定时关键(例如，定时关键性大于定时阈值)的存储器设备。
在一方面，电压切换电路被配置为在操作模式比标称操作模式更快速时(例如，至少是标称L1操作模式)，将第一组存储器设备从MX电压切换到APC电压。标称L1操作模式可以是在标称操作模式与涡轮操作模式之间的中间动态时钟和电压缩放(DCVS)操作模式。在另外的方面，电压切换电路被配置为在操作模式至少是涡轮操作模式时，将第二组存储器设备从MX电压切换到APC电压。
在一方面，电压切换电路包括：第一阵列功率复用器(APM)，耦合到第一组存储器设备并且被配置为在MX电压与APC电压之间切换提供给第一组存储器设备的电压；以及第二阵列功率复用器(APM)，耦合到第二组存储器设备并且被配置为在MX电压与APC电压之间切换提供给第二组存储器设备的电压。电压切换电路还包括用于控制第一APM的第一APM控制器、用于控制第二APM的第二APM控制器、以及用于控制第一APM控制器和第二APM控制器的动态时钟和电压缩放(DCVS)电路。
在一方面，DCVS电路被配置为：检测操作模式；当操作模式比标称操作模式更快速时(例如，至少是标称L1操作模式)，发起第一APM控制器来控制第一APM，以将供应给第一组存储器设备的电压从MX电压切换到APC电压；以及当操作模式至少是涡轮操作模式时，发起第二APM控制器来控制第二APM，以将供应给第二组存储器设备的电压从MX电压切换到APC电压。
在本公开的各个方面，一种操作中央处理电路或中央处理单元(CPU)的方法包括：向多个存储器设备供应存储器核心(MX)电压或应用处理器核心(APC)电压中的至少一者，其中多个存储器设备包括第一组存储器设备和第二组存储器设备；检测中央处理电路或CPU的操作模式；以及基于检测到的操作模式的类型，在MX电压与APC电压之间切换供应给第一组存储器设备或第二组存储器设备中的至少一者的电压。
多个存储器设备可以基于多个存储器设备中的每个存储器设备的定时关键性被分组，其中第一组存储器设备包括定时关键的存储器设备，并且第二组存储器设备包括非定时关键的存储器设备。
在一方面，当操作模式比标称操作模式更快速时(例如，至少是标称L1操作模式)，第一组存储器设备从MX电压被切换到APC电压。在另一方面，当操作模式至少是涡轮操作模式时，第二组存储器设备从MX电压被切换到APC电压。
在本公开的各个方面，一种用于操作中央处理电路或中央处理单元(CPU)的装置包括：用于向多个存储器设备供应存储器核心(MX)电压或应用处理器核心(APC)电压中的至少一者的部件，其中多个存储器设备包括第一组存储器设备和第二组存储器设备；用于检测中央处理电路或CPU的操作模式的部件；以及用于基于检测到的操作模式的类型，在MX电压与APC电压之间切换供应给第一组存储器设备或第二组存储器设备中的至少一者的电压的部件。
该装置还包括用于基于多个存储器设备中的每个存储器设备的定时关键性来将多个存储器设备分组的部件，其中第一组存储器设备包括定时关键的存储器设备，并且第二组存储器设备包括非定时关键的存储器设备。
在一方面，用于切换的部件被配置为在操作模式比标称操作模式更快速时(例如，至少是标称L1操作模式)，将第一组存储器设备从MX电压切换到APC电压。在另一方面，用于切换的部件被配置为在操作模式至少是涡轮操作模式时，将第二组存储器设备从MX电压切换到APC电压。
在一方面，用于切换的部件包括：第一阵列功率复用器(APM)部件，用于在MX电压与APC电压之间切换提供给第一组存储器设备的电压；以及第二APM部件，用于在MX电压与APC电压之间切换提供给第二组存储器设备的电压。用于切换的部件还包括：用于控制第一APM部件的第一APM控制部件；用于控制第二APM部件的第二APM控制部件；以及用于控制第一APM控制部件和第二APM控制部件的动态时钟和电压缩放(DCVS)部件。
在一方面，DCVS部件被配置为：检测操作模式；当操作模式比标称操作模式更快速时(例如，至少是标称L1操作模式)，发起第一APM控制部件来控制第一APM部件，以将供应给第一组存储器设备的电压从MX电压切换到APC电压；以及当操作模式至少是涡轮操作模式时，发起第二APM控制部件来控制第二APM部件，以将供应给第二组存储器设备的电压从MX电压切换到APC电压。
附图说明
图1图示了可以采用数据通信总线的装置的示例。
图2是图示了CPU架构的示例的示图。
图3是图示了根据本文中公开的某些方面的CPU架构的另一示例的示图。
图4是图示了关于图3的CPU架构的用于不同操作模式的存储器电压要求的表格。
图5是图示了根据本文中公开的某些方面的CPU架构的另外示例的示图。
图6是根据本文中公开的某些方面的可以在用于操作中央处理电路或中央处理单元(CPU)的装置处执行的方法的流程图。
图7图示了用于根据本文中公开的某些方面被适配的中央处理电路的硬件实施方式的示例。
具体实施方式
下文关于附图阐述的详细描述旨在作为对各种配置的描述，并且不旨在表示本文中描述的概念可以在其中被实践的仅有配置。详细描述包括特定细节，以用于提供对各种概念的透彻理解的目的。然而，对本领域的技术人员将明显的是，在没有这些具体细节的情况下可以实践这些概念。在一些情况下，公知的结构和组件以框图形式示出，以便避免使这样的概念模糊不清。
本发明的若干方面现在将参考各种装置和方法来呈现。这些装置和方法将在以下详细描述中描述，并且在附图中通过各种框、模块、组件、电路、步骤、过程、算法等(统称为“元素”)来说明。这些元素可以使用电子硬件、计算机软件、或其任何组合来实施。这样的元素被实施为硬件还是软件取决于特定应用和施加在整个系统上的设计约束。
根据某些方面，中央处理电路(包括例如中央处理单元子系统(CPUSS)、中央处理单元(CPU)集群、以及中央处理电路的存储器)可以实施在装置100中，诸如蜂窝电话、智能电话、会话发起协议(SIP)电话、膝上机、笔记本、上网本、智能本、个人数字助理(PDA)、卫星无线电、全球定位系统(GPS)设备、智能家居设备、智能照明、多媒体设备、视频设备、数字音频播放器(例如，MP3播放器)、相机、游戏控制台、娱乐设备、车辆组件、可穿戴计算设备(例如，智能手表、健康或健身追踪器、眼镜等)、电器、传感器、安全设备、自动售货机、智能仪表、无人机、多旋翼机、移动计算设备、或任何其他类似功能设备。
图1图示了可以采用数据通信总线的装置100的示例。装置100可以包括处理设备102，处理设备102具有多个电路或设备104、106和/或108，它们可以实施在一个或多个专用集成电路(ASIC)中或SoC中。在一个示例中，装置100可以是通信设备，并且处理设备102可以包括ASIC或处理电路104、一个或多个外围设备106、以及收发器108，收发器108使得该装置能够与无线电接入网络、核心接入网络、互联网和/或另一网络进行通信。装置100可以包括例如蜂窝电话和/或移动计算设备(诸如膝上机、物联网(IoT)设备、或车辆)。根据本公开的某些方面，下文描述的“中央处理电路”或“CPU”可以对应于处理电路104。此外，存储器核心(MX)电压供应(VDD_MX)可以向处理电路104的各种模块和/或电路提供MX电压，并且应用处理器核心(APC)电压供应(VDD_APC)可以向处理电路104的各种模块和/或电路提供APC电压。
ASIC或处理电路104可以具有一个或多个处理器112、一个或多个调制解调器110、板载存储器114、总线接口电路116、和/或其他逻辑电路或功能。处理设备102可以由操作系统来控制，操作系统可以提供应用编程接口(API)层，API层使得一个或多个处理器112能够执行驻留在板载存储器114中或驻留在处理设备102上提供的其他处理器可读存储部122中的软件模块。软件模块可以包括板载存储器114或处理器可读存储部122中存储的指令和数据。ASIC或处理电路104可以访问其板载存储器114、处理器可读存储部122、和/或处理设备102外部的存储部。板载存储器114可以包括只读存储器(ROM)或随机访问存储器(RAM)、电可擦除可编程ROM(EEPROM)、闪存卡、或在处理系统和计算平台中可以使用的任何存储器设备。处理设备102可以包括、实施或访问本地数据库或其他参数存储部，本地数据库或其他参数存储部可以维持用于配置和操作装置100和/或处理设备102的操作参数和其他信息。本地数据库可以使用寄存器、数据库模块、闪存、磁介质、EEPROM、软盘或硬盘、或类似物来实施。处理设备102还可以可操作地耦合到外部设备，除了其他组件以外，诸如显示器126、操作者控件(诸如开关或按钮128、130)、和/或集成或外部小键盘132。用户接口模块可以被配置为通过专用通信链路，或通过一个或多个串行数据互连，而与显示器126、小键盘132等一起操作。
处理设备102可以提供使得某些设备104、106和/或108能够通信的一个或多个总线118a、118b、120。在一个示例中，ASIC或处理电路104可以包括总线接口电路116，总线接口电路116包括电路、计数器、计时器、控制逻辑和其他可配置电路或模块的组合。在一个示例中，总线接口电路116可以被配置为根据通信规范或协议来操作。处理设备102可以包括或控制功率管理功能，功率管理功能配置和管理装置100的操作。
本公开的各方面涉及针对更快/更高操作模式(例如，涡轮模式或标称L1模式和更高模式)来优化供应给中央处理电路的存储器的功率，同时减轻增大的电压将对其他芯片组件具有的任何不必要的影响。一种新颖的方法可以包括：在中央处理电路中的应用处理器核心(APC)电压供应(或VDD_APC)与存储器核心(MX)电压供应(或VDD_MX)之间提供阵列功率复用器(APM)，以在更快速的操作模式情况下将供应给存储器的电压从VDD_MX切换到VDD_APC。
当在特定中央处理电路中运行的应用需要更高工作负载时，可能需要转换到涡轮模式(或其他更快速的操作模式)。在一方面，软件可以标识应用的涡轮模式要求，并且选择增大与涡轮模式相对应的从应用处理器核心(APC)电压供应(或VDD_APC)和存储器核心(MX)电压供应(或VDD_MX)提供的电压。在一些情况下，VDD_MX电压可以是供应给存储器以用于恰当地操作存储器和/或将所存储的数据保持在存储器内的最小电压。VDD_APC电压可以是，例如，在本公开之前仅供应给中央处理电路或CPU以用于操作中央处理电路或CPU的电压。特别地，软件可以发送功率管理集成电路(PMIC)命令/请求，以将电压斜升到针对VDD_APC和VDD_MX两者的涡轮模式要求。此外，一旦VDD_APC轨和VDD_MX轨被斜升到期望的涡轮电压，对应的锁相环(PLL)/时钟控制就被编程以生成涡轮频率。
然而，如先前提到的，VDD_MX是整个芯片的若干或所有组件共用的电压轨。例如，VDD_MX电压供应可以在例如调制解调器、数字信号处理器(DSP)、图形处理单元(GPU)等中的任何项或全部之间共享。这样，允许软件增大从VDD_MX提供的电压可能是不利的，因为增大的电压被不必要地供应给若干或所有其他芯片组件，因此负面地影响功率效率并且引起设备电池更快地耗尽。使用天数(DoU)情况(例如，游戏应用、互联网应用等)也可能由于功率惩罚而受影响。
此外，使软件管理动态时钟和电压缩放(DCVS)功能以改变电压和时钟可能不是最佳的，而导致增大的时延。例如，为了使软件命令从VDD_APC和/或VDD_MX提供的电压的增大，软件命令信号在最终引发电压供应增大之前，可能必须经过一定数目的总线来传播和/或经历一定数目的配置。这样的过程可能跨越许多时钟周期。这样，归因于软件促使电压变化所必需的时钟周期的数目，DCVS时延被负面地影响。
图2是图示了CPU架构200的示例的示图。CPU架构200可以包括CPU子系统(CPUSS)202和CPU集群208。CPUSS 202可以包括DCVS硬件模块/电路204和阵列功率复用器(APM)控制器206。CPU集群208可以包括一定数目的CPU(或CPU核心)，诸如CPU0 210、CPU1 212、CPU2214和CPU3 216。每个CPU可以包括耦合到APM的各种存储器(例如，L1存储器和/或L2存储器)。如图2中示出的，CPU0 210包括耦合到APM 210b的存储器210a，CPU1 212包括耦合到APM 212b的存储器212a，CPU2 214包括耦合到APM 214b的存储器214a，并且CPU3 216包括耦合到APM 216b的存储器216a。CPU集群208还可以包括耦合到在CPU外部的APM 218b的存储器218a(例如，L3存储器)。
在一方面，DCVS硬件模块/电路204和APM控制器206被配置为根据由芯片核心电压供应(VDD_CX)提供的芯片核心(CX)电压来操作。APM 210b、212b、214b、216b和218b被配置为根据由应用处理器核心电压供应(VDD_APC)提供的应用处理器核心(APC)电压来操作。存储器210a、212a、214a、216a和218a可以被配置为基于应用所需要的操作模式，而根据由存储器核心电压供应(VDD_MX)提供的存储器核心(MX)电压或由VDD_APC提供的APC电压来操作。例如，存储器210a、212a、214a、216a和218a可以在标称操作模式下根据MX电压来操作，并且可以在更快速的操作模式(例如，涡轮模式或标称L1模式和更高模式)下根据APC电压来操作。值得注意的是，标称L1操作模式可以是在标称操作模式与涡轮操作模式之间的中间DCVS操作模式。
在一方面，DCVS硬件模块/电路204(其可以称为操作状态管理器(OSM))被提供以管理DCVS功能并且与上文描述的软件相比改进总DCVS时延。当应用需要更高工作负载，因此使更快速的操作模式成为必要时，DCVS硬件模块/电路204可以被触发以进行切换，而使得APM控制器206向APM 210b、212b、214b、216b和218b发送信号，以将分别供应给存储器210a、212a、214a、216a和218a的电压从MX电压切换到APC电压，以促进更快速的操作模式(例如，涡轮模式或标称L1模式和更高模式)。当不再需要更快速的操作模式时，DCVS硬件模块/电路204可以被触发以再次切换，而使得APM控制器206向APM 210b、212b、214b、216b和218b发送信号，以将分别供应给存储器210a、212a、214a、216a和218a的电压从APC电压切换回到MX电压，以促进标称操作模式。
在一方面，CPU架构200是有利的，因为VDD_MX由APM(例如，APM 210b、212b、214b、216b和218b)来管理。尽管VDD_MX是整个芯片的若干或所有组件共有的，但是功率增大没有被不必要地供应给除了存储器210a、212a、214a、216a和218a以外的芯片组件，因为当应用需要更快速的操作模式时，从VDD_MX供应的电压没有增大。更确切地说，供应给存储器210a、212a、214a、216a和218a的电压被切换到VDD_APC以用于更快速的操作模式。VDD_APC被局部化到CPU，并且因此在更快速的操作模式被启用时，功率没有被其他芯片组件(例如，调制解调器、数字信号处理器(DSP)、图形处理单元(GPU)等)不必要地消耗。这导致使用天数(DoU)节省。
在另外的方面，CPU架构200是有利的，因为DCVS功能由硬件来管理。与软件管理DCVS功能相反，硬件的使用消除了如下的一定数目的时钟周期，这些时钟周期对于软件命令信号通过一定数目的总线来传播和/或经历一定数目的配置以命令从VDD_MX到VDD_APC的切换或反之亦然是必要的。因此，总时延被改进。
图3是图示了CPU架构300的另一示例的示图。CPU架构300可以包括CPU子系统(CPUSS)302和CPU集群308。CPUSS 302可以包括DCVS硬件模块/电路304、第一APM控制器306a和第二APM控制器306b。CPU集群308可以包括一定数目的CPU(或CPU核心)，诸如CPU0310、CPU1 312、CPU2 314和CPU3 316。每个CPU可以包括耦合到APM的各种存储器(例如，L1存储器和/或L2存储器)。CPU集群308还可以包括在CPU外部并且耦合到APM的各种存储器(例如，L3存储器)。在一方面，L1存储器、L2存储器和L3存储器可以是缓存存储器。在另外的方面，L1缓存存储器、L2缓存存储器和L3缓存存储器可以与随机访问存储器(RAM)是可区分的和/或不同的，并且L1缓存存储器、L2缓存存储器和L3缓存存储器中的每个可以具有不同的访问速度(例如，比RAM更快)。
在一方面，存储器可以基于定时关键性被分组。第一组存储器(组1)是定时关键的，因为应用可能需要对这样的存储器的更快速的访问时间(例如，访问时间小于或等于定时阈值)。例如，应用可能需要对组1存储器的单周期(一个时钟周期)写入/读取访问。组1存储器可以非常紧密地邻近CPU。此外，组1存储器可以包括L1标签存储器、L1数据存储器、L2标签存储器和L3标签存储器。标签存储器可以存储缓存行的标签地址，而数据存储器可以存储缓存行的数据。
第二组存储器(组2)在大小上更大，并且因此可以提供更长的访问时间(例如，大于定时阈值的访问时间)。例如，组2存储器可以提供对应用的多周期(多于一个时钟周期)写入/读取访问。此外，与组1存储器相比，组2存储器与CPU在距离上更远。这样，组2存储器是较不定时关键的。组2存储器可以包括L2数据存储器和L3数据存储器。
在一方面，独立的APM控制器可以被提供用于每个存储器组。例如，第一APM链(链1)可以连接所有的组1存储器，并且第一APM控制器306a可以控制与第一APM链中的组1存储器相关联的所有APM。类似地，第二APM链(链2)可以连接所有的组2存储器，并且第二APM控制器306b可以控制与第二APM链中的组2存储器相关联的所有APM。
如图3中示出的，CPU0 310包括耦合到链1的APM 310b1的组1存储器(L1标签/数据存储器和L2标签存储器)310a1以及耦合到链2的APM 310b2的组2存储器(L2数据存储器)310a2。CPU1 312包括耦合到链1的APM 312b1的组1存储器312a1(L1标签/数据存储器和L2标签存储器)以及耦合到链2的APM 312b2的组2存储器(L2数据存储器)312a2。CPU2 314包括耦合到链1的APM 314b1的组1存储器(L1标签/数据存储器和L2标签存储器)314a1以及耦合到链2的APM 314b2的组2存储器(L2数据存储器)314a2。CPU3 316包括耦合到链1的APM316b1的组1存储器(L1标签/数据存储器和L2标签存储器)316a1以及耦合到链2的APM316b2的组2存储器(L2数据存储器)316a2。CPU集群308还可以包括耦合到链1的APM 318b1的组1存储器(L3标签存储器)318a1以及耦合到链2的APM 318b2的组2存储器(L3数据存储器)318a2，它们在CPU外部。
在一方面，DCVS硬件模块/电路304、第一APM控制器306a和第二APM控制器306b被配置为根据由芯片核心电压供应(VDD_CX)提供的芯片核心(CX)电压来操作。APM 310b1、310b2、312b1、312b2、314b1、314b2、316b1、316b2、318b1和318b2被配置为根据由应用处理器核心电压供应(VDD_APC)提供的应用处理器核心(APC)电压来操作。组1存储器310a1、312a1、314a1、316a1和318a1以及组2存储器310a2、312a2、314a2、316a2和318a2可以被配置为基于应用所需要的操作模式，而根据由存储器核心电压供应(VDD_MX)提供的存储器核心(MX)电压或由VDD_APC提供的APC电压来操作。例如，组1存储器310a1、312a1、314a1、316a1和318a1可以在标称操作模式下根据MX电压来操作，但是对于要求CPU核心运行在标称L1操作模式或更高操作模式的应用，可以从VDD_MX切换到VDD_APC。在另一示例中，组2存储器310a2、312a2、314a2、316a2和318a2可以在标称操作模式下根据MX电压来操作，并且当CPU核心运行在标称L1操作模式时，不需要从VDD_MX切换到VDD_APC，但是对于要求CPU核心运行在涡轮操作模式的应用，可以切换到VDD_APC。
在一方面，DCVS硬件模块/电路304(或操作状态管理器(OSM))被提供来管理DCVS功能。当应用需要更高工作负载，因此使更快速的操作模式成为必要时，DCVS硬件模块/电路304可以被触发以选择性地切换供应给组1存储器和/或组2存储器的电压。
例如，当应用需要标称L1操作模式或更高操作模式时，DCVS硬件模块/电路304可以使得第一APM控制器306a向链1的APM 310b1、312b1、314b1、316b1和318b1发送信号，以将分别供应给组1存储器310a1、312a1、314a1、316a1和318a1的电压从MX电压切换到APC电压。值得注意的是，当标称L1操作模式被需要时，DCVS硬件模块/电路304不使得第二APM控制器306b发送信号以切换供应给组2存储器的电压，因为当CPU核心运行在标称L1操作模式时，组2存储器可以继续操作在标称操作模式下并且被供应MX电压。当标称L1操作模式不再被需要时，DCVS硬件模块/电路304可以使得第一APM控制器306a向链1的APM 310b1、312b1、314b1、316b1和318b1发送信号，以将分别供应给组1存储器310a1、312a1、314a1、316a1和318a1的电压从APC电压切换回到MX电压，以促进标称操作模式。
在另一示例中，当应用需要涡轮操作模式时，DCVS硬件模块/电路304可以使得第一APM控制器306a向链1的APM 310b1、312b1、314b1、316b1和318b1发送信号，以将分别供应给组1存储器310a1、312a1、314a1、316a1和318a1的电压从MX电压切换到APC电压，以及使得第二APM控制器306b向链2的APM 310b2、312b2、314b2、316b2和318b2发送信号，以将分别供应给组2存储器310a2、312a2、314a2、316a2和318a2的电压从MX电压切换到APC电压。当涡轮操作模式不再被需要时，DCVS硬件模块/电路304可以使得第一APM控制器306a向链1的APM310b1、312b1、314b1、316b1和318b1发送信号，以将分别供应给组1存储器310a1、312a1、314a1、316a1和318a1的电压从APC电压切换回到MX电压，以促进标称操作模式，以及使得第二APM控制器306b向链2的APM 310b2、312b2、314b2、316b2和318b2发送信号，以将分别供应给组2存储器310a2、312a2、314a2、316a2和318a2的电压从APC电压切换回到MX电压，以促进标称操作模式。
图4是图示了关于图3的CPU架构300的用于不同操作模式的示例存储器电压要求的表格400。特别地，关于用于CPU的DCVS模式的示例存储器电压要求被提供。
如表格400中示出的，对于标称L1 DCVS操作模式，L2数据存储器/组2存储器(例如，l2_数据ram)可以处于1.0V(标称)。这有助于减小存储器动态功率。用于标称L1 DCVS操作模式的存储器中的其余存储器可以处于1.2V(标称_L1)。对于涡轮DCVS操作模式，L2数据存储器/组2存储器(例如，l2_数据ram)可以处于1.5V(涡轮)(或一个PMIC步进)。
在本公开的一方面，因为两个不同的APM链可以驻留在每个CPU核心内，所以两个不同的功率域可以被创建。本公开适用于具有涡轮模式用例并且具有用以支持它们的APM的所有CPU核心和集群。存储器基于定时关键性而被分组。因此，与提供单周期路径(SCP)写入/读取访问的存储器相比，提供多周期路径(MCP)写入/读取访问的存储器将是较不定时关键的。
本公开的各方面是有利的，因为功率节省针对如下的存储器(例如，组2或L2/L3存储器)被实现：这些存储器在标称L1操作模式中不从VDD_MX切换到VDD_APC，并且继续操作在标称操作模式中而外围在标称L1操作模式中。如果标称操作模式处于675mV并且标称L1操作模式处于720mV，则每存储器实例的示例动态功率节省＝((720mV)2–(675mv)2)/(720mV)2＝12.1％。每存储器实例的示例泄漏功率节省＝((720mV/675mV)3–1)/(720mV/675mV)3＝17.7％。这导致大的使用天数(DoU)节省，因为VDD_APC上的功率被节省。
图5是图示了CPU架构500的另外示例的示图。CPU架构500可以包括CPU集群502、DCVS硬件模块/电路504、APM控制器506、以及一个或多个APM 508。CPU集群502可以包括一定数目的CPU(或CPU核心)，诸如CPU0 510、CPU1 512、CPU2 514和CPU3 516。每个CPU可以包括耦合到一个或多个APM 508中的对应APM的各种存储器(例如，L1存储器和/或L2存储器)。CPU集群502还可以包括在CPU外部并且耦合到一个或多个APM 508中的对应APM的各种存储器(例如，L3存储器)。
L1标签存储器、L1数据存储器、L2标签存储器和L3标签存储器是定时关键的，因为应用可能需要对这样的存储器的更快速的访问时间(单周期写入/读取访问)。此外，L1标签/数据存储器和L2/L3标签存储器可以紧密地邻近CPU。
L2数据存储器和L3数据存储器在大小上更大，并且因此可以提供对应用的更长访问时间(多周期写入/读取访问)。此外，与L1标签/数据存储器和L2/L3标签存储器相比，L2/L3数据存储器与CPU在距离上更远。这样，L2/L3数据存储器是较不定时关键的。
在一方面，DCVS硬件模块/电路504和APM控制器506被配置为根据由芯片核心电压供应(VDD_CX)提供的芯片核心(CX)电压来操作。一个或多个APM 508被配置为根据由应用处理器核心电压供应(VDD_APC)提供的应用处理器核心(APC)电压来操作。L1存储器、L2存储器和L3存储器可以被配置为基于应用所需要的操作模式，而根据由存储器核心电压供应(VDD_MX)提供的存储器核心(MX)电压或由VDD_APC提供的APC电压来操作。例如，L1标签/数据存储器和L2/L3标签存储器可以在标称操作模式下根据MX电压来操作，但是对于要求CPU核心运行在标称L1操作模式或更高操作模式的应用，必须从VDD_MX切换到VDD_APC。在另一示例中，L2/L3数据存储器可以在标称操作模式下根据MX电压来操作，并且当CPU核心运行在标称L1操作模式时，不需要从VDD_MX切换到VDD_APC，但是对于要求CPU核心运行在涡轮操作模式的应用，必须切换到VDD_APC。
在一方面，DCVS硬件模块/电路504(或操作状态管理器(OSM))被提供来管理DCVS功能。当应用需要更高工作负载，因此使更快速的操作模式成为必要时，DCVS硬件模块/电路504可以被触发以选择性地切换供应给L1标签/数据存储器和L2/L3标签存储器的电压，和/或切换供应给L2/L3数据存储器的电压。
例如，当应用需要标称L1操作模式或更高操作模式时，DCVS硬件模块/电路504可以使得APM控制器506向一个或多个APM 508发送信号，以将分别供应给L1标签/数据存储器和L2/L3标签存储器的电压从MX电压切换到APC电压(例如，VDD_APC仅被提供给一个或多个CPU以及L1标签/数据存储器和L2/L3标签存储器；VDD_APC未被供应给其他组件)。值得注意的是，当标称L1操作模式被需要时，DCVS硬件模块/电路504不使得APM控制器506发送信号以切换供应给L2/L3数据存储器的电压，因为当CPU核心运行在标称L1操作模式时，L2/L3数据存储器可以继续操作在标称操作模式下并且被供应MX电压。当标称L1操作模式不再被需要时，DCVS硬件模块/电路504可以使得APM控制器506向一个或多个APM 508发送信号，以将分别供应给L1标签/数据存储器和L2/L3标签存储器的电压从APC电压切换回到MX电压，以促进标称操作模式。
在另一示例中，当应用需要涡轮操作模式时，DCVS硬件模块/电路504可以使得APM控制器506向一个或多个APM 508发送信号，以将分别供应给L1标签/数据存储器和L2/L3标签存储器以及L2/L3数据存储器的电压从MX电压切换到APC电压。当涡轮操作模式不再被需要时，DCVS硬件模块/电路504可以使得APM控制器506向一个或多个APM 508发送信号，以将分别供应给L1标签/数据存储器、L2/L3标签存储器和L2/L3数据存储器的电压从APC电压切换回到MX电压，以促进标称操作模式。
图6是可以在用于操作中央处理电路或CPU的装置(例如，包含中央处理电路或中央处理单元(CPU)的蜂窝电话和移动计算设备之一)处执行的方法的流程图600。
在框602处，该装置可以向中央处理电路的多个存储器设备供应存储器核心(MX)电压或应用处理器核心(APC)电压中的至少一者。MX电压可以从MX电压供应(VDD_MX)提供，并且APC电压可以从APC电压供应(VDD_APC)提供。
在一方面，多个存储器设备可以基于多个存储器设备中的每个存储器设备的定时关键性而被分组。例如，第一组存储器设备(例如，L1标签/数据存储器、L2/L3标签存储器、或组1存储器310a1、312a1、314a1、316a1和318a1)可以包括定时关键的存储器设备(例如，定时关键性小于或等于定时阈值或者小于或等于一个时钟周期)，并且第二组存储器设备(例如，L2/L3数据存储器、或组2存储器310a2、312a2、314a2、316a2和318a2)可以包括非定时关键的存储器设备(例如，定时关键性大于定时阈值或者大于一个时钟周期)。
在框604处，该装置可以检测中央处理电路或CPU的操作模式(例如，检测对于中央处理电路或CPU操作在该操作模式(例如，更快速的操作模式)的应用要求)。在框606处，该装置可以基于检测到的操作模式的类型，在MX电压与APC电压之间切换供应给第一组存储器设备或第二组存储器设备中的至少一者的电压。
在一方面，当操作模式比标称操作模式更快速时(例如，至少是标称L1操作模式)，第一组存储器设备从MX电压切换到APC电压。值得注意的是，当标称L1操作模式被需要时，第二组存储器设备不从MX电压切换到APC电压，因为当中央处理电路核心或CPU核心运行在标称L1操作模式时，第二组存储器设备可以继续操作在标称操作模式下并且被供应MX电压。在另一方面，当操作模式至少是涡轮操作模式时，第一组存储器设备和第二组存储器设备从MX电压切换到APC电压。
在一方面，第一组存储器设备耦合到第一阵列功率复用器(APM)(例如，APM310b1、312b1、314b1、316b1和318b1或APM 508)。第一APM被配置为在MX电压与APC电压之间切换提供给第一组存储器设备的电压。此外，第二组存储器设备耦合到第二阵列功率复用器(APM)(例如，APM 310b2、312b2、314b2、316b2和318b2或APM 508)。第二APM被配置为在MX电压与APC电压之间切换提供给第二组存储器设备的电压。
在一方面，第一APM由第一APM控制器(例如，第一APM控制器306a或APM控制器506)来控制，并且第二APM由第二APM控制器(例如，第二APM控制器306b或APM控制器506)来控制。第一APM控制器和第二APM控制器由动态时钟和电压缩放(DCVS)电路(例如，DCVS硬件模块/电路304或DCVS硬件模块/电路504)来控制。DCVS电路被配置为检测操作模式，并且在操作模式比标称操作模式更快速时(例如，至少是标称L1操作模式)，发起第一APM控制器来控制第一APM以将供应给第一组存储器设备的电压从MX电压切换到APC电压。值得注意的是，当标称L1操作模式被检测到时，DCVS电路不发起第二APM控制器来控制第二APM以切换供应给第二组存储器设备的电压，因为当中央处理电路或CPU核心运行在标称L1操作模式时，第二组存储器设备可以继续操作在标称操作模式下并且被供应MX电压。当操作模式至少是涡轮操作模式时，DCVS电路还被配置为发起第一APM控制器来控制第一APM以将供应给第一组存储器设备的电压从MX电压切换到APC电压，以及发起第二APM控制器来控制第二APM以将供应给第二组存储器设备的电压从MX电压切换到APC电压。
图7是图示了用于中央处理电路702的硬件实施方式的示例的示图。中央处理电路702可以实施各种电路或模块，包括存储器核心(MX)电压供应模块/电路704、应用处理器核心(APC)电压供应模块/电路706、操作模式检测模块/电路708、电压切换模块/电路710、第一组存储器模块/电路720和第二组存储器模块/电路722。
中央处理电路702可以执行上文中描述的各种功能(例如，关于图6描述的功能)。例如，MX电压供应模块/电路704可以被配置为向第一组存储器模块/电路720和第二组存储器模块/电路722供应MX电压。APC电压供应模块/电路706可以被配置为向第一组存储器模块/电路720和第二组存储器模块/电路722供应APC电压。操作模式检测模块/电路708可以被配置为检测中央处理电路702的操作模式(例如，检测对于中央处理电路702操作在该操作模式(例如，更快速的操作模式)的应用要求)。电压切换模块/电路710可以被配置为基于由操作模式检测模块/电路708检测到的操作模式的类型，在MX电压与APC电压之间切换供应给第一组存储器模块/电路720或第二组存储器模块/电路722中的至少一者的电压。
被理解的是，所公开的过程中的步骤的特定顺序或层次是对示例性方法的说明。基于设计偏好，被理解的是过程中的步骤的特定顺序或层次可以被重新布置。此外，一些步骤可以被组合或省略。随附的方法权利要求以样本顺序呈现了各种步骤的元素，并且不意指限于所呈现的特定顺序或层次。
前述描述被提供以使得本领域的任何技术人员能够实践本文中描述的各个方面。对这些方面的各种修改对本领域的技术人员将容易是明显的，并且本文中定义的一般原理可以应用于其他方面。因此，权利要求不旨在限于本文中示出的方面，而是将符合于与语言权利要求相一致的完整范围，其中对单数元素的提及不旨在意指“一个且仅一个”(除非明确地如此陈述)，而是意指“一个或多个”。除非明确地另有陈述，否则术语“一些”是指一个或多个。本领域的普通技术人员已知或以后将知道的贯穿本公开而描述的各个方面的元素的所有结构性和功能性等同物均通过引用明确地并入本文并且旨在被权利要求涵盖。此外，本文中公开的任何内容都不旨在贡献给公众，而无论这样的公开是否明确记载在权利要求中。没有权利要求元素将被解释为部件加功能，除非该元素明确地使用短语“用于…的部件”来记载。

Claims (24)

1.一种装置，包括：
中央处理电路，其中所述中央处理电路包括：
多个存储器设备，包括第一组存储器设备和第二组存储器设备，其中所述多个存储器设备基于所述多个存储器设备中的每个存储器设备的定时关键性而被分组；
存储器核心MX电压供应，被配置为向所述多个存储器设备提供MX电压；
应用处理器核心APC电压供应，被配置为向所述多个存储器设备提供APC电压；以及
电压切换电路，被配置为：
检测所述中央处理电路的操作模式，
基于检测到的所述操作模式的类型，在所述MX电压与所述APC电压之间切换被提供给所述第一组存储器设备或所述第二组存储器设备中的至少一者的电压，以及
当所述操作模式比标称操作模式更快速时，将所述第一组存储器设备从所述MX电压切换到所述APC电压。
2.根据权利要求1所述的装置，其中所述第一组存储器设备包括具有小于或等于定时阈值的定时关键性的存储器设备，并且所述第二组存储器设备包括具有大于所述定时阈值的定时关键性的存储器设备。
3.根据权利要求1所述的装置，其中所述电压切换电路被配置为：当所述操作模式至少是涡轮操作模式时，将所述第二组存储器设备从所述MX电压切换到所述APC电压。
4.根据权利要求1所述的装置，其中所述电压切换电路包括：
第一阵列功率复用器APM，耦合到所述第一组存储器设备，并且被配置为在所述MX电压与所述APC电压之间切换被提供给所述第一组存储器设备的所述电压；以及
第二阵列功率复用器APM，耦合到所述第二组存储器设备，并且被配置为在所述MX电压与所述APC电压之间切换被提供给所述第二组存储器设备的所述电压。
5.根据权利要求4所述的装置，其中所述电压切换电路包括：
第一APM控制器，用于控制所述第一APM；
第二APM控制器，用于控制所述第二APM；以及
动态时钟和电压缩放DCVS电路，用于控制所述第一APM控制器和所述第二APM控制器。
6.根据权利要求5所述的装置，其中所述DCVS电路被配置为：
检测所述操作模式；以及
当所述操作模式比标称操作模式更快速时，发起所述第一APM控制器来控制所述第一APM，以将被供应给所述第一组存储器设备的所述电压从所述MX电压切换到所述APC电压。
7.根据权利要求6所述的装置，其中所述DCVS电路还被配置为：
当所述操作模式至少是涡轮操作模式时，发起所述第二APM控制器来控制所述第二APM，以将被供应给所述第二组存储器设备的所述电压从所述MX电压切换到所述APC电压。
8.根据权利要求1所述的装置，还包括：
包含所述中央处理电路的蜂窝电话和移动计算设备之一。
9.一种操作中央处理电路的方法，包括：
向所述中央处理电路的多个存储器设备供应存储器核心MX电压或应用处理器核心APC电压中的至少一者，其中所述多个存储器设备包括第一组存储器设备和第二组存储器设备，其中所述多个存储器设备基于所述多个存储器设备中的每个存储器设备的定时关键性而被分组；
检测所述中央处理电路的操作模式；
基于检测到的所述操作模式的类型，在所述MX电压与所述APC电压之间切换被供应给所述第一组存储器设备或所述第二组存储器设备中的至少一者的电压；以及
其中当所述操作模式比标称操作模式更快速时，所述第一组存储器设备从所述MX电压被切换到所述APC电压。
10.根据权利要求9所述的方法，其中所述第一组存储器设备包括具有小于或等于定时阈值的定时关键性的存储器设备，并且所述第二组存储器设备包括具有大于所述定时阈值的定时关键性的存储器设备。
11.根据权利要求9所述的方法，其中当所述操作模式至少是涡轮操作模式时，所述第二组存储器设备从所述MX电压被切换到所述APC电压。
12.根据权利要求9所述的方法，其中：
所述第一组存储器设备耦合到第一阵列功率复用器APM，所述第一APM被配置为在所述MX电压与所述APC电压之间切换被提供给所述第一组存储器设备的所述电压，并且
所述第二组存储器设备耦合到第二阵列功率复用器APM，所述第二APM被配置为在所述MX电压与所述APC电压之间切换被提供给所述第二组存储器设备的所述电压。
13.根据权利要求12所述的方法，其中：
所述第一APM由第一APM控制器来控制；
所述第二APM由第二APM控制器来控制；并且
所述第一APM控制器和所述第二APM控制器由动态时钟和电压缩放DCVS电路来控制。
14.根据权利要求13所述的方法，其中所述DCVS电路被配置为：
检测所述操作模式；以及
当所述操作模式比标称操作模式更快速时，发起所述第一APM控制器来控制所述第一APM，以将被供应给所述第一组存储器设备的所述电压从所述MX电压切换到所述APC电压。
15.根据权利要求14所述的方法，其中所述DCVS电路还被配置为：
当所述操作模式至少是涡轮操作模式时，发起所述第二APM控制器来控制所述第二APM，以将被供应给所述第二组存储器设备的所述电压从所述MX电压切换到所述APC电压。
16.根据权利要求9所述的方法，其中所述中央处理电路被并入蜂窝电话和移动计算设备之一中。
17.一种用于操作中央处理电路的装置，包括：
用于向多个存储器设备供应存储器核心MX电压或应用处理器核心APC电压中的至少一者的部件，其中所述多个存储器设备包括第一组存储器设备和第二组存储器设备，其中所述多个存储器设备基于所述多个存储器设备中的每个存储器设备的定时关键性而被分组；
用于检测所述中央处理电路的操作模式的部件；以及
用于基于检测到的所述操作模式的类型，在所述MX电压与所述APC电压之间切换被供应给所述第一组存储器设备或所述第二组存储器设备中的至少一者的电压的部件；
其中用于切换的所述部件被配置为：
当所述操作模式比标称操作模式更快速时，将所述第一组存储器设备从所述MX电压切换到所述APC电压。
18.根据权利要求17所述的装置，其中所述第一组存储器设备包括具有小于或等于定时阈值的定时关键性的存储器设备，并且所述第二组存储器设备包括具有大于所述定时阈值的定时关键性的存储器设备。
19.根据权利要求17所述的装置，其中用于切换的所述部件被配置为：当所述操作模式至少是涡轮操作模式时，将所述第二组存储器设备从所述MX电压切换到所述APC电压。
20.根据权利要求17所述的装置，其中用于切换的所述部件包括：
第一阵列功率复用器APM部件，用于在所述MX电压与所述APC电压之间切换被提供给所述第一组存储器设备的所述电压；以及
第二APM部件，用于在所述MX电压与所述APC电压之间切换被提供给所述第二组存储器设备的所述电压。
21.根据权利要求20所述的装置，其中用于切换的所述部件包括：
第一APM控制部件，用于控制所述第一APM部件；
第二APM控制部件，用于控制所述第二APM部件；以及
动态时钟和电压缩放DCVS部件，用于控制所述第一APM控制部件和所述第二APM控制部件。
22.根据权利要求21所述的装置，其中所述DCVS部件被配置为：
检测所述操作模式；以及
当所述操作模式比标称操作模式更快速时，发起所述第一APM控制部件来控制所述第一APM部件，以将被供应给所述第一组存储器设备的所述电压从所述MX电压切换到所述APC电压。
23.根据权利要求22所述的装置，其中所述DCVS部件还被配置为：
当所述操作模式至少是涡轮操作模式时，发起所述第二APM控制部件来控制所述第二APM部件，以将被供应给所述第二组存储器设备的所述电压从所述MX电压切换到所述APC电压。
24.根据权利要求17所述的装置，还包括：
包含所述中央处理电路的蜂窝电话和移动计算设备之一。
CN201880072097.3A 2017-11-09 2018-09-21 基于动态时钟和电压缩放定时对中央处理单元存储器分组以使用阵列功率复用器提高动态/泄漏功率 Active CN111356966B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/808,538 US10466766B2 (en) 2017-11-09 2017-11-09 Grouping central processing unit memories based on dynamic clock and voltage scaling timing to improve dynamic/leakage power using array power multiplexers
US15/808,538 2017-11-09
PCT/US2018/052231 WO2019094113A1 (en) 2017-11-09 2018-09-21 Grouping central processing unit memories based on dynamic clock and voltage scaling timing to improve dynamic/leakage power using array power multiplexers

Publications (2)

Publication Number Publication Date
CN111356966A CN111356966A (zh) 2020-06-30
CN111356966B true CN111356966B (zh) 2024-06-11

Family

ID=63841035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880072097.3A Active CN111356966B (zh) 2017-11-09 2018-09-21 基于动态时钟和电压缩放定时对中央处理单元存储器分组以使用阵列功率复用器提高动态/泄漏功率

Country Status (4)

Country Link
US (1) US10466766B2 (zh)
EP (1) EP3707579B1 (zh)
CN (1) CN111356966B (zh)
WO (1) WO2019094113A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10908663B2 (en) * 2019-06-06 2021-02-02 Apple Inc. Power switch multiplexer with configurable overlap
CN115769173A (zh) * 2020-07-31 2023-03-07 高通股份有限公司 用于自适应功率复用的系统和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101842846A (zh) * 2007-12-20 2010-09-22 莫塞德技术公司 可兼容双重功能的非易失性存储器装置
CN104049712A (zh) * 2013-03-15 2014-09-17 国际商业机器公司 用于计算机系统的功率管理方法和系统
WO2017034714A1 (en) * 2015-08-26 2017-03-02 Qualcomm Incorporated Power multiplexer for an integrated circuit

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053185B1 (ko) * 2005-02-24 2011-08-01 삼성전자주식회사 스마트 카드 및 그것의 혼합모드 제어방법
US7808843B2 (en) * 2007-08-15 2010-10-05 Qimonda Ag Integrated circuit and method of operating the same
JP2009181624A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 不揮発性半導体記憶装置
US20100149884A1 (en) * 2008-11-11 2010-06-17 Stmicroelectronics Pvt. Ltd. Reduction of power consumption in a memory device during sleep mode of operation
US7903483B2 (en) 2008-11-21 2011-03-08 Freescale Semiconductor, Inc. Integrated circuit having memory with configurable read/write operations and method therefor
JP5169773B2 (ja) * 2008-11-27 2013-03-27 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリの動作方法およびシステム
US9069664B2 (en) 2010-09-24 2015-06-30 Nvidia Corporation Unified streaming multiprocessor memory
US9256279B2 (en) 2011-06-29 2016-02-09 Rambus Inc. Multi-element memory device with power control for individual elements
US9165641B2 (en) * 2013-12-13 2015-10-20 Qualcomm Incorporated Process tolerant current leakage reduction in static random access memory (SRAM)
US20150198988A1 (en) * 2014-01-16 2015-07-16 Qualcomm Incorporated Core specific process voltage scaling for optimizing multi-core operation
US20150363116A1 (en) * 2014-06-12 2015-12-17 Advanced Micro Devices, Inc. Memory controller power management based on latency
US9671855B2 (en) 2014-06-30 2017-06-06 Micron Technology, Inc. Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation
KR102275497B1 (ko) * 2014-10-20 2021-07-09 삼성전자주식회사 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기
KR102252643B1 (ko) * 2014-10-20 2021-05-17 삼성전자주식회사 시스템 온 칩의 전원 경로 제어기
US10146296B2 (en) * 2014-11-06 2018-12-04 Qualcomm Incorporated Independent asynchronous framework for embedded subsystems
US10620687B2 (en) * 2014-12-22 2020-04-14 Intel Corporation Hybrid power management approach
US9886081B2 (en) * 2015-09-16 2018-02-06 Qualcomm Incorporated Managing power-down modes
US9658671B2 (en) 2015-09-28 2017-05-23 Qualcomm Incorporated Power-aware CPU power grid design
US9620178B1 (en) * 2015-12-28 2017-04-11 Kabushiki Kaisha Toshiba Memory system controlling power supply and control circuit for controlling power supply
US20170199558A1 (en) 2016-01-11 2017-07-13 Qualcomm Incorporated Flexible and scalable energy model for estimating energy consumption
US10078358B2 (en) * 2016-06-02 2018-09-18 Qualcomm Incorporated System and method for reducing power delivery network complexity through local power multiplexers
US10248558B2 (en) * 2017-08-29 2019-04-02 Qualcomm Incorporated Memory leakage power savings

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101842846A (zh) * 2007-12-20 2010-09-22 莫塞德技术公司 可兼容双重功能的非易失性存储器装置
CN104049712A (zh) * 2013-03-15 2014-09-17 国际商业机器公司 用于计算机系统的功率管理方法和系统
WO2017034714A1 (en) * 2015-08-26 2017-03-02 Qualcomm Incorporated Power multiplexer for an integrated circuit

Also Published As

Publication number Publication date
WO2019094113A1 (en) 2019-05-16
EP3707579A1 (en) 2020-09-16
US20190138079A1 (en) 2019-05-09
CN111356966A (zh) 2020-06-30
US10466766B2 (en) 2019-11-05
EP3707579B1 (en) 2023-12-06

Similar Documents

Publication Publication Date Title
US8769332B2 (en) Regional clock gating and dithering
KR101942883B1 (ko) 저비용 고출력 고성능의 다중 프로세서 시스템을 위한 고속 ｓｍｐ/ａｓｍｐ 모드 전환 하드웨어 장치
EP3198438B1 (en) Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching
US11683149B2 (en) Precise time management using local time base
US10303200B2 (en) Clock divider device and methods thereof
CN111356966B (zh) 基于动态时钟和电压缩放定时对中央处理单元存储器分组以使用阵列功率复用器提高动态/泄漏功率
WO2019221923A1 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
US10719320B2 (en) Power noise injection to control rate of change of current
US10996267B2 (en) Time interleaved scan system
US20220224316A1 (en) High performance fast mux-d scan flip-flop
US20230091434A1 (en) Precise Time Management for Peripheral Device Using Local Time Base
US20150109047A1 (en) Complementary metal-oxide-semiconductor (cmos) inverter circuit device
US20240104280A1 (en) Functional Circuit Block Harvesting in Integrated Circuits
US12028437B2 (en) Precise time management using local time base
US20230397410A1 (en) Memory device with peripheral circuitry which extends under a back end memory array
US12014060B2 (en) Memory calibration and margin check
US20240005962A1 (en) Detecting laser-injected faults
US10908663B2 (en) Power switch multiplexer with configurable overlap
US11790978B2 (en) Register file with write pre-charge
US10727836B1 (en) Tristate and pass-gate based circuit with full scan coverage
US20240038310A1 (en) Non-Volatile Memory Power Cycle Protection Mechanism
US10243558B2 (en) Complementary metal-oxide-semiconductor (CMOS) inverter circuit device
US20210407618A1 (en) Device, system and method for memory repair with multi-cell switching
WO2021231384A1 (en) Low leakage core power lowering (cpe) write assist scheme

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant