CN111355454A - 一种放大电路 - Google Patents

Abstract

本发明涉及一种放大电路，包括：运算放大器A1、运算放大器A2、运算放大器A3、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电容C1、电容C2、电容C3和电容C4。本发明的放大电路通过设置三个运算放大器，其中两个前级运算放大器均配置有用于反馈的反馈电阻，且实现了低通滤波，并通过后级运算放大器实现了放大的功能，该放大电路的性能稳定且放大倍数可调，适合于稳定性要求较高的电子设备。

Description

一种放大电路

技术领域

本发明涉及放大电路技术领域，特别是涉及一种放大电路。

背景技术

随着信息时代的不断更新换代，电子设备在社会经济进步的同时自身也得到较大程度的发展与完善，信息化进程的加快，使得电子设备在人们生产生活中得到了广泛的应用，电子设备自身的发展更是令人刮目相看。

电子设备的更新速度很快，且所需求的性能要求也越来越高，其中放大电路是电子设备中必不可少的一个部分，放大电路的好坏影响了电子设备的性能，因此如何改善放大电路的稳定性能，成为时下研究的一个主要方面。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种放大电路。

具体地，本发明一个实施例提出的一种放大电路，包括：运算放大器A1、运算放大器A2、运算放大器A3、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电容C1、电容C2、电容C3和电容C4，其中，

所述电阻R2串接于所述放大电路的输入端Vin1和所述运算放大器A1的同相输入端之间，所述电阻R1和所述电容C1的一端均连接于所述放大电路的输入端Vin1和所述电阻R2之间，所述电阻R1和所述电容C1的另一端均连接于接地端，所述电阻R3和所述电容C2并接于所述运算放大器A1的同相输入端和所述运算放大器A1的输出端之间，所述电阻R12串接于所述放大电路的输入端Vin2和所述运算放大器A2的同相输入端之间，所述电阻R11和所述电容C3的一端均连接于所述放大电路的输入端Vin2和所述电阻R12之间，所述电阻R11和所述电容C3的另一端均连接于接地端，所述电阻R13和所述电容C4并接于所述运算放大器A2的同相输入端和所述运算放大器A2的输出端之间，所述电阻R7、所述电阻R9和所述电阻R10依次串接于所述运算放大器A1的输出端和所述运算放大器A2的输出端之间，所述运算放大器A1的反相输入端连接于所述电阻R7和所述电阻R9之间，所述运算放大器A2的反相输入端连接于所述电阻R9和所述电阻R10之间，所述电阻R5串接于所述运算放大器A1的输出端和所述运算放大器A3的反相输入端之间，所述电阻R8的一端连接于所述运算放大器A1的输出端和所述电阻R5之间，另一端连接于接地端，所述电阻R6的一端连接于所述电阻R5和所述运算放大器A3的反相输入端之间，另一端连接于所述运算放大器A3的输出端，所述电阻R14和所述电阻R15串接于所述运算放大器A2的输出端和接地端之间，所述运算放大器A3的同相输入端连接于所述电阻R14和所述电阻R15之间，所述电阻R17串接于所述运算放大器A3的输出端和所述放大电路的输出端Vout之间，所述电阻R16的一端连接于所述运算放大器A3的输出端和所述电阻R17之间，另一端连接于接地端。

本发明实施例，具备如下优点：

本发明的放大电路通过设置三个运算放大器，其中两个前级运算放大器均配置有用于反馈的反馈电阻，且实现了低通滤波，并通过后级运算放大器实现了放大的功能，该放大电路的性能稳定且放大倍数可调，适合于稳定性要求较高的电子设备。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

下面将结合附图，对本发明的具体实施方式进行详细的说明。

图1为本发明实施例提供的一种放大电路的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接”与另一元件连接时，不存在中间元件。

请参见图1，图1为本发明实施例提供的一种放大电路的结构示意图。本发明的实施例提供一种放大电路，该放大电路包括运算放大器A1、运算放大器A2、运算放大器A3、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电容C1、电容C2、电容C3和电容C4，其中，

所述电阻R2串接于所述放大电路的输入端Vin1和所述运算放大器A1的同相输入端之间，所述电阻R1和所述电容C1的一端均连接于所述放大电路的输入端Vin1和所述电阻R2之间，所述电阻R1和所述电容C1的另一端均连接于接地端，所述电阻R3和所述电容C2并接于所述运算放大器A1的同相输入端和所述运算放大器A1的输出端之间，所述电阻R12串接于所述放大电路的输入端Vin2和所述运算放大器A2的同相输入端之间，所述电阻R11和所述电容C3的一端均连接于所述放大电路的输入端Vin2和所述电阻R12之间，所述电阻R11和所述电容C3的另一端均连接于接地端，所述电阻R13和所述电容C4并接于所述运算放大器A2的同相输入端和所述运算放大器A2的输出端之间，所述电阻R7、所述电阻R9和所述电阻R10依次串接于所述运算放大器A1的输出端和所述运算放大器A2的输出端之间，所述运算放大器A1的反相输入端连接于所述电阻R7和所述电阻R9之间，所述运算放大器A2的反相输入端连接于所述电阻R9和所述电阻R10之间，所述电阻R5串接于所述运算放大器A1的输出端和所述运算放大器A3的反相输入端之间，所述电阻R8的一端连接于所述运算放大器A1的输出端和所述电阻R5之间，另一端连接于接地端，所述电阻R6的一端连接于所述电阻R5和所述运算放大器A3的反相输入端之间，另一端连接于所述运算放大器A3的输出端，所述电阻R14和所述电阻R15串接于所述运算放大器A2的输出端和接地端之间，所述运算放大器A3的同相输入端连接于所述电阻R14和所述电阻R15之间，所述电阻R17串接于所述运算放大器A3的输出端和所述放大电路的输出端Vout之间，所述电阻R16的一端连接于所述运算放大器A3的输出端和所述电阻R17之间，另一端连接于接地端。

优选地，运算放大器A1、运算放大器A2和运算放大器A3的型号均为LM224。

具体地，电阻R1用于分压，电容C1用于滤波，电阻R2用于限流，且通过电阻R1的电流与通过电阻R2的电流相等，电阻R3为反馈电阻，在反馈电阻两端并接用于滤波的电容C2，可以实现低通滤波，因此通过改变电阻R3的大小即可改变运算放大器A1的放大倍数；电阻R11用于分压，电容C3用于滤波，电阻R12用于限流，且通过电阻R11的电流与通过电阻R12的电流相等，电阻R13为反馈电阻，在反馈电阻两端并接用于滤波的电容C4，可以实现低通滤波，因此通过改变电阻R13的大小即可改变运算放大器A2的放大倍数；且运算放大器A1的反相输入端短接于电阻R7和电阻R9之间，运算放大器A2的反相输入端短接于电阻R9和电阻R10之间，从而可以认为电阻R7、电阻R9和电阻R10为串联连接的，则流过电阻R7、电阻R9和电阻R10的电流相等；电阻R8用于分压，运算放大器A3的反相输入端短接于电阻R5和电阻R6之间，则可以认为流过电阻R8、电阻R5和电阻R6的电流相等，运算放大器A3的同相输入端短接于电阻R14和电阻R15之间，流过电阻R14和电阻R15的电流相等，且运算放大器A3的输出端连接的电阻R16和电阻R17，电阻R16和电阻R17均为用于分压的电阻。通过改变电阻R3、电阻R13、电阻R16和电阻R17的值，便可改变该放大电路的放大倍数，并通过该放大电路的输出端Vout输出。

本发明实施例的放大电路通过设置三个运算放大器，其中两个前级运算放大器均配置有用于反馈的反馈电阻，且实现了低通滤波，并通过后级运算放大器实现了放大的功能，该放大电路的性能稳定且放大倍数可调，适合于稳定性要求较高的电子设备。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (1)

1.一种放大电路，其特征在于，包括：运算放大器A1、运算放大器A2、运算放大器A3、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电容C1、电容C2、电容C3和电容C4，其中，

所述电阻R2串接于所述放大电路的输入端Vin1和所述运算放大器A1的同相输入端之间，所述电阻R1和所述电容C1的一端均连接于所述放大电路的输入端Vin1和所述电阻R2之间，所述电阻R1和所述电容C1的另一端均连接于接地端，所述电阻R3和所述电容C2并接于所述运算放大器A1的同相输入端和所述运算放大器A1的输出端之间，所述电阻R12串接于所述放大电路的输入端Vin2和所述运算放大器A2的同相输入端之间，所述电阻R11和所述电容C3的一端均连接于所述放大电路的输入端Vin2和所述电阻R12之间，所述电阻R11和所述电容C3的另一端均连接于接地端，所述电阻R13和所述电容C4并接于所述运算放大器A2的同相输入端和所述运算放大器A2的输出端之间，所述电阻R7、所述电阻R9和所述电阻R10依次串接于所述运算放大器A1的输出端和所述运算放大器A2的输出端之间，所述运算放大器A1的反相输入端连接于所述电阻R7和所述电阻R9之间，所述运算放大器A2的反相输入端连接于所述电阻R9和所述电阻R10之间，所述电阻R5串接于所述运算放大器A1的输出端和所述运算放大器A3的反相输入端之间，所述电阻R8的一端连接于所述运算放大器A1的输出端和所述电阻R5之间，另一端连接于接地端，所述电阻R6的一端连接于所述电阻R5和所述运算放大器A3的反相输入端之间，另一端连接于所述运算放大器A3的输出端，所述电阻R14和所述电阻R15串接于所述运算放大器A2的输出端和接地端之间，所述运算放大器A3的同相输入端连接于所述电阻R14和所述电阻R15之间，所述电阻R17串接于所述运算放大器A3的输出端和所述放大电路的输出端Vout之间，所述电阻R16的一端连接于所述运算放大器A3的输出端和所述电阻R17之间，另一端连接于接地端。

Images