CN111341240A - 驱动控制电路、显示基板和显示装置 - Google Patents

Abstract

本发明提供一种驱动控制电路、显示基板和显示装置，其中，驱动控制电路，包括：电源管理电路，第一输入端用于接收输入电压信号，第一输出端用于输出第一数字电压信号；内存电路，第二输入端与第一输出端电连接，用于接收第一数字电压信号作为内存电路的数字电压源信号；第二输出端用于在其数字电压源的驱动下输出存储数据；时序集成电路，第三输入端与第一输出端电连接，用于接收第一数字电压信号作为时序集成电路的数字电压源信号；第四输入端与第二输出端电连接，用于接收存储数据；第三输出端用于在其数字电压源的驱动下输出与存储数据对应的时序信号。本发明提供的驱动控制电路、显示基板和显示装置，能够降低显示装置的生产成本。

Description

驱动控制电路、显示基板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种电源电路、显示基板和显示装置。

背景技术

显示装置中包括各种电子器件，而驱动这些电子器件需要由电源电路将输入电压转换为各式各样的电压信号提供给各个电子器件，以使各个电子器件正常工作来实现显示装置的发光。

相关技术中，除了集成电源管理电路(Power Management Integrated Circuit，简称PMIC)之外，还有很多辅助的信号变换电路，造成显示装置生产成本较高。

发明内容

本发明实施例提供一种驱动控制电路、显示基板和显示装置，以解决相关技术的显示装置除了PMIC之外，还需要很多辅助的信号变换电路，造成显示装置生产成本较高的问题。

为了解决上述技术问题，本发明提供技术方案如下：

第一方面，本发明实施例提供一种驱动控制电路，包括：

电源管理电路，所述电源管理电路包括第一输入端和第一输出端，所述第一输入端用于接收输入电压信号，所述第一输出端用于输出第一数字电压信号；

内存电路，所述内存电路包括第二输入端和第二输出端；所述第二输入端与所述第一输出端电连接，用于接收所述第一数字电压信号作为所述内存电路的数字电压源信号；所述第二输出端，用于在其数字电压源的驱动下输出存储数据；

时序集成电路，所述时序集成电路包括第三输入端、第四输入端和第三输出端；所述第三输入端与所述第一输出端电连接，用于接收所述第一数字电压信号作为所述时序集成电路的数字电压源信号；所述第四输入端与所述第二输出端电连接，用于接收所述存储数据；所述第三输出端用于在其数字电压源的驱动下输出与所述存储数据对应的时序信号。

进一步地，所述第一数字电压信号的电压值处于1.6～2.0V的范围内。

进一步地，所述电源管理电路还包括第四输出端，所述第四输出端用于输出第二数字电压信号；

所述时序集成电路还包括第五输入端，所述第五输入端与所述第四输出端电连接，用于接收所述第二数字电压信号作为主芯电源信号。

进一步地，所述第二数字电压信号的电压值处于1.1～1.3V的范围内。

进一步地，所述电源管理电路还包括第五输出端和第六输出端；所述第五输出端与像素电路连接，用于输出栅极开启信号，所述第六输出端与所述像素电路连接，用于输出栅极关断信号。

进一步地，所述电源管理电路还包括第七输出端；所述第七输出端与像素电路连接，用于输出参考电压信号；

所述驱动控制电路还包括源极驱动芯片，所述源极驱动芯片包括第六输入端、第七输入端和第八输入端；所述第六输入端用于接收所述输入电压信号作为正极模拟信号；所述第七输入端与所述第七输出端电连接，用于接收所述参考电压信号作为接地信号；所述第八输入端与所述第六输出端电连接，用于将所述栅极关断信号作为负极模拟信号。

进一步地，所述输入电压信号的电压值处于8.8～9.2V的范围内，所述参考电压信号的电压值为0V，所述栅极关断信号的电压值处于-8.8～-9.2V的范围内。

第二方面，本发明实施例还提供一种显示基板，包括如上所述的驱动控制电路。

第三方面，本发明实施例还提供一种显示装置，包括如上所述的显示基板。

进一步地，所述显示装置还包括液晶层，所述液晶层中的液晶为负性液晶。

本发明提供的技术方案中，通过降低内存电路的基准电压和部分时序集成电路的基准电压，以适配第一数字电压信号，使得电源管理电路的第一输出端提供的第一数字电压信号既能够分别作为内存电路的数字电压源信号，又能够作为时序集成电路的数字电压源信号，相较于相关技术中需要一种数字电压信号为内存电路和部分时序集成电路供电、且另一种数字电压信号为剩余的时序集成电路供电的方式而言，简化了驱动控制电路，从而降低了显示装置的生产成本。因此，本发明提供的技术方案能够降低显示装置的生产成本。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中驱动控制电路的结构示意图；

图2为本发明一实施例提供的驱动控制电路的结构示意图；

图3为现有技术中驱动控制电路的源极驱动芯片的结构示意图；

图4为本发明另一实施例提供的驱动控制电路的源极驱动芯片的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，相关技术中的驱动控制电路包括电源管理电路(Power ManagementIntegrated Circuit，简称PMIC)、内存电路、时序集成电路、低压差线性稳压器(lowdropout regulator，简称LDO)和降压式变换电路(Buck)，其中，PMIC输出DVDD1作为内存电路的数字电压源信号，且作为部分时序集成电路的数字电压源信号，LDO用于将DVDD1转换为DVDD2，以作为剩余时序集成电路的数字电压源。Buck用于将DVDD1转为换Vcore作为时序集成电路的主芯电源信号。然而，由于在PMIC之外还增加了LDO和Buck等信号变换电路，造成显示装置生产成本较高。

本发明实施例针对上述问题，提供一种驱动控制电路、显示基板和显示装置，能够解决相关技术的显示装置除了PMIC之外，还需要很多辅助的信号变换电路，造成显示装置生产成本较高的问题。

本发明实施例提供一种驱动控制电路，如图2所示，包括：

电源管理电路210，所述电源管理电路210包括第一输入端211和第一输出端212，所述第一输入端211用于接收输入电压信号Vin，所述第一输出端212用于输出第一数字电压信号；

内存电路220，所述内存电路220包括第二输入端221和第二输出端222，所述第二输入端221与所述第一输出端212电连接，用于接收所述第一数字电压信号作为所述内存电路220的数字电压源信号；所述第二输出端222用于在其数字电压源的驱动下输出存储数据；

时序集成电路230，所述时序集成电路230包括第三输入端231、第四输入端232和第三输出端233；，所述第三输入端231与所述第一输出端212电连接，用于接收所述第一数字电压信号作为所述时序集成电路230的数字电压源信号；所述第四输入端232与所述第二输出端222电连接，用于接收所述存储数据；所述第三输出端233用于在其数字电压源的驱动下输出与所述存储数据对应的时序信号。

本发明实施例中，通过降低内存电路的基准电压和部分时序集成电路的基准电压，以适配第一数字电压信号，使得电源管理电路的第一输出端提供的第一数字电压信号既能够分别作为内存电路的数字电压源信号，又能够作为时序集成电路的数字电压源信号，相较于相关技术中需要一种数字电压信号为内存电路和部分时序集成电路供电、且另一种数字电压信号为剩余的时序集成电路供电的方式而言，简化了驱动控制电路，从而降低了显示装置的生产成本。

上述电源管理电路210基于第一输入端211接收到的输入电压信号Vin后，通过转换在不同的输出端输出各级不同电压值的电压信号，以为其他需要电压源信号的模块进行供电，其中，包括上述第一输出端212，第一输出端212输出的电压值可以与相关技术中DVDD2的电压值相等。

上述内存电路220为逻辑电压准位调节后的内存电路，可以通过将原本为DVDD1的逻辑电压准位调节为DVDD2，从而能够在第二输入端221接收第一数字电压信号后，将第一数字电压信号作为内存电路220的数字电压源信号。

内存电路220在其数字电压源的驱动下，通过第二输出端222向时序集成电路230的第四输入端232发送存储数据。

上述时序集成电路(Timing Controller Integrated Circuit，简称TCON-IC)230为部分电路逻辑电压准位调节后的时序集成电路。具体的，时序集成电路230包括第一子电路和第二子电路，其中，第一子电路原本的逻辑电压准位为DVDD1，第二子电路的逻辑电压准位为DVDD2。可以通过将第一子电路的逻辑电压准位调节为DVDD2，从而实现整个时序集成电路230的逻辑电压准位均为DVDD2，从而能够在第三输入端231接收第一数字电压信号后，将第一数字电压信号作为整个时序集成电路230的数字电压源信号。

时序集成电路230在其数字电压源的驱动下，通过对内存电路220发送的存储数据进行计算，从而通过第三输出端233输出时序信号。该时序信号的接收方可以包括但不限于阵列基板行驱动(Gate Driver On Array，简称GOA)单元。

需要说明的是，上述调节逻辑电压准位是指调节电路中共同构成数字电压源的高电位信号和低电位信号中高电位信号的电压值，具体的调节方式可以是在保持高电位信号与低电位信号之间电位差不变的情况下，同步调节低电位信号的电压值来实现。例如：电路中作为数字电压源的高电位信号与低电位信号之间的电压差为+5V，目标电路原本的低电位信号电压值为0V，原本的高电位信号的电压值为+5V，通过调节逻辑电压准位后，调节后的目标电路原本的低电位信号电压值为-2V，调节后的高电位信号的电压值为+3V，这里视为将电路的逻辑电压准位由+5V调节为了+3V。

其中，所述第一数字电压信号的电压值可以处于1.6～2.0V的范围内。

进一步地，所述电源管理电路210还包括第四输出端213，所述第四输出端213用于输出第二数字电压信号；

所述时序集成电路230还包括第五输入端234，所述第五输入端234与所述第四输出端213电连接，用于接收所述第二数字电压信号作为主芯电源信号Vcore。

时序集成电路230包括用于高速运算的主芯，主芯用于处理核心计算部分，主芯中的晶体管由于计算速度度高所以需要高速的晶体管设计，其中，需要主芯电源信号Vcore。

本实施例中，通过电源管理电路210的第四输出端213基于输入电压信号Vin输出与主芯对应的第二数字电压信号，使得时序集成电路230能够直接将第二数字电压信号作为芯电源信号Vcore。相较于相关技术中，利用降压式变换电路(Buck)将DVDD1转换为Vcore而言，能够省去降压式变换电路，从而节省显示装置的生产成本。

其中，所述第二数字电压信号的电压值可以处于1.1～1.3V的范围内。

进一步地，所述电源管理电路210还包括第五输出端214和第六输出端215；所述第五输出端214与像素电路连接，用于输出栅极开启信号VGH，所述第六输出端215与所述像素电路连接，用于输出栅极关断信号VGL。

第五输出端214输出的栅极开启信号用于将像素电路中的晶体管开启，实现数据信号对像素电极的充电，第六输出端215输出的栅极关断信号VGL用于将像素电路中的晶体管关闭，使充电后的像素电极的电压保持。

进一步地，所述电源管理电路210还包括第七输出端216；所述第七输出端216与像素电路连接，用于输出参考电压信号Vcom；

所述驱动控制电路还包括源极驱动芯片(Source Driver Integrated Circuit，简称SDIC)240，所述源极驱动芯片240包括第六输入端241、第七输入端242和第八输入端243；所述第六输入端241用于接收所述输入电压信号Vin作为正极模拟信号PVDD；所述第七输入端242与所述第七输出端216电连接，用于接收所述参考电压信号Vcom作为接地信号GND；所述第八输入端243与所述第六输出端215电连接，用于将所述栅极关断信号VGL作为负极模拟信号NVDD。

相关技术中的源极驱动芯片，如图3所示，将接地信号GND作为了负极模拟信号NAVDD，由于正极模拟信号PAVDD与负极模拟信号NAVDD之间的电压差需要约为18V，而GND为0V，因此作为正极模拟信号PAVDD的电压值需要达到+18V，半值模拟信号HVDD需要为+9V。然而，电源管理电路210并不输出+18V的信号，这需要利用额外的信号变换电路对电源管理电路210输出的电压信号进行变换才能够得到+18V的电压信号作为正极模拟信号PAVDD。

而本实施例中，如图4所示，利用原本用于将像素电路中的晶体管关闭的低电平信号(栅极关断信号VGL)作为负极模拟信号NAVDD，从而可以降低对正极模拟信号PAVDD的电压值和半值模拟信号HVDD的电压值的要求，使正极模拟信号PAVDD的电压值与输入电压信号Vin的电压值与相等，半值模拟信号HVDD的电压值与接地信号GND的电压值相等。从而无需再借助额外的信号变换电路即可实现对源极驱动芯片240的驱动，能够省去额外的信号变换电路，从而节省显示装置的生产成本。

其中，电源管理电路210的第七输出端216输出的参考电压信号Vcom用于与数据电压共同确定像素的灰阶值，在驱动控制电路针对负性液晶的显示装置进行工作时，通常参考电压信号Vcom的电压值接近0V，因此本实施例中，可以利用参考电压信号Vcom作为接地信号复用为源极驱动芯片240的半值模拟信号HVDD。

进一步地，所述输入电压信号Vin的电压值处于8.8～9.2V的范围内，所述参考电压信号Vcom的电压值为0V，所述栅极关断信号VGL的电压值处于-8.8～-9.2V的范围内。

本发明实施例还提供一种显示基板，包括如上所述的驱动控制电路。

显示基板可以是刚性显示基板，也可以是柔性显示基板；在显示基板为柔性显示基板时，衬底基板采用柔性衬底基板，比如聚酰亚胺薄膜；在显示基板为刚性显示基板时，衬底基板采用刚性衬底基板，比如石英基板或玻璃基板。

本发明实施例还提供一种显示装置，包括如上所述的显示基板。

显示装置可以是显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。

进一步地，所述显示装置还包括液晶层，所述液晶层中的液晶为负性液晶。

这样，像素的驱动电压会由负压逐渐变化为正压，此时可以将参考电压信号Vcom的电压值可以设为0V作为接地信号复用为源极驱动芯片240的半值模拟信号HVDD。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

Claims (10)

1.一种驱动控制电路，其特征在于，包括：

电源管理电路，所述电源管理电路包括第一输入端和第一输出端，所述第一输入端用于接收输入电压信号，所述第一输出端用于输出第一数字电压信号；

内存电路，所述内存电路包括第二输入端和第二输出端；所述第二输入端与所述第一输出端电连接，用于接收所述第一数字电压信号作为所述内存电路的数字电压源信号；所述第二输出端用于在其数字电压源的驱动下输出存储数据；

时序集成电路，所述时序集成电路包括第三输入端、第四输入端和第三输出端；所述第三输入端与所述第一输出端电连接，用于接收所述第一数字电压信号作为所述时序集成电路的数字电压源信号；所述第四输入端与所述第二输出端电连接，用于接收所述存储数据；所述第三输出端用于在其数字电压源的驱动下输出与所述存储数据对应的时序信号。

2.根据权利要求1所述的驱动控制电路，其特征在于，所述第一数字电压信号的电压值处于1.6～2.0V的范围内。

3.根据权利要求1所述的驱动控制电路，其特征在于，所述电源管理电路还包括第四输出端，所述第四输出端用于输出第二数字电压信号；

所述时序集成电路还包括第五输入端，所述第五输入端与所述第四输出端电连接，用于接收所述第二数字电压信号作为主芯电源信号。

4.根据权利要求3所述的驱动控制电路，其特征在于，所述第二数字电压信号的电压值处于1.1～1.3V的范围内。

5.根据权利要求1所述的驱动控制电路，其特征在于，所述电源管理电路还包括第五输出端和第六输出端；所述第五输出端与像素电路连接，用于输出栅极开启信号，所述第六输出端与所述像素电路连接，用于输出栅极关断信号。

6.根据权利要求5所述的驱动控制电路，其特征在于，所述电源管理电路还包括第七输出端；所述第七输出端与像素电路连接，用于输出参考电压信号；

所述驱动控制电路还包括源极驱动芯片，所述源极驱动芯片包括第六输入端、第七输入端和第八输入端；所述第六输入端用于接收所述输入电压信号作为正极模拟信号；所述第七输入端与所述第七输出端电连接，用于接收所述参考电压信号作为接地信号；所述第八输入端与所述第六输出端电连接，用于将所述栅极关断信号作为负极模拟信号。

7.根据权利要求6所述的驱动控制电路，其特征在于，所述输入电压信号的电压值处于8.8～9.2V的范围内，所述参考电压信号的电压值为0V，所述栅极关断信号的电压值处于-8.8～-9.2V的范围内。

8.一种显示基板，其特征在于，包括如权利要求1-7中任一项所述的驱动控制电路。

9.一种显示装置，其特征在于，包括如权利要求8所述的显示基板。

10.根据权利要求9所述的显示装置，其特征在于，所述显示装置还包括液晶层，所述液晶层中的液晶为负性液晶。

Images