CN111339730B - 一种在pcb设计中检查器件位置的方法和装置 - Google Patents
一种在pcb设计中检查器件位置的方法和装置 Download PDFInfo
- Publication number
- CN111339730B CN111339730B CN202010060837.0A CN202010060837A CN111339730B CN 111339730 B CN111339730 B CN 111339730B CN 202010060837 A CN202010060837 A CN 202010060837A CN 111339730 B CN111339730 B CN 111339730B
- Authority
- CN
- China
- Prior art keywords
- shapes
- elements
- traversing
- graphic
- overlap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000012216 screening Methods 0.000 claims abstract description 8
- 230000006870 function Effects 0.000 claims description 25
- 238000004590 computer program Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Stored Programmes (AREA)
- Image Generation (AREA)
Abstract
本发明提供一种在PCB设计中检查器件位置的方法和装置,该方法包括以下步骤:获取要检查层面上的所有器件图形,遍历并筛选出所述所有图形中要检查器件的图形元素,将所述图形元素放入数列中;遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠;执行设计规范检查并输出报告,以筛选出其图形元素的形状重叠的所有器件的位置坐标。通过本发明,可实现快速检查违反DFM设计规范区域的器件。
Description
技术领域
本发明涉及PCB设计领域,并且更具体地,涉及一种在PCB设计中检查器件位置的方法和装置。
背景技术
目前在市场上有多款PCB设计软件,Cadence作为业界应用最广泛的软件,不仅是它拥有强大的功能和多款相关软件做支撑,还因为它提供了开放式的二次开发接口和较为完善的开发语言库,用户可根据自身的需要进行开发。Skill语言是Cadence软件内置的一种基于C语言和LISP语言的高级程序设计语言,Cadence为Skill语言提供了丰富的交互式函数,研究Skill语言继而编写工具,投入应用可以大大提高工作效率。
在PCB布局设计中,一块PCB板有数千颗零件,布局工程师需要在零件布局时,使用Allegro功能(show measure)逐一检查器件位置是否符合DFM(设计可制造性规范)工艺标准,工作量巨大;而且,在用DRC(设计规范检查)软件对PCB器件布局进行检查时,间距不符合实际要求的器件并不会引起DRC报错。
因此,如何快速便捷地进行PCB器件间距筛选成为本发明的关键。
发明内容
鉴于此,本发明实施例的目的在于提出一种在PCB设计中检查器件位置的方法和装置,以实现快速检查违反DFM设计规范区域的器件。
基于上述目的,本发明实施例的一方面提供了一种在PCB设计中检查器件位置的方法,包括以下步骤:
获取要检查层面上的所有器件图形,遍历并筛选出所述所有图形中要检查器件的图形元素,将所述图形元素放入数列中;
遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠;
执行设计规范检查并输出报告,以筛选出其图形元素的形状重叠的所有器件的位置坐标。
在一些实施方式中,遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠包括:
根据预设的间距要求值,使所述所有图形元素的形状外扩所述间距要求值一半的尺寸。
在一些实施方式中,遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠还包括:
通过调用API接口函数axlPolyFromDB来获取图形元素的形状,并调用API接口函数axlPolyExpand来外扩所述图形元素的形状。
在一些实施方式中,所述外扩的预设的尺寸包括分别预设的X轴方向的值和Y轴方向的值。
在一些实施方式中,所述方法还包括:
筛选出其图形元素的形状重叠的所有器件的位置坐标后,遍历所述数列以获取其中所有图形元素的形状,根据所述预设的尺寸压缩所述形状以恢复所述所有图形元素形状的原有尺寸。
在一些实施方式中,所述方法基于Skill语言实现。
本发明实施例的另一方面提供了一种在PCB设计中检查器件位置的装置,包括:
至少一个处理器;和
存储器,所述存储器存储有处理器可运行的程序代码,所述程序代码在被处理器运行时实施以下步骤:
获取要检查层面上的所有器件图形,遍历并筛选出所述所有图形中要检查器件的图形元素,将所述图形元素放入数列中;
遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠;
执行设计规范检查并输出报告,以筛选出其图形元素的形状重叠的所有器件的位置坐标。
在一些实施方式中,遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠包括:
根据预设的间距要求值,使所述所有图形元素的形状外扩所述间距要求值一半的尺寸。
在一些实施方式中,遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠还包括:
通过调用API接口函数axlPolyFromDB来获取图形元素的形状,并调用API接口函数axlPolyExpand来外扩所述图形元素的形状。
在一些实施方式中,所述外扩的预设的尺寸包括分别预设的X轴方向的值和Y轴方向的值。
本发明具有以下有益技术效果:本发明实施例提供的一种在PCB设计中检查器件位置的方法和装置能够快速利用参数值设定快速寻找违反DFM设计规范区域的器件,减少了大量人力搜寻的工作,提高了PCB布局工程师的效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1是根据本发明的一种在PCB设计中检查器件位置的方法的流程图;
图2是根据本发明实施例的图形元素的形状间距示意图;
图3是根据本发明实施例的进行外扩后的图2中的图形元素的形状间距示意图;
图4是根据本发明的一种在PCB设计中检查器件位置的装置的硬件结构示意图。
具体实施方式
以下描述了本发明的实施例。然而,应该理解,所公开的实施例仅仅是示例,并且其他实施例可以采取各种替代形式。附图不一定按比例绘制;某些功能可能被夸大或最小化以显示特定部件的细节。因此,本文公开的具体结构和功能细节不应被解释为限制性的,而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的,参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而,与本发明的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
基于上述目的,本发明的实施例一方面提出了一种在PCB设计中检查器件位置的方法,如图1所示,包括以下步骤:
步骤S101:获取要检查层面上的所有器件图形(shape),遍历并筛选出所述所有图形中要检查器件的图形元素,将所述图形元素放入数列中;
步骤S102:遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠;
步骤S103:执行设计规范检查并输出报告,以筛选出其图形元素的形状重叠的所有器件的位置坐标。
预设器件摆放的间距要求约束值,如图2所示,有的图形(shape)形状之间的间距不符合实际要求,但是不满足DRC检查的报错条件。本发明中通过形状外扩,使间距不符合实际要求的形状之间产生DRC报错。如图3所示,经过外扩后,两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠,因此形状重叠的图形必定会引起DRC报错,因此实现PCB设计版图中器件间距检查的目的。
在一些实施例中,遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠包括:根据预设的间距要求值,使所述所有图形元素的形状外扩所述间距要求值一半的尺寸。但是,应当理解,该用于外扩的预设的尺寸可以根据实际情况具体设定,以使得不符合间距要求的图形可以引起DRC报错而符合间距要求的图形不会引起DRC报错。
在一些实施例中,遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠还包括:通过调用Allegro中的API接口函数axlPolyFromDB(获得指定对象的形状)来获取图形元素的形状,并调用API接口函数axlPolyExpand(将多边形扩展/压缩一定的尺寸)来外扩所述图形元素的形状。
在一些实施例中,所述外扩的预设的尺寸包括分别预设的X轴方向的值和Y轴方向的值。即,外扩的X轴方向的值和Y轴方向的值可以相同也可以不同,也可以只设定其中一个的值而另一个为0,具体可根据实际情况自主设置。
在一些实施例中,所述方法基于Skill语言实现。运行根据本发明编写的Skill程序,弹出Skill窗口,勾选要检查的层面,选择要绘制层面,并输入相对应外扩参数数值,然后输出违反DFM限制区域。Skill程序提供输出DRC报告功能,布局工程师可自行决定是否需要DRC报告。
在一些实施例中,在Cadence布局设计中,通过编写程序选择想要检查的层面,例如顶层(Top Layer)或底层(Bottom Layer)。其中以顶层、SMC0201A器件为例,关闭层面所有显示,打开Place_bound_top层面(只显示器件实体),获取Place_bound_top层面的所有图形(shape),将其放在数列A中。遍历数列A中的器件,查找出图形元素名称等于SMC0201A的图形元素,并把查找到的图形元素放在数列B中。遍历数列B,通过API接口函数axlPolyFromDB获取图形元素形状,通过axlPolyExpand函数根据输入的x和y值分别在X轴和Y轴方向上外扩图形元素形状,x和y值的设定可根据实际情况,优选地可以是设定的间距要求值的一半。根据外扩值,在Package Keepout Top层面分别画出外扩后的图形shape。获取PCB板所有的DRC,筛选出图形到图形(shape to shape)的DRC,并在DRC报告中显示相应的x、y坐标值。
在一些实施例中,所述方法还包括:筛选出其图形元素的形状重叠的所有器件的位置坐标后,遍历所述数列以获取其中所有图形元素的形状,根据所述预设的尺寸压缩所述形状以恢复所述所有图形元素形状的原有尺寸。然后,工程师可根据DRC报告中显示的x、y坐标值进行相应的间距的修改。
在技术上可行的情况下,以上针对不同实施例所列举的技术特征可以相互组合,或者改变、添加以及省略等等,从而形成本发明范围内的另外实施例。
从上述实施例可以看出,本发明实施例提供的一种在PCB设计中检查器件位置的方法能够快速利用参数值设定快速寻找违反DFM设计规范区域的器件,减少了大量人力搜寻的工作,提高了PCB布局工程师的效率。
基于上述目的,本发明实施例的另一个方面,提出了一种在PCB设计中检查器件位置的装置,包括:
至少一个处理器;和
存储器,所述存储器存储有处理器可运行的程序代码,所述程序代码在被处理器运行时实施以下步骤:
获取要检查层面上的所有器件图形,遍历并筛选出所述所有图形中要检查器件的图形元素,将所述图形元素放入数列中;
遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠;
执行设计规范检查并输出报告,以筛选出其图形元素的形状重叠的所有器件的位置坐标。
在一些实施例中,遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠包括:根据预设的间距要求值,使所述所有图形元素的形状外扩所述间距要求值一半的尺寸。
在一些实施例中,遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠还包括:通过调用API接口函数axlPolyFromDB来获取图形元素的形状,并调用API接口函数axlPolyExpand来外扩所述图形元素的形状。
在一些实施例中,所述外扩的预设的尺寸包括分别预设的X轴方向的值和Y轴方向的值。
如图4所示,为本发明提供的在PCB设计中检查器件位置的装置的一个实施例的硬件结构示意图。
以如图4所示的计算机设备为例,在该计算机设备中包括处理器401以及存储器402,并还可以包括:输入装置403和输出装置404。
处理器401、存储器402、输入装置403和输出装置404可以通过总线或者其他方式连接,图3中以通过总线连接为例。
存储器402作为一种非易失性计算机可读存储介质,可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块,如本申请实施例中的所述在PCB设计中检查器件位置的方法对应的程序指令/模块。处理器401通过运行存储在存储器402中的非易失性软件程序、指令以及模块,从而执行服务器的各种功能应用以及数据处理,即实现上述方法实施例的在PCB设计中检查器件位置的方法。
存储器402可以包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需要的应用程序;存储数据区可存储根据在PCB设计中检查器件位置的方法所创建的数据等。此外,存储器402可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中,存储器402可选包括相对于处理器401远程设置的存储器,这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置403可接收输入的数字或字符信息,以及产生与在PCB设计中检查器件位置的方法的计算机设备的用户设置以及功能控制有关的键信号输入。输出装置404可包括显示屏等显示设备。
所述一个或者多个在PCB设计中检查器件位置的方法对应的程序指令/模块存储在所述存储器402中,当被所述处理器401执行时,执行上述任意方法实施例中的在PCB设计中检查器件位置的方法。
所述执行所述在PCB设计中检查器件位置的方法的计算机设备的任何一个实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,所述的程序可存储于计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。
此外,典型地,本发明实施例公开所述的装置、设备等可为各种电子终端设备,例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等,也可以是大型终端设备,如服务器等,因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
此外,根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时,执行本发明实施例公开的方法中限定的上述功能。
此外,上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外,应该明白的是,本文所述的计算机可读存储介质(例如,存储器)可以是易失性存储器或非易失性存储器,或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的,非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM),该RAM可以充当外部高速缓存存储器。作为例子而非限制性的,RAM可以以多种形式获得,比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是,结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能,但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器,但是可替换地,处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合,例如,DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器,使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中,所述存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中,处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中,所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现,则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质,该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的,该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备,或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外,任何连接都可以适当地称为计算机可读介质。例如,如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件,则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的,磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘,其中磁盘通常磁性地再现数据,而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器、磁盘或光盘等。
上述实施例是实施方式的可能示例,并且仅仅为了清楚理解本发明的原理而提出。所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上所述的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种在PCB设计中检查器件位置的方法,其特征在于,包括以下步骤:
获取要检查层面上的所有器件图形,遍历并筛选出所述所有器件图形中要检查器件的图形元素,将所述图形元素放入数列中;
遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠;
执行设计规范检查并输出报告,以筛选出其图形元素的形状重叠的所有器件的位置坐标。
2.根据权利要求1所述的方法,其特征在于,遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠包括:
根据预设的间距要求值,使所述所有图形元素的形状外扩所述间距要求值一半的尺寸。
3.根据权利要求2所述的方法,其特征在于,遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠还包括:
通过调用API接口函数axlPolyFromDB来获取图形元素的形状,并调用API接口函数axlPolyExpand来外扩所述图形元素的形状。
4.根据权利要求1所述的方法,其特征在于,所述外扩的预设的尺寸包括分别预设的X轴方向的值和Y轴方向的值。
5.根据权利要求1所述的方法,其特征在于,所述方法还包括:
筛选出其图形元素的形状重叠的所有器件的位置坐标后,遍历所述数列以获取其中所有图形元素的形状,根据所述预设的尺寸压缩所述形状以恢复所述所有图形元素形状的原有尺寸。
6.根据权利要求1所述的方法,其特征在于,所述方法基于Skill语言实现。
7.一种在PCB设计中检查器件位置的装置,其特征在于,包括:
至少一个处理器;和
存储器,所述存储器存储有处理器可运行的程序代码,所述程序代码在被处理器运行时实施以下步骤:
获取要检查层面上的所有器件图形,遍历并筛选出所述所有器件图形中要检查器件的图形元素,将所述图形元素放入数列中;
遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠;
执行设计规范检查并输出报告,以筛选出其图形元素的形状重叠的所有器件的位置坐标。
8.根据权利要求7所述的装置,其特征在于,遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠包括:
根据预设的间距要求值,使所述所有图形元素的形状外扩所述间距要求值一半的尺寸。
9.根据权利要求8所述的装置,其特征在于,遍历所述数列以获取图形元素的形状,并根据预设的尺寸外扩所述形状,以使得两者间符合间距要求的图形元素的形状不重叠而两者间小于所述间距要求的图形元素的形状重叠还包括:
通过调用API接口函数axlPolyFromDB来获取图形元素的形状,并调用API接口函数axlPolyExpand来外扩所述图形元素的形状。
10.根据权利要求7所述的装置,其特征在于,所述外扩的预设的尺寸包括分别预设的X轴方向的值和Y轴方向的值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010060837.0A CN111339730B (zh) | 2020-01-19 | 2020-01-19 | 一种在pcb设计中检查器件位置的方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010060837.0A CN111339730B (zh) | 2020-01-19 | 2020-01-19 | 一种在pcb设计中检查器件位置的方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111339730A CN111339730A (zh) | 2020-06-26 |
CN111339730B true CN111339730B (zh) | 2022-08-09 |
Family
ID=71181460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010060837.0A Active CN111339730B (zh) | 2020-01-19 | 2020-01-19 | 一种在pcb设计中检查器件位置的方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111339730B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114254583B (zh) * | 2021-11-26 | 2023-11-03 | 苏州浪潮智能科技有限公司 | 一种检查器件引脚连接的方法、装置、设备、存储介质 |
CN114945247B (zh) * | 2022-05-24 | 2023-08-25 | 苏州浪潮智能科技有限公司 | 一种pcb板外元素查询方法、装置、设备和存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108133103A (zh) * | 2017-12-21 | 2018-06-08 | 大连芯巧电子科技有限公司 | 一种电子设计dfm检测系统、方法和介质 |
CN109408951A (zh) * | 2018-10-22 | 2019-03-01 | 郑州云海信息技术有限公司 | 一种pcb的零件检查方法及相关装置 |
-
2020
- 2020-01-19 CN CN202010060837.0A patent/CN111339730B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108133103A (zh) * | 2017-12-21 | 2018-06-08 | 大连芯巧电子科技有限公司 | 一种电子设计dfm检测系统、方法和介质 |
CN109408951A (zh) * | 2018-10-22 | 2019-03-01 | 郑州云海信息技术有限公司 | 一种pcb的零件检查方法及相关装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111339730A (zh) | 2020-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111339730B (zh) | 一种在pcb设计中检查器件位置的方法和装置 | |
US20220019723A1 (en) | Method, system, and electronic device for detecting open/short circuit of pcb design layout | |
CN111368494A (zh) | 一种快速绘制全板差分线过孔椭圆形限制区域的方法和装置 | |
US8701070B2 (en) | Group bounding box region-constrained placement for integrated circuit design | |
CN110929883A (zh) | 一种在TensorFlow中支持FPGA训练的方法和装置 | |
US10216712B2 (en) | Web page display method and device | |
CN113919254B (zh) | 寄存器传输级信号映射构建方法、装置、设备和存储介质 | |
CN111506579B (zh) | 一种智能合约代码的生成方法、程序及设备 | |
CN104834457A (zh) | 一种触摸屏键盘的自动调节方法和装置 | |
CN110781639B (zh) | 一种pcb设计中自动标注的方法和装置 | |
CN111259620B (zh) | 一种检查pcb中盲埋孔的方法、系统、设备以及介质 | |
CN111368496B (zh) | 一种pcb设计中将直线变为任意角度折线的方法和装置 | |
CN112597718B (zh) | 集成电路设计的验证方法、验证装置以及存储介质 | |
CN113673191A (zh) | 时序修正方法及装置、计算装置和存储介质 | |
CN111008509B (zh) | 一种优化信号完整性仿真的方法和装置 | |
CN109213477B (zh) | 一种实现软件线路差异自动对比的方法和装置 | |
CN111859846A (zh) | 一种pcb的底片对比方法、系统、设备以及介质 | |
CN109344082B (zh) | 一种自动测试寄存器的方法与系统 | |
US10198551B1 (en) | Clock cell library selection | |
WO2021013044A1 (zh) | 电路连线保存方法、fpga系统及存储介质 | |
CN110929471A (zh) | 一种展示富文本的方法及终端、电子设备 | |
US10706206B1 (en) | Methods for layout driven synthesis of transmission line routes in integrated circuits | |
CN114328062A (zh) | 校验缓存一致性的方法、装置和存储介质 | |
CN115705462A (zh) | Drc测试图形生成方法、装置、电子设备及存储介质 | |
CN114422502A (zh) | 一种资源下载方法、计算设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |