CN111339502A - 一种FPGA中kernel的启动方法、系统、设备以及介质 - Google Patents
一种FPGA中kernel的启动方法、系统、设备以及介质 Download PDFInfo
- Publication number
- CN111339502A CN111339502A CN202010110165.XA CN202010110165A CN111339502A CN 111339502 A CN111339502 A CN 111339502A CN 202010110165 A CN202010110165 A CN 202010110165A CN 111339502 A CN111339502 A CN 111339502A
- Authority
- CN
- China
- Prior art keywords
- key value
- fpga
- serial number
- kernel
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 23
- 230000004044 response Effects 0.000 claims abstract description 17
- 238000004364 calculation method Methods 0.000 claims abstract description 6
- 238000004590 computer program Methods 0.000 claims description 14
- 108020004414 DNA Proteins 0.000 description 15
- 230000001133 acceleration Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000013475 authorization Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 108091028043 Nucleic acid sequence Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
- G06F21/12—Protecting executable software
- G06F21/121—Restricting unauthorised execution of programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
- G06F21/101—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM] by binding digital rights to specific entities
- G06F21/1011—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM] by binding digital rights to specific entities to devices
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Multimedia (AREA)
- Technology Law (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开了一种FPGA中kernel的启动方法,包括以下步骤:获取当前的FPGA板卡的序列号和预先存储的key值;基于预设的加密算法对所述序列号进行加密计算得到实际key值;将所述实际key值与所述预先存储的key值进行匹配;响应于所述实际key值无法与所述预先存储的key值匹配,使所述FPGA中的kernel停止工作。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案通过对授权的FPGA芯片的唯一标识序列号进行加密得到的key值与实际的FPGA芯片的唯一标识序列号进行加密得到的key值进行对比,预防了FPGA云服务商的唯一标识序列号的造假行为,使得加密的kernel只能用于授权的FPGA加速卡。
Description
技术领域
本发明涉及FPGA领域,具体涉及一种FPGA中kernel的启动方法、系统、设备以及存储介质。
背景技术
随着FPGA云服务的快速发展,kernel开发商会选择与FPGA云服务提供商进行合作,共同为FPGA云客户提供行业异构加速解决方案,如在金融领域,用于金融加速的kernel开发商与FPGA云服务商共同合作为客户提供金融云加速解决方案等。这时,kernel开发商和FPGA云服务商并不是一个互为信任的合作关系,kernel开发商并不希望提供给FPGA云服务商的加密kernel被用于未被授权的板卡。现有的kernel加密方法可防止他人盗取kernel源代码,但并不能阻止将该加密的kernel用于其他未授权的FPGA加速卡。
发明内容
有鉴于此,为了克服上述问题的至少一个方面,本发明实施例提出一种FPGA中kernel的启动方法,包括以下步骤:
获取当前的FPGA板卡的序列号和预先存储的key值;
基于预设的加密算法对所述序列号进行加密计算得到实际key值;
将所述实际key值与所述预先存储的key值进行匹配;
响应于所述实际key值无法与所述预先存储的key值匹配,使所述FPGA中的kernel停止工作。
在一些实施例中,获取预先存储的key值,进一步包括:
通过PCIE接口建立与主机的连接以使所述主机读取授权的序列号;
接收并存储所述主机返回的基于所述加密算法对所述授权的序列号进行加密计算后得到的key值。
在一些实施例中,还包括:
响应于所述实际key值能够与所述预先存储的key值匹配,使所述FPGA中的kernel正常工作。
在一些实施例中,获取当前的FPGA板卡的序列号和预先存储的key值,进一步包括:
所述FPGA中的kernel通过AXI接口获取所述FPGA中shell中的序列号和预先存储在flash中的key值。
基于同一发明构思,根据本发明的另一个方面,本发明的实施例还提供了一种FPGA中kernel的启动系统,包括:
获取模块,所述获取模块配置为获取当前的FPGA板卡的序列号和预先存储的key值;
计算模块,所述计算模块配置为基于预设的加密算法对所述序列号进行加密计算得到实际key值;
匹配模块,所述匹配模块配置为将所述实际key值与所述预先存储的key值进行匹配;
第一响应模块,所述第一响应模块配置为响应于所述实际key值无法与所述预先存储的key值匹配,使所述FPGA中的kernel停止工作。
在一些实施例中,所述获取模块还配置为:
通过PCIE接口建立与主机的连接以使所述主机读取授权的序列号;
接收并存储所述主机返回的基于所述加密算法对所述授权的序列号进行加密计算后得到的key值。
在一些实施例中,还包括第二响应模块,所述第二响应模块还配置为:
响应于所述实际key值能够与所述预先存储的key值匹配,使所述FPGA中的kernel正常工作。
在一些实施例中,所述获取模块还配置为:
所述FPGA中的kernel通过AXI接口获取所述FPGA中shell中的序列号和预先存储在flash中的key值。
基于同一发明构思,根据本发明的另一个方面,本发明的实施例还提供了一种计算机设备,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时执行如上所述的任一种FPGA中kernel的启动方法的步骤。
基于同一发明构思,根据本发明的另一个方面,本发明的实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时执行如上所述的任一种FPGA中kernel的启动方法的步骤。
本发明具有以下有益技术效果之一:本发明提出的方案通过对授权的FPGA芯片的唯一标识序列号进行加密得到的key值与实际的FPGA芯片的唯一标识序列号进行加密得到的key值进行对比,预防了FPGA云服务商的唯一标识序列号的造假行为,使得加密的kernel只能用于授权的FPGA加速卡。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1为本发明的实施例提供的FPGA中kernel的启动方法的流程示意图;
图2为本发明的实施例提供的FPGA中kernel的启动方法的流程框图;
图3为本发明的实施例提供的FPGA的结构示意图;
图4为本发明的实施例提供的FPGA中kernel的启动系统的结构示意图;
图5为本发明的实施例提供的计算机设备的结构示意图;
图6为本发明的实施例提供的计算机可读存储介质的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
需要说明的是,在本发明的实施例中,FPGA异构加速系统可分为两部分,FPGA-SHELL部分和FPGA-kernel部分。FPGA-SHELL部分为静态部分,不可重配置,用户不可见且不可更改;FPGA-kernel部分为动态部分,可根据不同的应用需求用户可重配置。kernel部分往往是整个加速应用的核心,通常需要对kernel部分进行加密。
根据本发明的一个方面,本发明的实施例提出一种FPGA中kernel的启动方法,如图1所示,其可以包括步骤:S1,获取当前的FPGA板卡的序列号和预先存储的key值;S2,基于预设的加密算法对所述序列号进行加密计算得到实际key值;S3,将所述实际key值与所述预先存储的key值进行匹配;S4,响应于所述实际key值无法与所述预先存储的key值匹配,使所述FPGA中的kernel停止工作。
本发明提出的方案通过对授权的FPGA芯片的唯一标识序列号进行加密得到的key值与实际的FPGA芯片的唯一标识序列号进行加密得到的key值进行对比,预防了FPGA云服务商的唯一标识序列号的造假行为,使得加密的kernel只能用于授权的FPGA加速卡。
在一些实施例中,获取预先存储的key值,进一步包括:
通过PCIE接口建立与主机的连接以使所述主机读取授权的序列号;
接收并存储所述主机返回的基于所述加密算法对所述授权的序列号进行加密计算后得到的key值。
具体的,如图2所示,每个FPGA芯片内嵌了一个唯一的且不可更改的Device DNA序列(唯一标识序列),kernel开发者可以通过FPGA-SHELL模块(FPGA云服务商提供)提供的读取Device DNA的用户接口(也即PCIE接口)提前获取已授权FPGA加速卡的Device DNA,并通过自定义的加密算法计算得到加密key,IP开发者保管该加密key并将该key存储到板卡的存储单元用于后续验证。
这样,使用FPGA芯片的唯一标识Device DNA进行加密,使加密的kernel具有唯一性。只要kerenl的开发者保管好绑定了FPGA的Device DNA的key,即使FPGA云服务商拿到了加密的kernel,也只能用于被开发者授权的特定的FPGA板卡,未经授权的板卡无法使用该加密kerenl,这样,保护了开发者的kerenl的权益,也达到了合作的目的。
需要说明的是,对授权的Device DNA进行加密所使用的自定义算法与对实际的Device DNA进行加密计算所使用的自定义算法相同,这样才能确保相同的Device DNA得到的key也是相同的,其中自定义算法可以是现有的加密算法,也可以是kernel开发者针对Device DNA加密研发的新加密算法。
在一些实施例中,方法还包括:
响应于所述实际key值能够与所述预先存储的key值匹配,所述FPGA中的kernel正常工作。
具体的,当将kernel开发者提供的kernel加载到FPGA后,kernel通过对FPGA-SHELL提供的接口读取Device DNA,并通过相同的自定义加密算法计算得到加密key,并与存储的key进行比较,根据比较结果执行后续操作,如果不匹配则停止工作,如果匹配则正常启动工作。
在一些实施例中,获取当前的FPGA板卡的序列号和预先存储的key值,进一步包括:
所述FPGA中的kernel通过AXI接口获取所述FPGA中shell中的序列号和预先存储在flash中的key值。
具体的,如图3所示,HOST主机可以通过PCIE接口读取Shell部分的Device DNA,kernel也可以通过AXI接口读取Shell部分的Device DNA;kernel可以通过AXI接口读取Shell部分的Flash。
根据本发明实施例提出的方案,当kernel开发者和FPGA云服务器商签署授权协议,授权特定的FPGA加速卡可以使用加密的应用加速IP,kernel开发者使用FPGA云服务商提供的工具读取授权板卡的Device DNA,并通过自定义的加密算法计算得到加密key。当开发者保管加密key,并把该加密key通过PCIE接口存储到FLASH后,当FPGA云服务器商加载开发者提供的kernel程序到FPGA加速卡时,应用程序Kerenl通过AXI接口读取Shell部分的Device DNA,并通过相同的自定义加密算法计算加密key,读取存储在Flash中的key,并进行比较,如果两者相同,kerenl就正常工作;如果不相同,kernel IP则停止工作。从而使得加密的IP只能用于授权的FPGA加速卡;同时,由于kerenl可以主动读取FPGA板卡的DeviceDNA,这样可以避免FPGA云服务商对Device DNA的造假,加密的可靠性得到了保证。
基于同一发明构思,根据本发明的另一个方面,本发明的实施例还提供了一种FPGA中kernel的启动系统400,如图4所示,包括:
获取模块401,所述获取模块401配置为获取当前的FPGA板卡的序列号和预先存储的key值;
计算模块402,所述计算模块402配置为基于预设的加密算法对所述序列号进行加密计算得到实际key值;
匹配模块403,所述匹配模块403配置为将所述实际key值与所述预先存储的key值进行匹配;
第一响应模块404,所述第一响应模块404配置为响应于所述实际key值无法与所述预先存储的key值匹配,使所述FPGA中的kernel停止工作。
在一些实施例中,所述获取模块401还配置为:
通过PCIE接口建立与主机的连接以使所述主机读取授权的序列号;
接收并存储所述主机返回的基于所述加密算法对所述授权的序列号进行加密计算后得到的key值。
在一些实施例中,还包括第二响应模块,所述第二响应模块还配置为:
响应于所述实际key值能够与所述预先存储的key值匹配,使所述FPGA中的kernel正常工作。
在一些实施例中,所述获取模块401还配置为:
所述FPGA中的kernel通过AXI接口获取所述FPGA中shell中的序列号和预先存储在flash中的key值。
基于同一发明构思,根据本发明的另一个方面,如图5所示,本发明的实施例还提供了一种计算机设备501,包括:
至少一个处理器520;以及
存储器510,存储器510存储有可在处理器上运行的计算机程序511,处理器520执行程序时执行如上的任一种FPGA中kernel的启动方法的步骤。
基于同一发明构思,根据本发明的另一个方面,如图6所示,本发明的实施例还提供了一种计算机可读存储介质601,计算机可读存储介质601存储有计算机程序指令610,计算机程序指令610被处理器执行时执行如上的任一种FPGA中kernel的启动方法的步骤。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外,典型地,本发明实施例公开的装置、设备等可为各种电子终端设备,例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等,也可以是大型终端设备,如服务器等,因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
此外,根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时,执行本发明实施例公开的方法中限定的上述功能。
此外,上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外,应该明白的是,本文的计算机可读存储介质(例如,存储器)可以是易失性存储器或非易失性存储器,或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的,非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM),该RAM可以充当外部高速缓存存储器。作为例子而非限制性的,RAM可以以多种形式获得,比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是,结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能,但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器,但是可替换地,处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合,例如,DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器,使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中,存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中,处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中,功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现,则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质,该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的,该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备,或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外,任何连接都可以适当地称为计算机可读介质。例如,如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件,则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的,磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘,其中磁盘通常磁性地再现数据,而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种FPGA中kernel的启动方法,其特征在于,包括以下步骤:
获取当前的FPGA板卡的序列号和预先存储的key值;
基于预设的加密算法对所述序列号进行加密计算得到实际key值;
将所述实际key值与所述预先存储的key值进行匹配;
响应于所述实际key值无法与所述预先存储的key值匹配,使所述FPGA中的kernel停止工作。
2.如权利要求1所述的方法,其特征在于,获取预先存储的key值,进一步包括:
通过PCIE接口建立与主机的连接以使所述主机读取授权的序列号;
接收并存储所述主机返回的基于所述加密算法对所述授权的序列号进行加密计算后得到的key值。
3.如权利要求1所述的方法,其特征在于,还包括:
响应于所述实际key值能够与所述预先存储的key值匹配,使所述FPGA中的kernel正常工作。
4.如权利要求1所述的方法,其特征在于,获取当前的FPGA板卡的序列号和预先存储的key值,进一步包括:
所述FPGA中的kernel通过AXI接口获取所述FPGA中shell中的序列号和预先存储在flash中的key值。
5.一种FPGA中kernel的启动系统,其特征在于,包括:
获取模块,所述获取模块配置为获取当前的FPGA板卡的序列号和预先存储的key值;
计算模块,所述计算模块配置为基于预设的加密算法对所述序列号进行加密计算得到实际key值;
匹配模块,所述匹配模块配置为将所述实际key值与所述预先存储的key值进行匹配;
第一响应模块,所述第一响应模块配置为响应于所述实际key值无法与所述预先存储的key值匹配,使所述FPGA中的kernel停止工作。
6.如权利要求5所述的系统,其特征在于,所述获取模块还配置为:
通过PCIE接口建立与主机的连接以使所述主机读取授权的序列号;
接收并存储所述主机返回的基于所述加密算法对所述授权的序列号进行加密计算后得到的key值。
7.如权利要求5所述的系统,其特征在于,还包括第二响应模块,所述第二响应模块还配置为:
响应于所述实际key值能够与所述预先存储的key值匹配,使所述FPGA中的kernel正常工作。
8.如权利要求5所述的系统,其特征在于,所述获取模块还配置为:
所述FPGA中的kernel通过AXI接口获取所述FPGA中shell中的序列号和预先存储在flash中的key值。
9.一种计算机设备,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时执行如权利要求1-4任意一项所述的方法的步骤。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时执行如权利要求1-4任意一项所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010110165.XA CN111339502A (zh) | 2020-02-23 | 2020-02-23 | 一种FPGA中kernel的启动方法、系统、设备以及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010110165.XA CN111339502A (zh) | 2020-02-23 | 2020-02-23 | 一种FPGA中kernel的启动方法、系统、设备以及介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111339502A true CN111339502A (zh) | 2020-06-26 |
Family
ID=71183543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010110165.XA Pending CN111339502A (zh) | 2020-02-23 | 2020-02-23 | 一种FPGA中kernel的启动方法、系统、设备以及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111339502A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112256352A (zh) * | 2020-10-29 | 2021-01-22 | 成都菁蓉联创科技有限公司 | 嵌入式操作系统授权启动的方法、装置和一种计算机系统 |
CN112835440A (zh) * | 2021-01-20 | 2021-05-25 | 浪潮电子信息产业股份有限公司 | 一种服务器的上电方法、装置、设备及介质 |
CN114780152A (zh) * | 2022-03-22 | 2022-07-22 | 西安广和通无线软件有限公司 | 一种计算设备启动方法及装置 |
CN115001702A (zh) * | 2022-05-19 | 2022-09-02 | 浪潮思科网络科技有限公司 | 一种交换机板卡加解密方法、系统、设备及介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964033A (zh) * | 2010-09-29 | 2011-02-02 | 江苏康众数字医疗设备有限公司 | 一种平板探测器机器识别码的生成方法及扩展应用方法 |
CN108268801A (zh) * | 2018-01-19 | 2018-07-10 | 电子科技大学 | 基于逆向工程的Xilinx FPGA固核IP破解方法 |
CN109033895A (zh) * | 2018-07-16 | 2018-12-18 | 东南大学 | 一种基于改进的dapuf电路的轻量级认证体系 |
CN109491280A (zh) * | 2017-09-13 | 2019-03-19 | 合肥海本蓝科技有限公司 | 一种实现软硬件互锁的装置 |
CN109766672A (zh) * | 2019-01-14 | 2019-05-17 | 湖南大学 | 一种芯核版权匿名认证方法 |
-
2020
- 2020-02-23 CN CN202010110165.XA patent/CN111339502A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964033A (zh) * | 2010-09-29 | 2011-02-02 | 江苏康众数字医疗设备有限公司 | 一种平板探测器机器识别码的生成方法及扩展应用方法 |
CN109491280A (zh) * | 2017-09-13 | 2019-03-19 | 合肥海本蓝科技有限公司 | 一种实现软硬件互锁的装置 |
CN108268801A (zh) * | 2018-01-19 | 2018-07-10 | 电子科技大学 | 基于逆向工程的Xilinx FPGA固核IP破解方法 |
CN109033895A (zh) * | 2018-07-16 | 2018-12-18 | 东南大学 | 一种基于改进的dapuf电路的轻量级认证体系 |
CN109766672A (zh) * | 2019-01-14 | 2019-05-17 | 湖南大学 | 一种芯核版权匿名认证方法 |
Non-Patent Citations (1)
Title |
---|
逸江南: "xilinx FPGA的程序加密方法", 《HTTP://BLOG.CHINAAET.COM/GREATCAUSE/P/5100053098》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112256352A (zh) * | 2020-10-29 | 2021-01-22 | 成都菁蓉联创科技有限公司 | 嵌入式操作系统授权启动的方法、装置和一种计算机系统 |
CN112835440A (zh) * | 2021-01-20 | 2021-05-25 | 浪潮电子信息产业股份有限公司 | 一种服务器的上电方法、装置、设备及介质 |
CN114780152A (zh) * | 2022-03-22 | 2022-07-22 | 西安广和通无线软件有限公司 | 一种计算设备启动方法及装置 |
CN114780152B (zh) * | 2022-03-22 | 2024-03-15 | 西安广和通无线软件有限公司 | 一种计算设备启动方法及装置 |
CN115001702A (zh) * | 2022-05-19 | 2022-09-02 | 浪潮思科网络科技有限公司 | 一种交换机板卡加解密方法、系统、设备及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11323260B2 (en) | Method and device for identity verification | |
US11005660B2 (en) | Authentication in ubiquitous environment | |
CN111339502A (zh) | 一种FPGA中kernel的启动方法、系统、设备以及介质 | |
CN107820238B (zh) | Sim卡、区块链应用安全模块、客户端及其安全操作方法 | |
KR101948721B1 (ko) | 파일 해시 값을 이용한 파일 위변조 검사 방법 및 단말 장치 | |
KR101125088B1 (ko) | 고객 인증방법 및 시스템과 이를 위한 서버와 기록매체 | |
AU2019101564A4 (en) | Information registration and authentication method and device | |
KR102071438B1 (ko) | 이동 단말의 결제 인증 방법 및 장치 그리고 이동 단말 | |
CN106685945B (zh) | 业务请求处理方法、业务办理号码的验证方法及其终端 | |
CN115952552A (zh) | 远程数据销毁方法、系统及设备 | |
CN108600259B (zh) | 设备的认证和绑定方法及计算机存储介质、服务器 | |
CN114241631A (zh) | 一种智能门锁的管控方法、注册方法及相关装置 | |
CN110912865A (zh) | 一种安全访问控制方法及服务器、电子设备 | |
KR20080099117A (ko) | 임베디드 시스템에서 이동성 요소의 인증을 위한 방법 | |
KR20110122432A (ko) | 스마트 카드 웹서버를 이용한 인증 시스템 및 방법 | |
CN111177674A (zh) | 设备验证方法及设备 | |
JP2009129413A (ja) | 携帯型ストレージデバイスの共有管理方法、および、携帯型ストレージデバイス | |
CN115811412A (zh) | 一种通信方法、装置、sim卡、电子设备和终端设备 | |
CN114692124A (zh) | 一种数据读取、写入方法、装置和电子设备 | |
CN111339519A (zh) | 一种具有硬件加解密功能的硬件接口保护方法和设备 | |
CN111459899A (zh) | 日志共享方法、装置及终端设备 | |
CN113010908B (zh) | 一种适用于大容量sim卡的安全存储方法 | |
CN113645239B (zh) | 一种应用登录方法、装置、用户终端及存储介质 | |
WO2018017019A1 (en) | Personal security device and method | |
US20230169596A1 (en) | Systems and techniques for authenticating insurance claims |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200626 |
|
RJ01 | Rejection of invention patent application after publication |