CN111339023A - 一种节点板卡和服务器 - Google Patents

Abstract

本发明公开了一种节点板卡，包括：Flash芯片；1切2切换器，1切2切换器的1端线路连接Flash芯片，2端线路分别连接BMC芯片和接收数据接口；以及1切4切换器，1切4切换器的1端线路连接1切2切换器的1端，4端线路分别连接4个发送数据接口，其中BMC芯片配置为基于1切2切换器的2端线路判断自身是否为主节点板卡；响应于自身为主节点板卡，接收更新消息并基于更新消息判断更新节点板卡；以及将更新信息发送至更新节点板卡并根据更新信息对更新节点板卡进行更新。本发明还公开了一种服务器，包括多个节点板卡。本发明利用节点板卡的切换器，实现单节点板卡更新远距离的多节点板卡Flash信息，能够使用速率较高的总线协议，加快烧录的速度。

Description

一种节点板卡和服务器

技术领域

本发明涉及服务器技术领域，尤其涉及一种节点板卡和服务器。

背景技术

随着信息技术的发展，服务器的应用越来越广泛。在政府、金融、能源等行业中，对于大型核心数据库、虚拟化整合、内存计算、高性能计算的需求越来越高，8路服务器的优点得以广泛应用。

串行外设接口(SPI)总线是一种非平衡或者单端串行接口，专为集成电路之间的短距离通信而设计。由于信号传输时的信号延时，导致低速信号传输距离被限制，当信号走线长度不符合设计标准时，实际信号会造成失真，从而影响信号判断，以及服务器的功能。

在多路服务器中，为实现主节点能够更新其他计算节点的Flash信息，需要实现在各个计算节点之间的互联，由于节点过多，必定会造成走线过长，如果使用传输速率低的协议总线，必定会由低速率造成传输时间过长，比如，如果使用UART总线来更新Flash信息，由于数据量大，传输速率慢，烧录时间会很长。

发明内容

有鉴于此，本发明实施例的目的在于提出一种节点板卡和服务器，利用节点板卡的切换器切换不同线路，通过向主节点发送更新信息，并由主节点向从节点和SMC发送更新信息，实现单节点板卡更新远距离的多节点板卡Flash信息，能够使用速率较高的总线协议，加快烧录的速度。

基于上述目的，本发明实施例的一方面提供了一种节点板卡，包括：BMC芯片；Flash芯片；1切2切换器，1切2切换器的1端线路连接Flash芯片，2端线路分别连接BMC芯片和接收数据接口；以及1切4切换器，1切4切换器的1端线路连接1切2切换器的1端，4端线路分别连接4个发送数据接口，其中，BMC芯片配置为基于1切2切换器的2端线路判断自身是否为主节点板卡；响应于自身为主节点板卡，接收更新消息并基于更新消息判断更新节点板卡；响应于更新节点板卡不为主节点板卡，选择更新节点板卡对应线路；以及将更新信息发送至更新节点板卡并根据更新信息对更新节点板卡进行更新。

在一些实施方式中，1切4切换器的4端线路与4个发送数据接口之间配置有信号驱动器，信号驱动器配置用于增强更新信息信号强度。

在一些实施方式中，基于所述1切2切换器的2端线路判断自身是否为主节点板卡包括：

1切2切换器2端线路与BMC芯片连接则为主节点板卡；1切2切换器2端线路与接收数据接口连接则为从节点板卡。

在一些实施方式中，主节点板卡的发送数据接口通过中背板连接到从节点的接收数据接口。

在一些实施方式中，主节点板卡的发送数据接口通过中背板连接到SMC板卡的接收数据接口。

本发明实施例的另一方面，还提供了一种服务器，包括通信连接的多个节点板卡，每个所述节点板卡包括：BMC芯片；Flash芯片；1切2切换器，所述1切2切换器的1端线路连接Flash芯片，2端线路分别连接BMC芯片和接收数据接口；1切4切换器，所述1切4切换器的1端线路连接1切2切换器的1端，4端线路分别连接4个发送数据接口，其中BMC芯片配置为基于1切2切换器的2端线路判断自身是否为主节点板卡；响应于自身为主节点板卡，接收更新消息并基于更新消息判断更新节点板卡；响应于更新节点板卡不为主节点板卡，选择更新节点板卡对应线路；以及将更新信息发送至更新节点板卡并根据更新信息对更新节点板卡进行更新。

在一些实施方式中，1切4切换器的4端线路与4个发送数据接口之间配置有信号驱动器，信号驱动器配置用于增强更新信息信号强度。

在一些实施方式中，基于所述1切2切换器的2端线路判断自身是否为主节点板卡包括：

1切2切换器2端线路与BMC芯片连接则为主节点板卡；1切2切换器2端线路与接收数据接口连接则为从节点板卡。

在一些实施方式中，主节点板卡的发送数据接口通过中背板连接到从节点的接收数据接口。

在一些实施方式中，主节点板卡的发送数据接口通过中背板连接到SMC板卡的接收数据接口。

本发明具有以下有益技术效果：利用节点板卡的切换器切换不同线路，通过向主节点发送更新信息，并由主节点向从节点和SMC发送更新信息，实现单节点板卡更新远距离的多节点板卡Flash信息，能够使用速率较高的总线协议，加快烧录的速度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1为本发明提供的节点板卡的实施例的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

基于上述目的，本发明实施例的第一个方面，提出了一种节点板卡的实施例。图1示出的是本发明提供的节点板卡的实施例的示意图。如图1所示，本发明实施例包括：

BMC芯片；

Flash芯片；

1切2切换器SW1，1切2切换器的1端线路连接Flash芯片，2端线路分别连接BMC芯片和接收数据接口；以及

1切4切换器SW2，1切4切换器的1端线路连接1切2切换器的1端，4端线路分别连接4个发送数据接口，

其中，BMC芯片配置为基于1切2切换器SW1的2端线路判断自身是否为主节点板卡；响应于自身为主节点板卡，接收更新消息并基于更新消息判断更新节点板卡；响应于更新节点板卡不为主节点板卡，选择更新节点板卡对应线路；以及将更新信息发送至更新节点板卡并根据更新信息对更新节点板卡进行更新。

在本实施例中，SPI主要使用4条接口线路：主设备发起的接口时钟和选通信号，用于主设备向从设备发送数据的数据链路，以及用于从设备向主设备发送数据的数据线路。

在一些实施方式中，基于1切2切换器的2端线路判断自身是否为主节点板卡包括：1切2切换器2端线路与BMC芯片连接则为主节点板卡；1切2切换器2端线路与接收数据接口连接则为从节点板卡。

BMC芯片规格书中，要求SPI信号在低于50MHz时，走线长度需要小于10inch，为了实现SPI信号长距离传输，在传输链路中增加了一个信号驱动器，由于SPI信号共4根信号线，且3个信号同时传输，另外还有一个回传数据线，驱动器需要是一个4通道驱动器，比如MAX14778ETP。另外，由于4个节点共用同一块主板，所有电路一样，为实现不同时刻的烧录功能，只能通过切换器实现，其选通信号可由具体功能来决定，所以在SPI传输链路中有增加4通道的1切2切换器，和4通道的1切4切换器。

在8路服务器中，由4个计算节点板卡组成，每个计算节点板卡上有两个CPU，一个BMC芯片，现需要节点0能够更新本节点板卡的Flash芯片，和其他3个节点板卡的Flash芯片，以及SMC板卡上的Flash芯片。利用节点板卡的切换器切换不同线路，通过向主节点发送更新信息，并由主节点向从节点和SMC发送更新信息，实现单节点板卡更新远距离的多节点板卡Flash信息，能够使用速率较高的总线协议，加快烧录的速度。

在本发明的一些实施方式中，1切4切换器SW2的4端线路C1、C2、C3和C4与4个发送数据接口之间配置有信号驱动器driver，信号驱动器driver配置用于增强更新信息信号强度。

在本发明的一些实施方式中，主节点板卡node0的1切2切换器SW1的2端线路配置为与BMC芯片连接；

从节点板卡node1、node2和node3的1切2切换器SW1的2端线路配置为与接收数据接口连接。

在本发明的一些实施方式中，主节点板卡node0的发送数据接口通过中背板backplane连接到从节点node1、node2和node3的接收数据接口。

在本发明的一些实施方式中，主节点板卡node0的发送数据接口通过中背板backplane连接到SMC板卡的接收数据接口。

当对主节点板卡node0更新时，选择主节点板卡1切2切换器的B2-A通道，并向主节点板卡Flash发送更新信息；主节点Flash基于更新信息进行更新。

当节点node0需要更新节点node1上的Flash时，计算节点node0上的SW1依然是B2-A导通，SW2的A-C4导通，通过本通道上的信号驱动器，增强SPI信号，信号通过中背板backplane上的连接到达计算节点node1上的SW1-B1通道，此时SW1的选通信号由计算节点node0的BMC设置，控制B1-A导通，从而连接到flash，由此可实现计算节点node0的BMC烧录节点node1上的Flash。

当节点板卡node0需要更新SMC板卡上的Flash时，节点板卡node0上的SW1依然是B2-A导通，SW2的A-C1导通，通过本通道上的信号驱动器driver，增强SPI信号，信号通过中背板backplane上的连接到达SMC板卡上的SW3-B1通道，此时SW3的选通信号由计算节点node0的BMC设置，控制B1-A导通，从而连接到flash，由此可实现计算节点node0的BMC烧录SMC板卡上的flash。

基于上述板卡的多节点板卡Flash更新过程可以包括：主节点板卡的BMC芯片接收更新消息，并基于更新消息判断更新节点板卡；响应于更新节点板卡不为主节点板卡，选择更新节点板卡对应线路；以及，将更新信息发送至更新节点板卡并根据更新信息对更新节点板卡进行更新。

响应于更新节点板卡为主节点板卡，主节点板卡的1切2切换器的2端切到BMC芯片，并向Flash芯片发送更新信息；Flash芯片基于更新信息进行更新。

响应于更新节点板卡不为主节点板卡，选择更新节点板卡对应线路包括：响应于更新节点板卡为从节点板卡，主节点板卡的1切4切换器的4端切到连接从节点板卡的发送数据接口；响应于更新节点为SMC板卡，主节点板卡的1切4切换器的4端切到连接SMC板卡的发送数据接口。

将更新信息发送至更新节点板卡包括：通过主节点板卡的1切4切换器选择更新节点板卡，并经过信号驱动器，得到增强更新信号；增强更新信号通过主节点板卡的发送数据接口发送，经过中背板发送至更新节点板卡的接收数据接口。

根据更新信息对更新节点板卡进行更新包括：更新节点板卡将1切2切换器2端切到接收数据接口以接收更新信号，并向Flash芯片发送更新信息；Flash芯片基于更新信息进行更新。

基于上述目的，本发明实施例的第二个方面，提出了一种服务器的实施例，包括通信连接的多个节点板卡，每个所述节点板卡包括：BMC芯片；Flash芯片；1切2切换器，1切2切换器的1端线路连接Flash芯片，2端线路分别连接BMC芯片和接收数据接口；1切4切换器，1切4切换器的1端线路连接1切2切换器的1端，4端线路分别连接4个发送数据接口，其中BMC芯片配置为基于1切2切换器的2端线路判断自身是否为主节点板卡；响应于自身为主节点板卡，接收更新消息并基于更新消息判断更新节点板卡；响应于更新节点板卡不为主节点板卡，选择更新节点板卡对应线路；以及将更新信息发送至更新节点板卡并根据更新信息对更新节点板卡进行更新。

在一些实施方式中，1切4切换器的4端线路与4个发送数据接口之间配置有信号驱动器，信号驱动器配置用于增强更新信息信号强度。

在一些实施方式中，主节点板卡的1切2切换器2端线路配置为与BMC芯片连接；从节点板卡的1切2切换器2端线路配置为与接收数据接口连接。在一些实施方式中，基于所述1切2切换器的2端线路判断自身是否为主节点板卡包括：1切2切换器2端线路与BMC芯片连接则为主节点板卡；1切2切换器2端线路与接收数据接口连接则为从节点板卡。

在一些实施方式中，主节点板卡的发送数据接口通过中背板连接到从节点的接收数据接口。

在一些实施方式中，主节点板卡的发送数据接口通过中背板连接到SMC板卡的接收数据接口。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，多节点板卡Flash更新方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。

此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。

此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。

结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。

在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种节点板卡，其特征在于，包括：

BMC芯片；

Flash芯片；

1切2切换器，1切2切换器的1端线路连接Flash芯片，2端线路分别连接BMC芯片和接收数据接口；以及

1切4切换器，1切4切换器的1端线路连接1切2切换器的1端，4端线路分别连接4个发送数据接口，

其中，所述BMC芯片配置为基于所述1切2切换器的2端线路判断自身是否为主节点板卡；响应于自身为主节点板卡，接收更新消息并基于所述更新消息判断更新节点板卡；响应于所述更新节点板卡不为主节点板卡，选择所述更新节点板卡对应线路；以及将所述更新信息发送至所述更新节点板卡并根据所述更新信息对所述更新节点板卡进行更新。

2.根据权利要求1的节点板卡，其特征在于，所述1切4切换器的4端线路与4个发送数据接口之间配置有信号驱动器，所述信号驱动器配置用于增强更新信息信号强度。

3.根据权利要求1的节点板卡，其特征在于，基于所述1切2切换器的2端线路判断自身是否为主节点板卡包括：

所述1切2切换器2端线路与BMC芯片连接则为主节点板卡；

所述1切2切换器2端线路与接收数据接口连接则为从节点板卡。

4.根据权利要求1的节点板卡，其特征在于，主节点板卡的发送数据接口通过中背板连接到从节点的接收数据接口。

5.根据权利要求1的节点板卡，其特征在于，主节点板卡的发送数据接口通过中背板连接到SMC板卡的接收数据接口。

6.一种服务器，其特征在于，包括通信连接的多个节点板卡，每个所述节点板卡包括：

BMC芯片；

Flash芯片；

1切2切换器，所述1切2切换器的1端线路连接Flash芯片，2端线路分别连接BMC芯片和接收数据接口；

1切4切换器，所述1切4切换器的1端线路连接1切2切换器的1端，4端线路分别连接4个发送数据接口，

其中，所述BMC芯片配置为基于所述1切2切换器的2端线路判断自身是否为主节点板卡；响应于自身为主节点板卡，接收更新消息并基于所述更新消息判断更新节点板卡；响应于所述更新节点板卡不为主节点板卡，选择所述更新节点板卡对应线路；以及将所述更新信息发送至所述更新节点板卡并根据所述更新信息对所述更新节点板卡进行更新。

7.根据权利要求6的服务器，其特征在于，所述1切4切换器的4端线路与4个发送数据接口之间配置有信号驱动器，所述信号驱动器配置用于增强更新信息信号强度。

8.根据权利要求6的服务器，其特征在于，基于所述1切2切换器的2端线路判断自身是否为主节点板卡包括：

所述1切2切换器2端线路与BMC芯片连接则为主节点板卡；

所述1切2切换器2端线路与接收数据接口连接则为从节点板卡。

9.根据权利要求6的服务器，其特征在于，主节点板卡的发送数据接口通过中背板连接到从节点的接收数据接口。

10.根据权利要求6的服务器，其特征在于，主节点板卡的发送数据接口通过中背板连接到SMC板卡的接收数据接口。

Images