CN111325847B - 图形处理装置 - Google Patents

图形处理装置 Download PDF

Info

Publication number
CN111325847B
CN111325847B CN202010092007.6A CN202010092007A CN111325847B CN 111325847 B CN111325847 B CN 111325847B CN 202010092007 A CN202010092007 A CN 202010092007A CN 111325847 B CN111325847 B CN 111325847B
Authority
CN
China
Prior art keywords
triangle
state
data
strip
tessellation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010092007.6A
Other languages
English (en)
Other versions
CN111325847A (zh
Inventor
张淮声
孙茂鑫
郑巨定
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Glenfly Tech Co Ltd
Original Assignee
Glenfly Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Glenfly Tech Co Ltd filed Critical Glenfly Tech Co Ltd
Priority to CN202010092007.6A priority Critical patent/CN111325847B/zh
Priority to US16/867,503 priority patent/US11164373B2/en
Publication of CN111325847A publication Critical patent/CN111325847A/zh
Application granted granted Critical
Publication of CN111325847B publication Critical patent/CN111325847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/20—Finite element generation, e.g. wire-frame surface description, tesselation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/50—Lighting effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/50—Lighting effects
    • G06T15/80—Shading
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/30—Polynomial surface description

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Algebra (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Image Generation (AREA)

Abstract

一种图形处理装置，包括曲面细分电路以及后段处理电路。曲面细分电路进行曲面细分处理，以将在图像帧中的几何块细分为多个三角形。曲面细分电路还被配置为进行三角形条带化处理，以将所述多个三角形的数据转换为三角形条带的数据。后段处理电路被配置为对所述三角形条带的数据进行后续处理。

Description

图形处理装置
技术领域
本发明是有关于一种电子装置，且特别是有关于一种图形处理装置。
背景技术
在图形绘制(例如三维场景绘制)的流水线(pipeline)中，曲面细分(Tessellation)已经成为表现物体表面细节的重要步骤。曲面细分已经被广泛运用在D3D、OpenGL、Vulkan等绘制平台上。曲面细分方法会将模型的一个原始几何块(patch)进一步细分为大量的三角形，使得模型表面(例如面部)变得更细腻顺滑，或者使得模型表面(例如地形、海面)变得更高低不平。因此，曲面细分可以增强所绘制图形的真实感。
每个三角形都需要三个顶点来表示。习知的曲面细分方法是记录每一个三角形的三个顶点，而没有考虑到这些顶点之间的连续性。亦即，这些三角形是独立的。无论如何，曲面细分方法产生的三角形的数量会很大。假设曲面细分方法产生了n个三角形，那么习知的流水线需要存储的三角形顶点数目是3n个。数量很大的这些顶点将会给后续的计算和存储造成较大压力。顶点数量越多，流水线需要越多的计算时间来处理这些三角形的顶点。顶点数量越多，流水线需要越多的存储空间来存放这些三角形的顶点。
须注意的是，“背景技术”段落的内容是用来帮助了解本发明。在“背景技术”段落所公开的部份内容(或全部内容)可能不是所属技术领域中具有通常知识者所知道的习知技术。在“背景技术”段落所公开的内容，不代表该内容在本发明申请前已被所属技术领域中具有通常知识者所知悉。
发明内容
本发明提供一种图形处理装置，其可以对曲面细分(tessellation)处理所产生的多个三角形进行三角形条带化处理，以减少顶点的数据量。
本发明的图形处理装置包括曲面细分电路以及后段处理电路。曲面细分电路被配置为进行曲面细分处理，以将在图像帧中的几何块细分为多个三角形。曲面细分电路还被配置为进行三角形条带化处理，以将所述多个三角形的数据转换为三角形条带(trianglestrip)的数据。后段处理电路耦接至曲面细分电路，以接收所述三角形条带的数据。后段处理电路被配置为对所述三角形条带的数据进行后续处理。
基于上述，本发明诸实施例所述曲面细分电路可以将在图像帧中的一个几何块细分为多个三角形，然后考虑这些三角形的顶点之间的连续性而将这些三角形转换为至少一个三角形条带。因此，所述图形处理装置可以大幅度减少这些三角形的顶点的数据量。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据本发明的一实施例的一种图形处理装置的电路方块(circuit block)示意图。
图2是根据本发明的一实施例的一种图形处理方法的流程示意图。
图3是以三角形作为所述几何块(或称为patch)的一个示例。
图4是说明一个梯形块被分为多个三角形的一个示例。
图5是以四边形作为所述几何块(或称为patch)的一个示例。
图6是根据本发明的一实施例说明图1所示前段处理电路、曲面细分电路以及后段处理电路的电路方块示意图。
图7是根据本发明的一实施例说明图6所示曲面细分器的操作方法的流程示意图。
图8是根据本发明的一实施例说明图7所示三角形条带化处理步骤的有限状态(finite state)示意图。
图9是根据本发明的一实施例说明“IOI(内外内型)”三角形的示意图。
图10是根据本发明的一实施例说明“OOI(外外内型)”三角形的示意图。
图11是根据本发明的一实施例说明一个梯形块被分为多个三角形的示意图。
图12是根据本发明的另一实施例说明图7所示三角形条带化处理步骤的有限状态示意图。
图13是根据本发明的一实施例说明“IIO(内内外型)”三角形的示意图。
图14是根据本发明的一实施例说明“OIO(外内外型)”三角形的示意图。
图15是根据本发明的一实施例说明一个梯形块被分为多个三角形的示意图。
具体实施方式
在本案说明书全文(包括权利要求)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。本案说明书全文(包括权利要求)中提及的“第一”、“第二”等用语是用以命名元件(element)的名称，或区别不同实施例或范围，而并非用来限制元件数量的上限或下限，亦非用来限制元件的次序。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1是根据本发明的一实施例的一种图形处理装置100的电路方块(circuitblock)示意图。图形处理装置100包括前段处理电路110、曲面细分(Tessellation)电路120以及后段处理电路130。
图2是根据本发明的一实施例的一种图形处理方法的流程示意图。请参照图1与图2。前段处理电路110耦接至曲面细分电路120，以提供几何块(或称为patch)(步骤S210)。根据设计需求，前段处理电路110可以包括顶点着色器(vertex shader)以及(或是)其他图像帧处理电路。一般而言，一个图像帧包含许多个几何块(Patch)。前段处理电路110可以将几何块传送给曲面细分电路120。
曲面细分电路120可以对前段处理电路210所提供的几何块进行曲面细分处理(步骤S220)，以便将在图像帧中的几何块细分为多个三角形。根据设计需求，在一些实施例中，曲面细分电路120可以包括外壳着色器(hull shader)、区域着色器(domain shader)、曲面细分器(tessellator)以及(或是)其他图像帧处理电路。曲面细分电路120可以使用外壳着色器完成曲面细分器的预处理，以及使用区域着色器完成曲面细分器的后处理。根据外壳着色器所输出的细分参数，曲面细分器可以即时产生大量的新顶点。然后，区域着色器可以计算这些新顶点的空间位置和颜色。
本实施例并不限制所述曲面细分处理的实施细节。根据设计需求，在一些实施例中，曲面细分电路120所进行的所述曲面细分处理包括：将所述几何块分为多个环形(ring)块；将所述多个环形块的一个分为多个梯形(trapezoid)块；以及将所述多个梯形块的一个分为所述多个三角形。
图3是以三角形作为所述几何块(或称为patch)的一个示例。请参照图1与图3。图3所示几何块300可以被分为四个环形块(例如环形块R31)，其中最中心的环形块退化为一个三角形(甚至可以退化为一个中心点)。曲面细分电路120可以将所述多个环形块的每一个分为多个梯形块。举例来说，环形块R31可以被分为梯形块R31_1、R31_2与R31_3。曲面细分电路120可以将所述多个梯形块的每一个分为多个三角形。
图4是说明一个梯形块被分为多个三角形的一个示例。图4所示梯形块的四个顶点为V0、V1、V3与V5。图3所示每一个梯形块(例如梯形块R31_1)可以参照图4所示梯形块的相关说明。曲面细分电路120可以将图4所示梯形块分为四个三角形ΔV0V1V2、ΔV1V3V2、ΔV2V3V4与ΔV3V5V4。图4所示三角形的划分方式仅为示例，而实际的划分方式可以根据设计需求来决定。
图5是以四边形作为所述几何块(或称为patch)的一个示例。请参照图1与图5。图5所示几何块500可以被分为四个环形块(例如环形块R51)，其中最中心的环形块退化为一个四边形(甚至可以退化为一个中心点)。曲面细分电路120可以将所述多个环形块的每一个分为多个梯形块。举例来说，环形块R51可以被分为梯形块R51_1、R51_2、R51_3与R51_4。曲面细分电路120可以将所述多个梯形块的每一个分为多个三角形。图5所示每一个梯形块(例如梯形块R51_1)可以参照图4所示梯形块的相关说明。
请参照图1与图2。一个三角形的数据包括三个顶点的坐标。以此类堆，n个三角形的数据包括3*n个顶点的坐标。一般而言，这些三角形的数量n是很大的。大量的顶点的坐标(三角形的数据)会占用大量的记忆空间，也会增加后续的计算压力。曲面细分电路120还可以对曲面细分处理所产生的这些三角形进行三角形条带化处理(步骤S230)，以便将这些三角形的数据转换为三角形条带的数据。
一般而言，曲面细分处理所产生的这些三角形之间的顶点重复性很高。曲面细分电路120可以将这些三角形的数据重新构造成三角形条带(Triangle Strip)的形式，以减少顶点的数量。举例来说(参照图4)，假设有四个三角形ΔV0V1V2、ΔV1V3V2、ΔV2V3V4与ΔV3V5V4。亦即，三角形的数据包括3*4＝12个顶点坐标。无论如何，这四个三角形是紧密相连的。曲面细分电路120可以将这些三角形的数据转换为三角形条带的数据，即V0V1V2V3V4V5。三角形条带的数据包括6个顶点坐标。假设三角形的数量为n，那么理论上说，三角形条带的数据包括n+2个顶点坐标。通过“把多个三角形变成三角形条带”，三角形条带化处理可以有效减少数据量(顶点数目)，减轻了后续的绘制和计算压力。
请参照图1与图2。后段处理电路130耦接至曲面细分电路120，以接收所述三角形条带的数据。后段处理电路130可以对所述三角形条带的数据进行后续处理(步骤S240)。根据设计需求，后段处理电路130可以包括几何着色器(geometry shader)、光栅化部件(raster)、像素着色器(pixel shader)以及(或是)其他图像处理电路。
图6是根据本发明的一实施例说明图1所示前段处理电路110、曲面细分电路120以及后段处理电路130的电路方块示意图。在图6所示实施例中，前段处理电路110包括输入组装单元111与顶点着色器112，而后段处理电路130包括几何着色器131、光栅化部件132、像素着色器133以及输出合并单元134。顶点着色器112可以将几何块传送给曲面细分电路120。在图6所示实施例中，曲面细分电路120包括外壳着色器121、曲面细分器122以及区域着色器123。外壳着色器121可以完成曲面细分的预计算，而区域着色器123可以进行曲面细分的后处理。
外壳着色器121可以对每个几何块(或称为Patch)计算出多个控制点(controlpoint)CP和控制参数(细分参数)PC。控制参数PC被传送到曲面细分器122中，以计算出新顶点的坐标值。控制点CP被传送到区域着色器123。根据外壳着色器121所提供的控制点CP和曲面细分器122所提供的顶点坐标值，区域着色器123可以插值出最终的三维坐标以及颜色等属性信息。区域着色器123再把生成的新顶点数据，输出到后段处理电路130的几何着色器131，以进行后期的几何处理。
曲面细分电路120被嵌入到图形流水线中。使用者可以选择打开或者关闭曲面细分电路120。如果关闭，那么顶点着色器112的输出将直接进入到几何着色器131，从而相容各种类型的习知绘制软件。
图7是根据本发明的一实施例说明图6所示曲面细分器122的操作方法的流程示意图。请参照6与图7。在步骤S705中，曲面细分器122可以接收外壳着色器121所供的控制参数PC(当前几何块的控制参数)。在步骤S710中，曲面细分器122可以将当前几何块分为多个环形块。曲面细分器122可以对所有环形块按照从外向内的顺序依次处理。如果所有环形块均处理完毕(步骤S715的判断结果为“是”)，那么当前几何块的处理已结束。
如果有环形块(当前环形块)尚未处理(步骤S715的判断结果为“否”)，那么曲面细分器122可以对当前环形块，按照预设顺序(例如顺时针方向)产生多个梯形块(步骤S720)。曲面细分器122可以根据几何块(或称为Patch)的类型生成梯形块。如果几何块是三角形，那么每个环形块可以生成3个梯形块。如果几何块是四边形，那么每个环形块可以得到4个梯形块。曲面细分器122可以对每个环形块切分得到的多个梯形块，并且依次处理这些梯形块。如果当前环形块的所有梯形块都处理完毕(步骤S725的判断结果为“是”)，那么曲面细分器122可以跳转到下一个环形块并且回到步骤S715。
如果当前环形块有梯形块(当前梯形块)尚未处理(步骤S725的判断结果为“否”)，那么曲面细分器122可以进行步骤S730。在步骤S730中，曲面细分器122可以将当前梯形块分为多个三角形。在步骤S735中，曲面细分器122可以对这些三角形进行三角形条带化处理，以便将当前梯形块的这些三角形的数据转换为三角形条带的数据。在步骤S740中，曲面细分器122可以将当前梯形块的三角形条带的数据输出给区域着色器123。接下来，曲面细分器122可以跳转到下一个梯形块并且回到步骤S725，直到当前环形块的所有梯形块都处理完毕。
图8是根据本发明的一实施例说明图7所示步骤S735(三角形条带化处理)的有限状态(finite state)示意图。于图8所示实施例中，三角形条带化处理包括状态S810、状态S820、状态S830与状态S840，其中状态S810为初始态。为了方便说明，步骤S730所产生的这些三角形可以被分类为“IOI”三角形与“OOI”三角形。“IOI”三角形与“OOI”三角形的定义说明于图9与图10。
图9是根据本发明的一实施例说明“IOI”三角形的示意图。图9所示图式符号“O”表示梯形块的下底边(外边，亦即朝向环形块外侧的一个边)，而图9所示图式符号“I”表示梯形块的上底边(内边，亦即朝向环形块内侧的另一个边)。根据顺时针(clockwise)方向，因为图9所示三角形ΔV0V1V2的顶点V0与V2位于内边“I”而顶点V1位于外边“O”，所以为图9所示三角形ΔV0V1V2属于“IOI(内外内型)”三角形。
图10是根据本发明的一实施例说明“OOI”三角形的示意图。如同图9的相关说明，图10所示图式符号“O”表示梯形块的外边，而图10所示图式符号“I”表示梯形块的内边。根据顺时针方向，因为图10所示三角形ΔV0V1V2的顶点V0与V1位于外边“O”而顶点V2位于内边“I”，所以为图10所示三角形ΔV0V1V2属于“OOI(外外内型)”三角形。
图11是根据本发明的一实施例说明一个梯形块被分为多个三角形的示意图。请参照图8与图11。在步骤S730中，曲面细分器122可以将图11所示梯形块“V0V7V4V2”分为多个三角形，如图11所示三角形ΔV0V1V2、ΔV1V3V2、ΔV2V3V4、ΔV3V5V4、ΔV5V6V4与ΔV6V7V4。在步骤S735中，曲面细分器122可以对这些三角形进行图8所示三角形条带化处理，以便将图11所示这些三角形的数据转换为三角形条带的数据。
在状态S810(初始状态)中，曲面细分器122可以从多个三角形中选择一个三角形作为三角形条带的初始三角形。在此可以选择以梯形块右边第一个三角形ΔV0V1V2作为初始三角形(然而在其他实施例中的实施方式不应以此为限)。因此，曲面细分器122可以在状态S810中从图11所示三角形中选择三角形ΔV0V1V2。在状态S810中，曲面细分器122可以将三角形ΔV0V1V2的三个顶点V0、V1与V2的坐标加入所述三角形条带的数据中。此时，三角形条带的数据包括“V0、V1、V2”。在完成状态S810后，无论状态S810所选三角形是“IOI”三角形或是“OOI”三角形，曲面细分器122都会进入状态S820。
在状态S820中，曲面细分器122可以从多个三角形中选择下一个三角形，其中所述下一个三角形的两顶点坐标相同在状态S810所处理的三角形的两顶点坐标。以图11为例，因为ΔV1V3V2与ΔV0V1V2共用顶点V1与V2，因此曲面细分器122可以在状态S820中从图11所示多个三角形中选择三角形ΔV1V3V2。在状态S820中，曲面细分器122可以将三角形ΔV1V3V2的顶点V3的坐标加入所述三角形条带的数据，以及舍弃三角形ΔV1V3V2的顶点坐标V1与V2的坐标。此时，三角形条带的数据包括“V0、V1、V2、V3”。
在状态S820中，曲面细分器122可以判断当前三角形的是属于“IOI(内外内型)”或是“OOI(外外内型)”。当曲面细分器122判断当前三角形的三个顶点属于“IOI”时，曲面细分器122可以将一个切符(cut symbol)加入所述三角形条带的数据以结束所述三角形条带，并且结束状态S820。例如，三角形条带的数据包括“V0、V1、V2、V3、cut”，其中“cut”为切符，表示当前三角形条带已结束。结束状态S820后，曲面细分器122可以回到状态S810以准备处理(产生)下一个三角形条带。
当曲面细分器122判断当前三角形的所述三个顶点属于“OOI”时，曲面细分器122可以离开状态S820并且进入状态S830。在状态S830中，曲面细分器122可以从多个三角形中选择下一个三角形，其中所述下一个三角形的两顶点坐标相同在状态S820所处理的三角形的两顶点坐标。以图11为例，因为ΔV2V3V4与ΔV1V3V2共用顶点V3与V2，因此曲面细分器122可以在状态S830中从图11所示多个三角形中选择三角形ΔV2V3V4。在状态S830中，曲面细分器122可以将三角形ΔV2V3V4的顶点V4的坐标加入所述三角形条带的数据，以及舍弃三角形ΔV2V3V4的顶点坐标V3与V2的坐标。此时，三角形条带的数据包括“V0、V1、V2、V3、V4”。
在状态S830中，曲面细分器122可以判断当前三角形的是属于“IOI(内外内型)”或是“OOI(外外内型)”。当曲面细分器122判断当前三角形的三个顶点属于“OOI”时，曲面细分器122可以将一个切符加入所述三角形条带的数据以结束所述三角形条带，并且结束状态S830。例如，三角形条带的数据包括“V0、V1、V2、V3、V4、cut”，其中“cut”为切符，表示当前三角形条带已结束。结束状态S830后，曲面细分器122可以回到状态S810以准备处理(产生)下一个三角形条带。
当曲面细分器122判断当前三角形的所述三个顶点属于“IOI”时，曲面细分器122可以离开状态S830并且进入状态S840。在状态S840中，曲面细分器122可以从多个三角形中选择下一个三角形，其中所述下一个三角形的两顶点坐标相同在状态S830所处理的三角形的两顶点坐标。以图11为例，因为ΔV3V5V4与ΔV2V3V4共用顶点V3与V4，因此曲面细分器122可以在状态S840中从图11所示多个三角形中选择三角形ΔV3V5V4。在状态S840中，曲面细分器122可以将三角形ΔV3V5V4的顶点V5的坐标加入所述三角形条带的数据，以及舍弃三角形ΔV3V5V4的顶点V3与V4的坐标。此时，三角形条带的数据包括“V0、V1、V2、V3、V4、V5”。
在状态S840中，曲面细分器122可以判断当前三角形的是属于“IOI(内外内型)”或是“OOI(外外内型)”。当曲面细分器122判断当前三角形的三个顶点属于“IOI”时，曲面细分器122可以将一个切符加入所述三角形条带的数据以结束所述三角形条带，并且结束状态S840。例如，三角形条带的数据包括“V0、V1、V2、V3、V4、V5、cut”，其中“cut”为切符，表示当前三角形条带已结束。结束状态S840后，曲面细分器122可以回到状态S810以准备处理(产生)下一个三角形条带。
当曲面细分器122判断当前三角形的三个顶点属于“OOI”时，曲面细分器122可以离开状态S840并且进入状态S830。状态S830的操作已说明于前文，故不再赘述。以图11为例，因为ΔV5V6V4与ΔV3V5V4共用顶点V5与V4，因此曲面细分器122可以在状态S830中从图11所示多个三角形中选择三角形ΔV5V6V4。在状态S830中，曲面细分器122可以将三角形ΔV5V6V4的顶点V6的坐标加入所述三角形条带的数据，以及舍弃三角形ΔV5V6V4的顶点V5与V4的坐标。此时，三角形条带的数据包括“V0、V1、V2、V3、V4、V5、V6”。
在状态S830中，曲面细分器122可以判断当前三角形ΔV5V6V4是属于“OOI(外外内型)”。因此，曲面细分器122可以将一个切符加入所述三角形条带的数据以结束所述三角形条带，并且结束状态S830且回到状态S810。此时，一个三角形条带已经产生，而其数据包括“V0、V1、V2、V3、V4、V5、V6、cut”。
回到状态S810时，曲面细分器122可以选择图11所示三角形ΔV6V7V4作为新的三角形条带的初始三角形。因为当前梯形块的所有三角形都以处理完毕，所以曲面细分器122将一个切符加入这个三角形条带的数据。此时，这个新的三角形条带的数据包括“V6、V7、V4、cut”。
因此，曲面细分器122可以将三角形的数据“V0、V1、V2”、“V0、V3、V2”、“V2、V3、V4”、“V3、V5、V4”、“V5、V6、V4”与“V6、V7、V4”转换为三角形条带的数据“V0、V1、V2、V3、V4、V5、V6、cut”与“V6、V7、V4、cut”。三角形的数据包含6*3＝18个顶点坐标，而三角形条带的数据包含7+3＝10个顶点坐标。通过“把多个三角形变成三角形条带”，曲面细分器122可以进行三角形条带化处理以有效减少数据量(顶点数目)，进而减轻了后续的绘制和计算压力。
图12是根据本发明的另一实施例说明图7所示步骤S735(三角形条带化处理)的有限状态示意图。于图12所示实施例中，三角形条带化处理包括状态S1210、状态S1220、状态S1230与状态S1240，其中状态S1210为初始态。为了方便说明，步骤S730所产生的这些三角形可以被分类为“IIO”三角形与“OIO”三角形。“IIO”三角形与“OIO”三角形的定义说明于图13与图14。
图13是根据本发明的一实施例说明“IIO”三角形的示意图。图13所示图式符号“O”表示梯形块的下底边(外边，亦即朝向环形块外侧的一个边)，而图13所示图式符号“I”表示梯形块的上底边(内边，亦即朝向环形块内侧的另一个边)。根据逆时针(counterclockwise)方向，因为图13所示三角形ΔV0V1V2的顶点V0与V1位于内边“I”而顶点V2位于外边“O”，所以为图13所示三角形ΔV0V1V2属于“IIO(内内外型)”三角形。
图14是根据本发明的一实施例说明“OIO”三角形的示意图。如同图13的相关说明，图14所示图式符号“O”表示梯形块的外边，而图14所示图式符号“I”表示梯形块的内边。根据逆时针方向，因为图14所示三角形ΔV0V1V2的顶点V0与V2位于外边“O”而顶点V1位于内边“I”，所以为图10所示三角形ΔV0V1V2属于“OIO(外内外型)”三角形。
请参照图12。在状态S1210(初始状态)中，曲面细分器122可以从多个三角形中选择一个三角形作为三角形条带的初始三角形。在此可以选择以梯形块右边第一个三角形作为初始三角形(然而在其他实施例中的实施方式不应以此为限)。曲面细分器122可以在状态S1210中将三角形ΔV0V1V2的三个顶点V0、V1与V2的坐标加入所述三角形条带的数据中。在完成状态S1210后，无论状态S1210所选三角形是“IIO”三角形或是“OIO”三角形，曲面细分器122都会进入状态S1220。
在状态S1220中，曲面细分器122可以从多个三角形中选择下一个三角形，其中所述下一个三角形的第一顶点坐标与第二顶点坐标相同在状态S1210所处理的三角形的两顶点坐标。曲面细分器122可以在状态S1220中将所选的三角形的第三顶点的坐标加入所述三角形条带的数据，以及舍弃所选的三角形的第一顶点坐标与第二顶点坐标。
曲面细分器122可以判断当前三角形的是属于“IIO(内内外型)”或是“OIO(外内外型)”。当曲面细分器122判断当前三角形的三个顶点属于“OIO”时，曲面细分器122可以将一个切符加入所述三角形条带的数据以结束所述三角形条带，并且结束状态S1220。结束状态S1220后，曲面细分器122可以回到状态S1210以准备处理(产生)下一个三角形条带。
当曲面细分器122在状态S1220中判断当前三角形的三个顶点属于“IIO”时，曲面细分器122可以离开状态S1220并且进入状态S1230。在状态S1230中，曲面细分器122可以从多个三角形中选择下一个三角形，其中所述下一个三角形的第一顶点坐标与第二顶点坐标相同在状态S1220所处理的三角形的两顶点坐标。曲面细分器122可以在状态S1230中将所选的三角形的第三顶点的坐标加入所述三角形条带的数据，以及舍弃所选的三角形的第一顶点坐标与第二顶点坐标。
在状态S1230中，曲面细分器122可以判断当前三角形的是属于“IIO(内内外型)”或是“OIO(外内外型)”。当曲面细分器122判断当前三角形的三个顶点属于“IIO”时，曲面细分器122可以将一个切符加入所述三角形条带的数据以结束所述三角形条带，并且结束状态S1230。结束状态S1230后，曲面细分器122可以回到状态S1210以准备处理(产生)下一个三角形条带。
当曲面细分器122在状态S1230中判断当前三角形的所述三个顶点属于“OIO”时，曲面细分器122可以离开状态S1230并且进入状态S1240。在状态S1240中，曲面细分器122可以从多个三角形中选择下一个三角形，其中所述下一个三角形的第一顶点坐标与第二顶点坐标相同在状态S1230所处理的三角形的两顶点坐标。曲面细分器122可以在状态S1240中将所选的三角形的第三顶点的坐标加入所述三角形条带的数据，以及舍弃所选的三角形的第一顶点坐标与第二顶点坐标。
在状态S1240中，曲面细分器122可以判断当前三角形的是属于“IIO(内内外型)”或是“OIO(外内外型)”。当曲面细分器122判断当前三角形的三个顶点属于“OIO”时，曲面细分器122可以将一个切符加入所述三角形条带的数据以结束所述三角形条带，并且结束状态S1240。结束状态S1240后，曲面细分器122可以回到状态S1210以准备处理(产生)下一个三角形条带。当曲面细分器122在状态S1240中判断当前三角形的三个顶点属于“IIO”时，曲面细分器122可以离开状态S1240并且进入状态S1230。状态S1230的操作已说明于前文，故不再赘述。
图15是根据本发明的一实施例说明一个梯形块被分为多个三角形的示意图。在图7所示步骤S730中，曲面细分器122可以将图15所示梯形块“V0V7V4V1”分为多个三角形，如图15所示三角形ΔV0V1V2、ΔV2V1V3、ΔV1V4V3、ΔV3V4V5、ΔV5V4V6与ΔV6V4V7。在图7所示步骤S735中，曲面细分器122可以对这些三角形进行图12所示三角形条带化处理，以便将图15所示这些三角形的数据转换为三角形条带的数据。
请参照图12与图15。在状态S1210(初始状态)中，曲面细分器122可以从多个三角形中选择一个三角形作为三角形条带的初始三角形。在此可以选择以梯形块右边第一个三角形ΔV0V1V2作为初始三角形(然而在其他实施例中的实施方式不应以此为限)。因此，曲面细分器122可以在状态S1210中从图15所示多个三角形中选择三角形ΔV0V1V2。曲面细分器122可以在状态S1210中将三角形ΔV0V1V2的三个顶点V0、V1与V2的坐标加入所述三角形条带的数据中。此时，三角形条带的数据包括“V0、V1、V2”。在完成状态S1210后，无论状态S1210所选三角形是“IIO”三角形或是“OIO”三角形，曲面细分器122都会进入状态S1220。
在状态S1220中，曲面细分器122可以从多个三角形中选择下一个三角形，其中所述下一个三角形的两顶点坐标相同在状态S1210所处理的三角形的两顶点坐标。以图15为例，因为ΔV2V1V3与ΔV0V1V2共用顶点V1与V2，因此曲面细分器122可以在状态S1220中从图15所示多个三角形中选择三角形ΔV2V1V3。在状态S1220中，曲面细分器122可以将三角形ΔV2V1V3的顶点V3的坐标加入所述三角形条带的数据，以及舍弃三角形ΔV2V1V3的顶点坐标V1与V2的坐标。此时，三角形条带的数据包括“V0、V1、V2、V3”。
在状态S1220中，曲面细分器122可以判断当前三角块的是属于“IIO(内内外型)”或是“OIO(外内外型)”。因为当前三角形ΔV2V1V3的三个顶点属于“OIO”，所以曲面细分器122可以将一个切符加入所述三角形条带的数据以结束所述三角形条带，并且结束状态S1220。此时，三角形条带的数据包括“V0、V1、V2、V3、cut”，其中“cut”为切符，表示当前三角形条带已结束。结束状态S1220后，曲面细分器122可以回到状态S1210以准备处理(产生)下一个三角形条带。
回到状态S1210后，曲面细分器122可以从多个三角形中选择下一个三角形ΔV1V4V3。曲面细分器122可以在状态S1210中将三角形ΔV1V4V3的三个顶点V1、V4与V3的坐标加入所述三角形条带的数据中。此时，三角形条带的数据包括“V1、V4、V3”。在完成状态S1210后，无论状态S1210所选三角形是“IIO”三角形或是“OIO”三角形，曲面细分器122都会进入状态S1220。
在状态S1220中，曲面细分器122可以选择三角形ΔV3V4V5，其中三角形ΔV3V4V5的两顶点坐标V3与V4相同在状态S1210所处理的三角形ΔV1V4V3的两顶点坐标V3与V4。曲面细分器122可以在状态S1220中将三角形ΔV3V4V5的顶点V5的坐标加入所述三角形条带的数据，以及舍弃三角形ΔV3V4V5的顶点坐标V3与V4的坐标。此时，三角形条带的数据包括“V1、V4、V3、V5”。
在状态S1220中，曲面细分器122可以判断当前三角形ΔV3V4V5的是属于“IIO(内内外型)”或是“OIO(外内外型)”。因为当前三角形ΔV3V4V5的三个顶点属于“OIO”，所以曲面细分器122可以将一个切符加入所述三角形条带的数据以结束所述三角形条带，并且结束状态S1220。此时，三角形条带的数据包括“V1、V4、V3、V5、cut”，其中“cut”为切符，表示当前三角形条带已结束。结束状态S1220后，曲面细分器122可以回到状态S1210以准备处理(产生)下一个三角形条带。
回到状态S1210后，曲面细分器122可以从选择下一个三角形ΔV5V4V6。曲面细分器122可以在状态S1210中将三角形ΔV5V4V6的三个顶点V5、V4与V6的坐标加入所述三角形条带的数据中。此时，三角形条带的数据包括“V5、V4、V6”。在完成状态S1210后，无论状态S1210所选三角形是“IIO”三角块或是“OIO”三角形，曲面细分器122都会进入状态S1220。
在状态S1220中，曲面细分器122可以选择三角形ΔV6V4V7，其中三角形ΔV6V4V7的两顶点坐标V4与V6相同在状态S1210所处理的三角形ΔV5V4V6的两顶点坐标V4与V6。曲面细分器122可以在状态S1220中将三角形ΔV6V4V7的顶点V7的坐标加入所述三角形条带的数据，以及舍弃三角形ΔV6V4V7的顶点坐标V6与V4的坐标。此时，三角形条带的数据包括“V5、V4、V6、V7”。因为当前梯形块的所有三角形都已处理完毕，所以曲面细分器122可以将一个切符加入所述三角形条带的数据以结束所述三角形条带，并且结束状态S1220。此时，三角形条带的数据包括“V5、V4、V6、V7、cut”，其中“cut”为切符，表示当前三角形条带已结束。
因此，曲面细分器122可以将三角形的数据“V0、V1、V2”、“V2、V1、V3”、“V1、V4、V3”、“V3、V4、V5”、“V5、V4、V6”与“V6、V4、V7”转换为三角形条带的数据“V0、V1、V2、V3、cut”、“V1、V4、V3、V5、cut”与“V5、V4、V6、V7、cut”。三角形的数据包含6*3＝18个顶点坐标，而三角形条带的数据包含4+4+4＝12个顶点坐标。通过“把多个三角形变成三角形条带”，曲面细分器122可以进行三角形条带化处理以有效减少数据量(顶点数目)，进而减轻了后续的绘制和计算压力。
根据不同的设计需求，上述图形处理装置100、前段处理电路110、曲面细分电路120、外壳着色器121、曲面细分器122、区域着色器123与(或)后段处理电路130的方块的实现方式可以是硬件(hardware)、固件(firmware)、软件(software，即程序)或是前述三者中的多者的组合形式。
以硬件形式而言，上述图形处理装置100、前段处理电路110、曲面细分电路120、外壳着色器121、曲面细分器122、区域着色器123与(或)后段处理电路130的方块可以实现于集成电路(integrated circuit)上的逻辑电路。上述图形处理装置100、前段处理电路110、曲面细分电路120、外壳着色器121、曲面细分器122、区域着色器123与(或)后段处理电路130的相关功能可以利用硬件描述语言(hardware description languages，例如VerilogHDL或VHDL)或其他合适的编程语言来实现为硬件。举例来说，上述图形处理装置100、前段处理电路110、曲面细分电路120、外壳着色器121、曲面细分器122、区域着色器123与(或)后段处理电路130的相关功能可以被实现在一个或多个控制器、微控制器、微处理器、专用集成电路(Application-specific integrated circuit,ASIC)、数字信号处理器(digitalsignal processor,DSP)、现场可编程门阵列(Field Programmable Gate Array,FPGA)及/或其他处理单元中的各种逻辑区块、模组和电路。
以软件形式及/或固件形式而言，上述图形处理装置100、前段处理电路110、曲面细分电路120、外壳着色器121、曲面细分器122、区域着色器123与(或)后段处理电路130的相关功能可以被实现为编程码(programming codes)。例如，利用一般的编程语言(programming languages，例如C、C++或组合语言)或其他合适的编程语言来实现上述图形处理装置100、前段处理电路110、曲面细分电路120、外壳着色器121、曲面细分器122、区域着色器123与(或)后段处理电路130。所述编程码可以被记录/存放在记录介质中，所述记录介质中例如包括只读存储器(Read Only Memory，ROM)、存储装置及/或随机存取存储器(Random Access Memory，RAM)。计算机、中央处理器(Central Processing Unit，CPU)、控制器、微控制器或微处理器可以从所述记录介质中读取并执行所述编程码，从而达成相关功能。作为所述记录介质，可使用“非暂时性的计算机可读介质(non-transitory computerreadable medium)”，例如可使用带(tape)、碟(disk)、卡(card)、半导体存储器、可编程设计的逻辑电路等。而且，所述程序也可经由任意传输介质(通信网络或广播电波等)而提供给所述计算机(或CPU)。所述通信网络例如是互联网(Internet)、有线通信(wiredcommunication)、无线通信(wireless communication)或其它通信介质。
综上所述，本发明诸实施例所述曲面细分电路120可以将在图像帧中的一个几何块(或称为Patch)细分为多个三角形。所述曲面细分电路120可以考虑这些三角形的顶点之间的连续性，而将这些三角形转换为至少一个三角形条带。因此，所述图形处理装置100可以有效减少这些三角形的顶点的数据量。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。
[符号说明]
100：图形处理装置
110：前段处理电路
111：输入组装单元
112：顶点着色器
120：曲面细分电路
121：外壳着色器
122：曲面细分器
123：区域着色器
130：后段处理电路
131：几何着色器
132：光栅化部件
133：像素着色器
134：输出合并单元
300、500：几何块
CP：控制点
I：内边
O：外边
PC：控制参数
R31、R51：环形块
R31_1、R31_2、R31_3、R51_1、R51_2、R51_3、R51_4：梯形块
S210～S240、S705～S740：步骤
S810、S820、S830、S840、S1210、S1220、S1230、S1240：状态
V0、V1、V2、V3、V4、V5、V6、V7：顶点

Claims (15)

1.一种图形处理装置，包括：
一曲面细分(Tessellation)电路，被配置为进行一曲面细分处理以将在一图像帧中的一几何块细分为多个三角形，以及进行一三角形条带化处理以将所述多个三角形的数据转换为一三角形条带的数据；以及
一后段处理电路，耦接至所述曲面细分电路以接收所述三角形条带的所述数据，被配置为对所述三角形条带的所述数据进行一后续处理，
其中所述曲面细分电路所进行的所述三角形条带化处理包括：
在第一状态中，从所述多个三角形中选择一梯形块右边一第一三角形作为所述三角形条带的一初始三角形；
在所述第一状态中，将所述第一三角形的三个顶点坐标加入所述三角形条带的所述数据；
在第二状态中，从所述多个三角形中选择一第二三角形，其中所述第二三角形的一第一顶点坐标与一第二顶点坐标相同在所述第一三角形的所述三个顶点坐标中的二个；以及
在所述第二状态中，将所述第二三角形的一第三顶点坐标加入所述三角形条带的所述数据，以及舍弃所述第二三角形的所述第一顶点坐标与所述第二顶点坐标，
其中当所述第二三角形的三个顶点属于内外内型和外内外型中的任一种时，将一切符加入所述三角形条带的所述数据以结束所述三角形条带。
2.根据权利要求1所述的图形处理装置，其中所述后段处理电路包括一几何着色器(Geometry Shader)、一光栅化部件(raster)与一像素着色器(Pixel Shader)其中至少一个。
3.根据权利要求1所述的图形处理装置，还包括：
一前段处理电路，耦接至所述曲面细分电路以提供所述几何块。
4.根据权利要求3所述的图形处理装置，其中所述前段处理电路包括一顶点着色器(Vertex Shader)。
5.根据权利要求1所述的图形处理装置，其中所述曲面细分电路所进行的所述曲面细分处理包括：
将所述几何块分为多个环形块；
将所述多个环形块的一个分为多个梯形块；以及
将所述多个梯形块的一个分为所述多个三角形。
6.根据权利要求1所述的图形处理装置，其中所述曲面细分电路所进行的所述三角形条带化处理还包括：
当所述第二三角形的三个顶点属于内外内型时，将一切符加入所述三角形条带的所述数据以结束所述三角形条带，并且结束所述第二状态；以及
当所述第二三角形的所述三个顶点属于外外内型时，离开所述第二状态并且进入一第三状态。
7.根据权利要求6所述的图形处理装置，其中所述曲面细分电路所进行的所述三角形条带化处理还包括：
在所述第三状态中，从所述多个三角形中选择一第三三角形，其中所述第三三角形的一第一顶点坐标与一第二顶点坐标相同在所述第二三角形的三个顶点坐标中的二个；以及
在所述第三状态中，将所述第三三角形的一第三顶点坐标加入所述三角形条带的所述数据，以及舍弃所述第三三角形的所述第一顶点坐标与所述第二顶点坐标。
8.根据权利要求7所述的图形处理装置，其中所述曲面细分电路所进行的所述三角形条带化处理还包括：
当所述第三三角形的三个顶点属于所述外外内型时，将所述切符加入所述三角形条带的所述数据以结束所述三角形条带，并且结束所述第三状态；以及
当所述第三三角形的所述三个顶点属于所述内外内型时，离开所述第三状态并且进入一第四状态。
9.根据权利要求8所述的图形处理装置，其中所述曲面细分电路所进行的所述三角形条带化处理还包括：
在所述第四状态中，从所述多个三角形中选择一第四三角形，其中所述第四三角形的一第一顶点坐标与一第二顶点坐标相同在所述第三三角形的三个顶点坐标中的二个；以及
在所述第四状态中，将所述第四三角形的一第三顶点坐标加入所述三角形条带的所述数据，以及舍弃所述第四三角形的所述第一顶点坐标与所述第二顶点坐标。
10.根据权利要求9所述的图形处理装置，其中所述曲面细分电路所进行的所述三角形条带化处理还包括：
当所述第四三角形的三个顶点属于所述内外内型时，将所述切符加入所述三角形条带的所述数据以结束所述三角形条带，并且结束所述第四状态；以及
当所述第四三角形的所述三个顶点属于所述外外内型时，离开所述第四状态并且进入所述第三状态。
11.根据权利要求1所述的图形处理装置，其中所述曲面细分电路所进行的所述三角形条带化处理还包括：
当所述第二三角形的三个顶点属于外内外型时，将一切符加入所述三角形条带的所述数据以结束所述三角形条带，并且结束所述第二状态；以及
当所述第二三角形的所述三个顶点属于内内外型时，离开所述第二状态并且进入一第三状态。
12.根据权利要求11所述的图形处理装置，其中所述曲面细分电路所进行的所述三角形条带化处理还包括：
在所述第三状态中，从所述多个三角形中选择一第三三角形，其中所述第三三角形的一第一顶点坐标与一第二顶点坐标相同在所述第二三角形的三个顶点坐标中的二个；以及
在所述第三状态中，将所述第三三角形的一第三顶点坐标加入所述三角形条带的所述数据，以及舍弃所述第三三角形的所述第一顶点坐标与所述第二顶点坐标。
13.根据权利要求12所述的图形处理装置，其中所述曲面细分电路所进行的所述三角形条带化处理还包括：
当所述第三三角形的三个顶点属于所述内内外型时，将所述切符加入所述三角形条带的所述数据以结束所述三角形条带，并且结束所述第三状态；以及
当所述第三三角形的所述三个顶点属于所述外内外型时，离开所述第三状态并且进入一第四状态。
14.根据权利要求13所述的图形处理装置，其中所述曲面细分电路所进行的所述三角形条带化处理还包括：
在所述第四状态中，从所述多个三角形中选择一第四三角形，其中所述第四三角形的一第一顶点坐标与一第二顶点坐标相同在所述第三三角形的三个顶点坐标中的二个；以及
在所述第四状态中，将所述第四三角形的一第三顶点坐标加入所述三角形条带的所述数据，以及舍弃所述第四三角形的所述第一顶点坐标与所述第二顶点坐标。
15.根据权利要求14所述的图形处理装置，其中所述曲面细分电路所进行的所述三角形条带化处理还包括：
当所述第四三角形的三个顶点属于所述外内外型时，将所述切符加入所述三角形条带的所述数据以结束所述三角形条带，并且结束所述第四状态；以及
当所述第四三角形的所述三个顶点属于所述内内外型时，离开所述第四状态并且进入所述第三状态。
CN202010092007.6A 2020-02-14 2020-02-14 图形处理装置 Active CN111325847B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010092007.6A CN111325847B (zh) 2020-02-14 2020-02-14 图形处理装置
US16/867,503 US11164373B2 (en) 2020-02-14 2020-05-05 Graphics processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010092007.6A CN111325847B (zh) 2020-02-14 2020-02-14 图形处理装置

Publications (2)

Publication Number Publication Date
CN111325847A CN111325847A (zh) 2020-06-23
CN111325847B true CN111325847B (zh) 2024-03-15

Family

ID=71171002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010092007.6A Active CN111325847B (zh) 2020-02-14 2020-02-14 图形处理装置

Country Status (2)

Country Link
US (1) US11164373B2 (zh)
CN (1) CN111325847B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116977598B (zh) * 2023-09-22 2023-12-15 芯瑞微(上海)电子科技有限公司 三角网格数值仿真平滑化的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324848A (ja) * 1992-05-19 1993-12-10 Daikin Ind Ltd ポリゴンぬりつぶし方法およびその装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954211B2 (en) * 2003-06-30 2005-10-11 Microsoft Corporation Hardware-accelerated anti-aliased graphics
US7696993B2 (en) * 2007-02-08 2010-04-13 Via Technologies, Inc. Geometry primitive type conversion in a GPU pipeline
US8769207B2 (en) * 2008-01-16 2014-07-01 Via Technologies, Inc. Caching method and apparatus for a vertex shader and geometry shader
US20100214294A1 (en) * 2009-02-20 2010-08-26 Microsoft Corporation Method for tessellation on graphics hardware
US20110310102A1 (en) * 2010-06-17 2011-12-22 Via Technologies, Inc. Systems and methods for subdividing and storing vertex data
US8854374B2 (en) * 2011-12-23 2014-10-07 Advanced Micro Devices, Inc. Tessellation patterns
US9177351B2 (en) * 2012-10-09 2015-11-03 Qualcomm Incorporated Multi-primitive graphics rendering pipeline
US10242496B2 (en) * 2017-04-24 2019-03-26 Intel Corporation Adaptive sub-patches system, apparatus and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324848A (ja) * 1992-05-19 1993-12-10 Daikin Ind Ltd ポリゴンぬりつぶし方法およびその装置

Also Published As

Publication number Publication date
US20210256762A1 (en) 2021-08-19
CN111325847A (zh) 2020-06-23
US11164373B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
US8243070B1 (en) Triangulation for accelerated rendering of polygons
US8773432B2 (en) Triangulation for accelerated multi-resolution rendering of stroked paths
US10740967B2 (en) Tessellation method
US8072452B1 (en) Efficient multi-resolution curve rendering
KR20140098133A (ko) 타일 기반 렌더링에서의 테셀레이션
EP2902973B1 (en) Method and device for processing a geometry image of a 3d scene
US10540789B2 (en) Line stylization through graphics processor unit (GPU) textures
CN115147579B (zh) 一种扩展图块边界的分块渲染模式图形处理方法及系统
JP2015515059A (ja) シーンにおける不透明度レベルを推定する方法とそれに対応する装置
US10134171B2 (en) Graphics processing systems
AU2013267004A1 (en) Method, apparatus and system for tessellating a parametric patch
US11087511B1 (en) Automated vectorization of a raster image using a gradient mesh with arbitrary topology
CN111325847B (zh) 图形处理装置
US11978234B2 (en) Method and apparatus of data compression
US20230186523A1 (en) Method and system for integrating compression
US11651548B2 (en) Method and apparatus for computer model rasterization
US11869123B2 (en) Anti-aliasing two-dimensional vector graphics using a compressed vertex buffer
CN117765204A (zh) 曲面细分方法、装置和图形处理单元
CN117957577A (zh) 用于神经渲染的多核系统
CN117934290A (zh) 纹理压缩方法、装置、电子设备及存储介质
CN118262026A (zh) 基于光线追踪的相交判断方法、处理器、系统及电子设备
CN117911575A (zh) 折线计算优化方法、装置、计算机设备及存储介质
CN116957899A (zh) 图形处理器、系统、装置、设备及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210315

Address after: 201203 3rd floor, building 2, No. 200, zhangheng Road, Pudong New Area pilot Free Trade Zone, Shanghai

Applicant after: Gryfield Intelligent Technology Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Applicant before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

GR01 Patent grant
GR01 Patent grant