CN111314214A - 一种拟态工业边缘网关及拟态处理方法 - Google Patents

Abstract

本发明提出一种拟态工业边缘网关及拟态处理方法，其包括焊接在母板上的两块CPU核心板和一块FPGA芯片，两块CPU核心板采用不同架构的CPU芯片，每一块CPU核心板都具备独立的存储系统、数据接口、调试接口以及电源管理模块，独立地承载工业边缘网关的业务功能，两块CPU核心板之间没有硬件数据通道，相互之间不直接通信；两块CPU核心板的数据接口均通过所述的母板与所述的FPGA芯片直接相连，在工作模式下完成数据的快速传输与交换，在调试模式下完成CPU核心板内部功能和状态的显示与调试。本发明通过芯片层面、操作系统层面的异构化，采用FPGA作为输入输出代理，执行裁决和负反馈操作，保证严格的单向联系机制，同时避免了采用复杂CPU和操作系统带来的安全风险。

Description

一种拟态工业边缘网关及拟态处理方法

技术领域

本发明涉及计算机通信技术领域，本发明涉及一种拟态工业边缘网关及拟态处理方法。

背景技术

工业互联网作为新一代信息技术与制造业深度融合的产物，日益成为新工业革命的关键支撑和深化“互联网+先进制造业”的重要基石，对未来工业发展产生全方位、深层次、革命性影响。网络是工业互联网的基础，安全是工业互联网的保障，在新的工业互联网场景和安全形势下，基于先验知识的传统防御手段难以应对各种攻击，需要转变防御思路，定义新的防御边界，巩固防线纵深，从被动迈向内生安全的主动防御。

目前市场上的国内外主流厂家（包括思科CISCO、西门子SIEMENS、航天云网、华为和新华三H3C等）都有自己的工业边缘网关产品，不难看出，各大厂家边缘网关产品形态各异，包括工业路由器、物联网网关、工业交换机等。但主要功能基本可以概括为“协议转换”和“数据转发”，并且都缺少具有内生安全的主动防御功能，在基于未知漏洞、未知后门的攻击面前形同“裸奔”，无法满足工业互联网中工业数据的高安全防护需求。

发明内容

本发明的目的在于针对现有技术的不足，提供一种拟态工业边缘网关及拟态处理方法，拟态安全防御技术能从主动性、变化性和随机性中获得有利的内生防御态势，通过芯片架构、操作系统、应用软件、编译选项、数据结构、逻辑算法等要素的主动跳变或快速迁移来实现拟态环境，以防御者可控的方式进行动态变化，对攻击者则表现为难以观察和预测目标变化，从而大幅度增加包括未知的可利用的漏洞和后门在内的攻击难度和成本。拟态工业边缘网关实现工业各环节的泛在深度互联，包括网络联接、标识解析、边缘计算等关键技术，构建涵盖全系统的拟态安全防御体系，在应用软件、操作系统和芯片层进行异构，使用拟态多模裁决和动态调度机制，建立内生安全防御机制，识别和抵御安全威胁，有效阻断攻击路径，极大提高应对网络攻击的抗压能力，保障工业智能化的实现。

本发明的目的通过以下技术方案来实现的：

一种拟态工业边缘网关，该网关包括焊接在母板上的两块CPU核心板和一块FPGA芯片，所述的两块CPU核心板采用不同架构的CPU芯片，每一块CPU核心板都具备独立的存储系统、数据接口、调试接口以及电源管理模块，独立地承载工业边缘网关的业务功能，两块CPU核心板之间没有硬件数据通道，相互之间不直接通信；两块CPU核心板的数据接口均通过所述的母板与所述的FPGA芯片直接相连，在工作模式下完成数据的快速传输与交换，在调试模式下完成CPU核心板内部功能和状态的显示与调试；

两块CPU核心板与FPGA芯片之间的数据接口包括：

1路PCIE接口，用于实现FPGA芯片和CPU核心板间的数据信息交互；

5路串口，其中1路用于裁决数据的交互同步，其余4路用于FPGA芯片与CPU核心板间的数据信息交互；

若干路GPIO接口，用于FPGA芯片与CPU核心板间的控制信息的交互；

2路USB接口，用于实现FPGA芯片和CPU核心板间的数据信息交互；

所述的母板包含如下两类连接：

FPGA芯片与两块CPU核心板连接的数据通道，实现数据从外设端口经FPGA芯片到CPU核心板透传与隔离；

FPGA芯片与两块CPU核心板间的电源管理、启动复位配置连接，通过FPGA芯片实现CPU核心板的底层控制功能。

进一步地，所述的母板上还包含FPGA芯片与各种外设设备的连接接口、FPGA芯片内部逻辑的配置与调试接口以及各种电气连接接口。

进一步地，所述的两块CPU核心板，一块为ARM芯片，另一块为X86芯片。

一种拟态工业边缘网关的拟态处理方法，所述的拟态的输入代理、多模裁决、反馈控制和输出代理功能运行在FPGA芯片上；所述的ARM芯片上运行一个异构执行体，所述的X86芯片上运行不少于两个虚机，构建不少于两个异构执行体；

所述的拟态处理方法具体为：

所述的FPGA芯片周期性地同时向各个异构执行体发送裁决信息收集指令，当各个异构执行体收到裁决信息收集指令后，判断自身系统当前是否为稳态，如果是稳态，则将裁决信息反馈给FPGA芯片；所述的FPGA芯片在每次发送裁决信息收集指令后一定时间开始对多个异构执行体之间的裁决表项进行比较，如果某个异构执行体和其他异构执行体之间差异数量最多，则判断该异构执行体错误，如果连续N次比较均判断该异构执行体错误，则判定该异构执行体异常，需要下线清洗；如果被判定下线清洗的异构执行体为当前数据选择输出的异构执行体，则在其他异构执行体中选择新的数据输出的异构执行体，完成裁决结果发送；其中，N≥2。

本发明的有益效果如下：

（1）本发明的拟态工业边缘网关为多CPU、多操作系统的异构化网关，通过芯片层面、操作系统层面的异构化，创新性实现了内生安全的功能。

（2）本发明的拟态工业边缘网关采用FPGA作为输入输出代理，执行裁决和负反馈操作，保证了严格的单向联系机制，同时避免了采用复杂CPU和操作系统带来的安全风险。

（3）实现了拟态异构体候选池，根据裁决结果随时替换上线新的异构执行体，充分保证了执行体的异构效果。

附图说明

图1是拟态工业边缘网关硬件总体设计架构；

图2是CPU核心板卡功能接口图；

图3是拟态工业边缘网关拟态消息系统。

具体实施方式

下面根据附图和优选实施例详细描述本发明，本发明的目的和效果将变得更加明白。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，本发明的拟态工业边缘网关，包括焊接在母板上的两块CPU核心板和一块FPGA芯片，两块CPU核心板采用不同架构的CPU芯片。为了保证执行体之间有良好的物理隔离特性，每一块CPU核心板都具备独立的存储系统、数据接口、调试接口以及电源管理模块，独立地承载工业边缘网关的数据转发、协议转换、数据处理、边缘计算等业务功能，并且支撑各种不同的传统防御手段；两块CPU核心板相互之间不设硬件数据通道，相互之间不直接通信。同时每一块CPU核心板的功能接口包括数据接口与调试接口两大类。数据接口通过母板与FPGA芯片直接相连，在工作模式下完成数据的快速传输与交换；在调试模式下完成CPU核心板内部功能和状态的显示与调试。

如图2所示，两块CPU核心板与FPGA芯片之间的数据接口包括：

1路PCIE接口，优选x16，用于实现FPGA芯片和CPU核心板间的数据信息交互；

5路串口，其中1路用于裁决数据的交互同步，其余4路用于FPGA芯片与CPU核心板间的数据信息交互；

若干路GPIO接口，用于FPGA芯片与CPU核心板间的控制信息的交互；

2路USB接口，用于实现FPGA芯片和CPU核心板间的数据信息交互；

其它辅助接口，COM口和网口用于调试，DP显示接口。

母板上包含五类连接：

（1）FPGA芯片与两块CPU核心板连接的数据通道，实现数据从外设端口经FPGA芯片到CPU核心板的透传与隔离；

（2）FPGA芯片与两块CPU核心板卡间的电源管理、启动复位配置连接，通过FPGA芯片实现CPU核心板的硬启动、配置、重启和复位等底层控制功能；

（3）FPGA芯片与各种外设设备的连接接口包括：

1）4路千兆网口，支持TCP/IP协议；

2）4路RS-232串行接口，支持Modbus等工控协议；

3）2路USB2.0 HOST接口，支撑WIFI、LTE等无线模块的扩展；

（4）FPGA内部逻辑的配置与调试接口，包括Jtag调试通道与QSPI Flash存储接口等；

（5）供电网络、接地点和电源状态信号指示灯等电气连接，用于诊断母板上的各类模块的运行状态，例如，网络PHY芯片RTL8211E-VL、USB收发器芯片USB3320C-ZEK等。

拟态处理方法处理流程为，拟态的输入代理、多模裁决、反馈控制和输出代理功能运行在FPGA芯片上，拟态的三个异构执行体分别运行在ARM芯片和X86芯片上，其中ARM上运行一个异构执行体，X86上运行不少于两个虚机，构建不少于两个异构执行体。

如图3所示，FPGA芯片周期性地同时向各个异构执行体发送裁决信息收集指令（本实施例中设定周期为5秒），当各个异构执行体收到裁决信息收集指令后，判断自身系统当前是否为稳态，如果是稳态，则将裁决信息反馈给FPGA芯片（这个信息反馈时间一般会在2秒以内完成）。FPGA芯片在每次发送裁决信息收集指令后一定时间开始对收集到的多个异构执行体的裁决表项进行比较，如果某个异构执行体和其他异构执行体之间差异数量最多，则判断该异构执行体错误，如果连续N个周期，即N次比较，均判断该异构执行体错误，则判定该异构执行体异常，需要下线清洗，如果被判定下线清洗的异构执行体为当前数据选择输出的异构执行体，则还要在其他异构执行体中选择新的数据输出的异构执行体，完成裁决结果发送。其中，N≥2。

本领域普通技术人员可以理解，以上所述仅为发明的优选实例而已，并不用于限制发明，尽管参照前述实例对发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在发明的精神和原则之内，所做的修改、等同替换等均应包含在发明的保护范围之内。

Claims (4)

1.一种拟态工业边缘网关，其特征在于，该网关包括焊接在母板上的两块CPU核心板和一块FPGA芯片，所述的两块CPU核心板采用不同架构的CPU芯片，每一块CPU核心板都具备独立的存储系统、数据接口、调试接口以及电源管理模块，独立地承载工业边缘网关的业务功能，两块CPU核心板之间没有硬件数据通道，相互之间不直接通信；两块CPU核心板的数据接口均通过所述的母板与所述的FPGA芯片直接相连，在工作模式下完成数据的快速传输与交换，在调试模式下完成CPU核心板内部功能和状态的显示与调试；

两块CPU核心板与FPGA芯片之间的数据接口包括：

1路PCIE接口，用于实现FPGA芯片和CPU核心板间的数据信息交互；

5路串口，其中1路用于裁决数据的交互同步，其余4路用于FPGA芯片与CPU核心板间的数据信息交互；

若干路GPIO接口，用于FPGA芯片与CPU核心板间的控制信息的交互；

2路USB接口，用于实现FPGA芯片和CPU核心板间的数据信息交互；

所述的母板包含如下两类连接：

FPGA芯片与两块CPU核心板连接的数据通道，实现数据从外设端口经FPGA芯片到CPU核心板透传与隔离；

FPGA芯片与两块CPU核心板间的电源管理、启动复位配置连接，通过FPGA芯片实现CPU核心板的底层控制功能。

2.根据权利要求1所述的拟态工业边缘网关，其特征在于，所述的母板上还包含FPGA芯片与各种外设设备的连接接口、FPGA芯片内部逻辑的配置与调试接口以及各种电气连接接口。

3.根据权利要求1所述的拟态工业边缘网关，其特征在于，所述的两块CPU核心板，一块为ARM芯片，另一块为X86芯片。

4.一种如权利要求3所述的拟态工业边缘网关的拟态处理方法，其特征在于，所述的拟态的输入代理、多模裁决、反馈控制和输出代理功能运行在FPGA芯片上；所述的ARM芯片上运行一个异构执行体，所述的X86芯片上运行不少于两个虚机，构建不少于两个异构执行体；

所述的拟态处理方法具体为：

所述的FPGA芯片周期性地同时向各个异构执行体发送裁决信息收集指令，当各个异构执行体收到裁决信息收集指令后，判断自身系统当前是否为稳态，如果是稳态，则将裁决信息反馈给FPGA芯片；所述的FPGA芯片在每次发送裁决信息收集指令后一定时间开始对多个异构执行体之间的裁决表项进行比较，如果某个异构执行体和其他异构执行体之间差异数量最多，则判断该异构执行体错误，如果连续N次比较均判断该异构执行体错误，则判定该异构执行体异常，需要下线清洗；如果被判定下线清洗的异构执行体为当前数据选择输出的异构执行体，则在其他异构执行体中选择新的数据输出的异构执行体，完成裁决结果发送；其中，N≥2。

Images