CN111314167B - 片上网络中基于超立方体拓扑结构的测试规划系统及方法 - Google Patents

片上网络中基于超立方体拓扑结构的测试规划系统及方法 Download PDF

Info

Publication number
CN111314167B
CN111314167B CN202010042847.1A CN202010042847A CN111314167B CN 111314167 B CN111314167 B CN 111314167B CN 202010042847 A CN202010042847 A CN 202010042847A CN 111314167 B CN111314167 B CN 111314167B
Authority
CN
China
Prior art keywords
test
module
core
node
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010042847.1A
Other languages
English (en)
Other versions
CN111314167A (zh
Inventor
胡聪
信文雪
周甜
朱爱军
许川佩
梁志勋
黄喜军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN202010042847.1A priority Critical patent/CN111314167B/zh
Publication of CN111314167A publication Critical patent/CN111314167A/zh
Application granted granted Critical
Publication of CN111314167B publication Critical patent/CN111314167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/14—Routing performance; Theoretical aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种片上网络中基于超立方体拓扑结构的测试规划系统及方法，包括IP核提取模组、IP核编码模组、输入端口分配模组、路径算法模组、输出端口分配模组和数据分析模组，IP核提取模组提取待测电路中的测试IP核以及测试所需参数，通过IP核编码模组用超立方结构对IP核进行编码与映射，测试向量由输入端口分配模组分配到指定端口，然后路径算法模组用具有部分自适应能力的E‑cube算法规划路径，对IP核进行测试，测试结果再由具有部分自适应能力的E‑cube算法规划送到输出端口分配模组。通过减少测试过程中经过的路由器个数、IP核之间的距离以及数据传输过程中路由节点选择的多样性，减少IP核的测试时间，提高测试效率。

Description

片上网络中基于超立方体拓扑结构的测试规划系统及方法
技术领域
本发明涉及集成电路测试领域，尤其涉及一种片上网络中基于超立方体拓扑结构的测试规划系统及方法。
背景技术
片上网络具体测试流程如下：首先测试矢量由输入端口进入拓扑结构中，由一定的路由策略传输至待测IP核并等待测试完成，然后将IP核的测试响应再次通过拓扑结构以一定的路由算法传输至输出端口进行分析。
拓扑结构体现了通讯节点的连接和布局方式，将影响片上网络的通信延时和网络吞吐量；路由算法决定了消息在网络中的传输路径，一个好的路由算法能够提高互连网络的性能。目前大多数对片上网络测试规划的研究中采用为3D Mesh结构与确定性XYZ路由算法，因为它们具有结构简单，可扩展性好，容易实现等优点。
但是随着网络规模的增大，需要测试的IP核急剧增多，传统的3D Mesh结构的网络直径和平均延时较大等缺点逐渐展现出来。确定性路由算法不能根据网络状态动态调整，缺乏自适应性，当网络负载增加时，性能会出现下降。这都将增加测试时间，引起测试效率低下。
发明内容
本发明的目的在于提供一种片上网络中基于超立方体拓扑结构的测试规划系统及方法，旨在解决采用传统结构算法测试片上网络的过程中所花费的时间较长引起测试效率低的问题。
为实现上述目的，本发明提供了一种片上网络中基于超立方体拓扑结构的测试规划系统，包括
IP核提取模组、IP核编码模组、输入端口分配模组、路径算法模组、输出端口分配模组和数据分析模组，所述待测电路、所述IP核提取模组、所述IP核编码模组、所述输入端口分配模组、所述路径算法模组、所述输出端口分配模组、和所述数据分析模组依次电连接。
所述IP核提取模组，用于从待测电路提取测试所用的测试IP核和测试参数；
所述IP核编码模组，用于采用格雷码编码法对超立方拓扑结构进行编码，并将所述测试IP核映射至超立方拓扑结构中；
所述输入端口分配模组，用于分配未占用的所述测试IP核输入端口；
所述路径算法模组，用于规划测试路径；
所述输出端口分配模组，用于分配未占用的所述测试IP核输出端口；
所述数据分析模组，用于对测试结果进行分析。
其中，所述IP核提取模组包括IP核选择模块、参数采集模块，所述IP核选择模块从所述待测电路中提取所述测试IP核，所述参数采集模块，用于采集测试过程中所需要的各个所述测试IP核的输入输出端口数、测试向量个数、测试时间、测试功耗。
其中，所述IP核编码模组包括编码模块和映射模块，所述编码模块对超立方体拓扑结构进行编码，保证各个节点中编号相差一位的各个节点为相邻节点；所述映射模块，用于将各个所述测试IP核分配到拓扑结构中。
其中，所述路径算法模组包括输入路径计算模块和输出路径计算模块，所述输入路径计算模块，用于计算测试向量输入目标所述测试IP核的路径，所述输出路径计算单元，用于计算测试结果输出到所述测试IP核输出端口的路径。
其中，所述输入路径计算模块包括全坐标判断单元、节点坐标判断单元和节点占用判断单元，所述全坐标判断单元，用于判断输入节点和目的节点坐标是否相等；
所述节点坐标判断单元，用于输入节点和目的节点坐标不相等时，判断输入节点和目的节点的第i维坐标是否相等。
所述节点占用判断单元，用于输入节点和目的节点坐标相等时，判断输入节点是否被占用，若是，则更换被测试的所述测试IP核；若否，则向目标节点传输测试向量；
还用于输入节点和目的节点的第i维坐标相等时，判断输入节点是否被占用，若是，则判断输入节点和目的节点的第i+1维坐标是否相等；若否，则向i维方向传输。
本发明提供了一种片上网络中基于超立方体拓扑结构的测试规划方法，包括
从待测电路提取测试所用的测试IP核和测试参数，所述测试参数为测试过程中所需要的各个所述测试IP核的输入输出端口数、测试向量个数、测试时间、测试功耗；
采用格雷码编码法对超立方拓扑结构进行编码，并将所述测试IP核映射至超立方拓扑结构中；
分配未占用的所述测试IP核输入端口；
规划测试路径；
分配未占用的所述测试IP核输出端口；
对测试结果进行分析。
其中，规划测试路径包括，判断输入节点和目的节点坐标是否相等；
输入节点和目的节点坐标不相等时，判断输入节点和目的节点的第i维坐标是否相等；
输入节点和目的节点坐标相等时，判断输入节点是否被占用，若是，则更换被测试的所述测试IP核；若否，则向目标节点传输测试向量。
其中，判断输入节点和目的节点的第i维坐标是否相等包括，输入节点和目的节点的第i维坐标相等时，判断输入节点是否被占用，若是，则判断输入节点和目的节点的第i+1维坐标是否相等；若否，则向i维方向传输。
本发明的一种片上网络中基于超立方体拓扑结构的测试规划方法，通过超立方体拓扑结构对测试IP核进行编码并建立映射，由所述输入端口分配模组、所述输出端口分配模组和所述路径算法模组计算，判断来减少测试过程中经过的路由器个数、IP核之间的距离以及提供数据传输过程中路由节点选择的多样性，减少所述测试IP核的测试时间，降低测试成本，提高测试效率，从而解决采用传统结构算法测试片上网络的过程中所花费的时间较长引起测试效率低的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的一种片上网络中基于超立方体拓扑结构的测试规划系统的结构图；
图2是本发明的输入路径计算模块的结构图；
图3是实施例的四维超立方体网络及节点编号图；
图4是实施例的输入路径计算模块的计算流程图；
图5是本发明的一种片上网络中基于超立方体拓扑结构的测试规划方法的流程图。
1-数据分析模组、2-IP核提取模组、3-IP核编码模组、4-输入端口分配模组、5-路径算法模组、6-输出端口分配模组、21-IP核选择模块、22-参数采集模块、31-映射模块、32-编码模块、51-输入路径计算模块、52-输出路径计算模块、511-全坐标判断单元、512-节点坐标判断单元、513-节点占用判断单元。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请参阅图1和图2，本发明的一种片上网络中基于超立方体拓扑结构的测试规划系统，包括：
所述IP核提取模组2包括IP核选择模块21和参数采集模块22，所述IP核选择模块21，用于从待测电路中提取所述测试IP核，用于后续的测试，所述参数采集模块22，用于采集测试过程中所需要的各个IP核的输入输出端口数、测试向量个数、测试时间、测试功耗，所述测试向量用于输入所述测试IP核进行各种功能的测试，所述输入输出端口数用于所述测试向量进入和测试结果输出分配，所述测试时间、所述测试功耗用于检测整个装置的测试性能。
所述IP核编码模组3，用于对所述测试IP核进行编码；
所述IP核编码模组3包括编码模块单元32和映射模块31，所述编码模块32，用于使用格雷码对超立方体拓扑结构进行编码，每个节点可由一个不同的n位二进制串b1b2b3...bn进行编码，保证各个节点中编号相差一位的各个节点为相邻节点，在n维超立方体中，它由2n个节点和n·2n-1条边构成，并且每一个节点有n位相邻的节点，节点间的距离全部相同，这样在计算路径时方便构造各个维度的路径；所述映射模块31，用于将各个测试IP核分配到拓扑结构中，将所述测试IP核与拓扑结构对应起来，就可以借用拓扑结构找到所述测试IP核的位置，而进行测试。
所述输入端口分配模组4，用于分配从所述参数采集模块得到的未占用的所述测试IP核输入端口；
所述路径算法模组5包括输入路径计算模块51和输出路径计算模块52，所述输入路径计算模块51和输出路径计算模块52结构相同，这里以输入路径计算模块51为例。所述输入路径计算模块51包括全坐标判断单元511、节点坐标判断单元512和节点占用判断单元513，所述全坐标判断单元511，用于判断输入节点和目的节点坐标是否相等；
所述节点坐标判断单元512，用于输入节点和目的节点坐标不相等时，判断输入节点和目的节点的第i维坐标是否相等
所述节点占用判断单元513，用于输入节点和目的节点坐标相等时，判断输入节点是否被占用，若是，则更换被测试的所述IP核；若否，则向目标节点传输测试向量，还用于输入节点和目的节点的第i维坐标相等时，判断输入节点是否被占用，若是，则判断输入节点和目的节点的第i+1维坐标是否相等；若否，则向i维方向传输。
所述输出端口分配模组6，用于分配从所述参数采集模块得到的未占用的所述测试IP核输出端口。
所述数据分析模组1接收从所述输出端口分配模组6分配的所述测试IP核测试完成的结果并进行分析。
本实施例以四维超立方体拓扑结构为例进行讲解。
所述IP核选择模块21从ITC’02标准电路中选取d695电路中的10个IP核作为测试核，所述参数采集模块22提取出测试过程中所需要的参数，例如各个IP核的输入输出端口数、测试向量个数、测试时间、测试功耗等等。
请参阅图3，所述编码模块32对四维超立方体拓扑结构采用格雷码编码技术进行编码，保证各个节点中编号相差一位的各个节点为相邻节点。所述映射模块31利用映射的方法将各个所述测试IP核分配到拓扑结构中。
所述输入端口分配模组4，用于分配从所述参数采集模块22得到的未占用的所述测试IP核输入端口；
请参阅图4，输入路径计算模块51的具体计算方法是，所述全坐标判断单元511判断四维输入节点是否为四维目标节点，如果是，所述节点占用判断单元513判断当前节点是否占用，没占用就直接传输数据，占用就更换被测试的IP核；
所述全坐标判断单元511判断如果不是四维目标节点，则所述节点坐标判断单元512判断1维坐标是否相同，如果相同，则所述节点占用判断单元513就判断当前节点是否被占用，没占用就向1维坐标方向传输数据，如果所述坐标判断单元512判断为不同，或所述节点占用判断单元513判断为占用则所述节点坐标判断单元判断2维坐标是否相同；
如果所述坐标判断单元512判断相同，则所述节点占用判断单元513就判断当前节点是否被占用，没占用就向2维坐标方向传输数据，如果所述坐标判断单元512判断为不同，或所述节点占用判断单元513判断为占用，则所述节点坐标判断单元判断3维坐标是否相同；
如果所述坐标判断单元512判断相同，则所述节点占用判断单元513就判断当前节点是否被占用，没占用就向3维坐标方向传输数据，如果所述坐标判断单元512判断为不同，或所述节点占用判断单元513判断为占用，则所述节点坐标判断单元判断4维坐标是否相同；
如果所述坐标判断单元512判断相同，则所述节点占用判断单元513就判断当前节点是否被占用，没占用就向4维坐标方向传输数据，如果所述坐标判断单元512判断为不同，或所述节点占用判断单元判断为占用则结束此过程。,
所述输出端口分配模组6，用于分配从所述参数采集模块得到的未占用的所述测试IP核输出端口。
所述数据分析模组1接收从所述输出端口分配模组6分配的所述测试IP核测试完成的结果并进行分析。
请参阅图5，本发明的一种片上网络中基于超立方体拓扑结构的测试规划方法，包括
S101从待测电路提取测试所用的测试IP核和测试参数。
所述待测电路具有多个IP核，从中选择需要测试的IP核作为测试IP核，然后从中采集测试过程中所需要的各个IP核的输入输出端口数、测试向量个数、测试时间、测试功耗，所述测试向量用于输入所述测试IP核进行各种功能的测试，所述输入输出端口数用于所述测试向量进入和测试结果输出分配，所述测试时间、所述测试功耗用于检测整个装置的测试性能。
S102采用格雷码编码法对超立方拓扑结构进行编码，并将所述测试IP核映射至超立方拓扑结构中。
使用格雷码对超立方体拓扑结构进行编码，每个节点可由一个不同的n位二进制串b1b2b3...bn进行编码，保证各个节点中编号相差一位的各个节点为相邻节点，在n维超立方体中，它由2n个节点和n·2n-1条边构成，并且每一个节点有n位相邻的节点，节点间的距离全部相同，这样在计算路径时方便构造各个维度的路径；所述测试IP核映射至超立方拓扑结构中，将所述测试IP核与拓扑结构对应起来，就可以借用拓扑结构找到所述测试IP核的位置，而进行测试。
S103分配未占用的所述测试IP核输入端口。
分配从所述参数采集模块得到的未占用的所述测试IP核输入端口。
S104规划测试路径。
所述测试路径包括规划测试向量输入目标所述测试IP核的路径和规划测试结果输出到所述测试IP核输出端口的路径，两种方式相同，以输入规划测试向量输入目标所述测试IP核的路径为例。判断输入节点和目的节点坐标是否相等，输入节点和目的节点坐标不相等时，判断输入节点和目的节点的第i维坐标是否相等；输入节点和目的节点坐标相等时，判断输入节点是否被占用，若是，则更换被测试的所述IP核；若否，则向目标节点传输测试向量；输入节点和目的节点的第i维坐标相等时，判断输入节点是否被占用，若是，则判断输入节点和目的节点的第i+1维坐标是否相等；若否，则向i维方向传输。
S105分配未占用的所述测试IP核输出端口。
分配从所述参数采集模块得到的未占用的所述测试IP核输出端口。
S106对测试结果进行分析。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (3)

1.一种片上网络中基于超立方体拓扑结构的测试规划系统，其特征在于，
包括IP核提取模组、IP核编码模组、输入端口分配模组、路径算法模组、输出端口分配模组和数据分析模组，所述IP核提取模组、所述IP核编码模组、所述输入端口分配模组、所述路径算法模组、所述输出端口分配模组和所述数据分析模组依次电连接；
所述IP核提取模组，用于从待测电路提取测试所用的测试IP核和测试参数；
所述IP核编码模组，用于采用格雷码编码法对超立方拓扑结构进行编码，并将所述测试IP核映射至超立方拓扑结构中；
所述输入端口分配模组，用于分配未占用的所述测试IP核输入端口；
所述路径算法模组，用于规划测试路径；
所述输出端口分配模组，用于分配未占用的所述测试IP核输出端口；
所述数据分析模组，用于对测试结果进行分析；
所述IP核提取模组包括IP核选择模块和参数采集模块，所述IP核选择模块，用于从待测电路中提取所述测试IP核，所述参数采集模块，用于采集测试过程中所需要的各个所述测试IP核的输入输出端口数、测试向量个数、测试时间、测试功耗；所述IP核编码模组包括编码模块和映射模块，所述编码模块，用于对超立方体拓扑结构进行编码，保证各个节点中编号相差一位的各个节点为相邻节点；所述映射模块，用于将各个测试IP核分配到拓扑结构中；所述路径算法模组包括输入路径计算模块和输出路径计算模块，所述输入路径计算模块，用于计算测试向量输入目标所述测试IP核的路径，所述输出路径计算单元，用于计算测试结果输出到所述测试IP核输出端口的路径；所述输入路径计算模块包括全坐标判断单元、节点坐标判断单元和节点占用判断单元，所述全坐标判断单元，用于判断输入节点和目的节点坐标是否相等；
所述节点坐标判断单元，用于输入节点和目的节点坐标不相等时，判断输入节点和目的节点的第i维坐标是否相等；
所述节点占用判断单元，用于输入节点和目的节点坐标相等时，判断输入节点是否被占用，若是，则更换被测试的所述测试IP核；若否，则向目标节点传输测试向量；
还用于输入节点和目的节点的第i维坐标相等时，判断输入节点是否被占用，若是，则判断输入节点和目的节点的第i+1维坐标是否相等；若否，则向i维方向传输。
2.一种片上网络中基于超立方体拓扑结构的测试规划方法，其特征在于，包括：
从待测电路提取测试所用的测试IP核和测试参数，所述测试参数为测试过程中所需要的各个所述测试IP核的输入输出端口数、测试向量个数、测试时间、测试功耗；
采用格雷码编码法对超立方拓扑结构进行编码，并将所述测试IP核映射至超立方拓扑结构中；
分配未占用的所述测试IP核输入端口；
规划测试路径，包括：判断输入节点和目的节点坐标是否相等；输入节点和目的节点坐标不相等时，判断输入节点和目的节点的第i维坐标是否相等；输入节点和目的节点坐标相等时，判断输入节点是否被占用，若是，则更换被测试的所述测试IP核；若否，则向目标节点传输测试向量；
分配未占用的所述测试IP核输出端口；
对测试结果进行分析。
3.如权利要求2所述的片上网络中基于超立方体拓扑结构的测试规划方法，其特征在于，判断输入节点和目的节点的第i维坐标是否相等，包括：
输入节点和目的节点的第i维坐标相等时，判断输入节点是否被占用，若是，则判断输入节点和目的节点的第i+1维坐标是否相等；若否，则向i维方向传输。
CN202010042847.1A 2020-01-15 2020-01-15 片上网络中基于超立方体拓扑结构的测试规划系统及方法 Active CN111314167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010042847.1A CN111314167B (zh) 2020-01-15 2020-01-15 片上网络中基于超立方体拓扑结构的测试规划系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010042847.1A CN111314167B (zh) 2020-01-15 2020-01-15 片上网络中基于超立方体拓扑结构的测试规划系统及方法

Publications (2)

Publication Number Publication Date
CN111314167A CN111314167A (zh) 2020-06-19
CN111314167B true CN111314167B (zh) 2021-10-22

Family

ID=71146924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010042847.1A Active CN111314167B (zh) 2020-01-15 2020-01-15 片上网络中基于超立方体拓扑结构的测试规划系统及方法

Country Status (1)

Country Link
CN (1) CN111314167B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115250251B (zh) * 2021-04-26 2023-07-28 北京希姆计算科技有限公司 片上网络仿真中的传输路径规划方法、装置、电子设备及计算机可读存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036737B (zh) * 2012-12-07 2015-08-12 无锡美森微电子科技有限公司 一种大规模微系统芯片的片上多节点系统的自测试方法
CN103310850B (zh) * 2013-06-27 2016-01-20 桂林电子科技大学 片上网络资源节点存储器的内建自测试结构和自测试方法
US9553762B1 (en) * 2014-06-26 2017-01-24 Altera Corporation Network-on-chip with fixed and configurable functions
CN105680859B (zh) * 2016-01-29 2018-09-11 中国科学院微电子研究所 片上系统中adc内建自测试电路及测试方法
CN106503333B (zh) * 2016-10-20 2019-01-25 桂林电子科技大学 一种三维片上网络测试规划方法
CN106526450B (zh) * 2016-10-27 2018-12-11 桂林电子科技大学 一种多目标NoC测试规划优化方法
CN106934454B (zh) * 2017-02-28 2019-08-30 桂林电子科技大学 三维片上网络中基于Petri网的测试规划方法
CN107294814A (zh) * 2017-08-04 2017-10-24 郑州云海信息技术有限公司 一种片上网络的测试方法及装置
US20190089619A1 (en) * 2017-09-21 2019-03-21 Qualcomm Incorporated Self-test engine for network on chip
CN109582986A (zh) * 2017-09-29 2019-04-05 邢筱丹 一种功耗限制下三维片上网络测试端口选择优化的方法
KR102096233B1 (ko) * 2018-03-05 2020-04-02 호서대학교 산학협력단 병렬 테스트에 적합한 반도체 패키지 테스트 시스템 및 이를 이용한 테스트 방법

Also Published As

Publication number Publication date
CN111314167A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
CN107612746B (zh) 一种构建Torus网络的方法、Torus网络和路由算法
Kulkarni et al. A deterministic approach to throughput scaling in wireless networks
US8825986B2 (en) Switches and a network of switches
Newport et al. Design of survivable communications networks under performance constraints
CN100555992C (zh) 基于网络的择路方案
Patil et al. Serial data fusion using space-filling curves in wireless sensor networks
US20120300669A1 (en) Topology-based consolidation of link state information
CN107786440B (zh) 一种数据报文转发的方法及装置
CN109005108B (zh) 一种空间网络路由规划方法及系统
CN105075199B (zh) 具有到每一资源的多个分布式连接的直接网络系统
CN102780628B (zh) 面向多核微处理器的片上互连网络路由方法
CN111314167B (zh) 片上网络中基于超立方体拓扑结构的测试规划系统及方法
CN108234320A (zh) 报文传输方法及交换机
US7948917B2 (en) Routing internet communications using network coordinates
CN103973563A (zh) 电力线载波通信的路由传输方法
WO2022269357A1 (en) Deadlock-free multipath routing for direct interconnect networks
WO2018072690A1 (zh) 用于测量网络路径的方法、装置和系统
WO2021105728A1 (en) Efficient parallelized computation of a benes network configuration
Cao et al. A mobility-supported routing mechanism in industrial IoT networks
CN101488923A (zh) 一种片上网络数据包编码优化的实现方法
CN114930914A (zh) 用于数据传输的方法以及技术系统
CN116016384B (zh) 基于环形布局的可扩展片上网络拓扑结构及其路由方法
US9158871B2 (en) Graph modeling systems and methods
TW201301791A (zh) 用於電力線通訊網路之路由分析裝置及其路由分析方法
Luo et al. A hotspot-pattern-aware routing algorithm for networks-on-chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20200619

Assignee: Guilin Weisichuang Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2022450000187

Denomination of invention: Test planning system and method based on hypercube topology in network on chip

Granted publication date: 20211022

License type: Common License

Record date: 20221125

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20200619

Assignee: Guilin Great Information Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2022450000221

Denomination of invention: Test planning system and method based on hypercube topology in network on chip

Granted publication date: 20211022

License type: Common License

Record date: 20221206

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20200619

Assignee: Guilin Zhanzhi Measurement and Control Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2022450000384

Denomination of invention: Test planning system and method based on hypercube topology in network on chip

Granted publication date: 20211022

License type: Common License

Record date: 20221226

EE01 Entry into force of recordation of patent licensing contract