CN111290971B - 控制器、具有其的存储器系统及存储器系统的操作方法 - Google Patents
控制器、具有其的存储器系统及存储器系统的操作方法 Download PDFInfo
- Publication number
- CN111290971B CN111290971B CN201910930904.7A CN201910930904A CN111290971B CN 111290971 B CN111290971 B CN 111290971B CN 201910930904 A CN201910930904 A CN 201910930904A CN 111290971 B CN111290971 B CN 111290971B
- Authority
- CN
- China
- Prior art keywords
- logical unit
- information
- mapping
- initial
- memory system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011017 operating method Methods 0.000 title description 4
- 238000013507 mapping Methods 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 claims abstract description 4
- 238000013519 translation Methods 0.000 claims description 28
- 230000004044 response Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 22
- 238000004891 communication Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0661—Format or protocol conversion arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开提供一种控制器、具有该控制器的存储器系统及该存储器系统的操作方法。该控制器包括:主机接口,被配置为从主机接收格式化请求,并输出包括初始逻辑单元信息的内部格式化请求;以及闪存转换层,被配置为根据初始逻辑单元信息来初始化映射表,该映射表存储关于逻辑单元编号和物理单元编号之间的映射的信息。
Description
相关申请的交叉引用
本申请要求于2018年12月7日提交的申请号为10-2018-0157453的韩国专利申请的优先权,该韩国专利申请的全部公开内容通过引用整体并入本文。
技术领域
本公开的各个实施例总体涉及一种控制器、具有该控制器的存储器系统及该存储器系统的操作方法。更特别地,实施例涉及一种能够执行存储装置的整体格式化操作的控制器、具有该控制器的存储器系统及该存储器系统的操作方法。
背景技术
存储器系统可以包括存储装置和控制器。
存储装置可以存储数据或输出所存储的数据。例如,存储装置可以被配置为在电力供应被中断时所存储的数据消失的易失性存储装置,或者被配置为即使在电力供应被中断时也保留所存储的数据的非易失性存储装置。
控制器可以控制主机和存储装置之间的数据通信。当存储装置被配置为非易失性闪存存储装置时,控制器可以包括闪存转换层(FTL),以在存储装置和主机之间进行通信。
主机可以通过使用诸如以下的接口协议,通过控制器与存储装置通信:外围组件互连高速(PCI-e或PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串列SCSI(SAS)。主机和存储器系统之间的接口协议不限于上述示例,并且可以包括诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和电子集成驱动器(IDE)的各种接口。
发明内容
实施例提供一种被配置为在执行整体格式化操作时省略映射表更新的控制器、具有该控制器的存储器系统及该存储器系统的操作方法。
根据本公开的一方面,提供一种控制器,该控制器包括:主机接口,被配置为从主机接收格式化请求,并输出包括初始逻辑单元信息的内部格式化请求;以及闪存转换层,被配置为根据初始逻辑单元信息来初始化映射表,映射表存储关于逻辑单元编号和物理单元编号之间的映射的信息。
根据本公开的另一方面,提供一种存储器系统,该存储器系统包括:存储装置,被配置为存储数据;以及控制器,被配置为响应于主机的请求来控制存储装置,其中,当从主机接收到格式化请求时,该控制器初始化存储在闪存转换层中的映射表并将格式化命令传送到存储装置,该映射表存储关于逻辑单元编号和物理单元编号之间的映射的信息。
根据本公开的又一方面,提供一种操作存储器系统的方法,该方法包括:当从主机接收到格式化请求时,输出包括初始逻辑单元信息的内部格式化请求;根据初始逻辑单元信息来初始化映射表,该映射表存储关于逻辑单元编号和物理单元编号之间的映射的信息;响应于内部格式化请求来生成格式化命令;并且将格式化命令传送到存储装置。
根据本公开的另一方面,提供一种存储器系统,该存储器系统包括:存储器装置,包括用于存储系统数据的区域;以及控制器,适于控制存储器装置,其中该控制器包括:主机接口,包括存储逻辑单元信息的逻辑单元配置寄存器,并且适于从主机接收格式化请求并输出包括逻辑单元信息的内部格式化请求;映射表,适于存储关于逻辑地址和物理地址之间的映射的映射信息;以及闪存转换层,适于接收内部格式化请求,并基于逻辑单元信息来初始化映射表。
附图说明
下面将参照附图更全面地描述各个实施例;然而,本发明的特征和方面可以不同于本公开地进行配置或布置。因此,本发明不限于本文阐述的实施例。而是,这些实施例被提供以使本公开是彻底且完整的,并且向本领域技术人员充分传达本发明的范围。进一步注意的是,在整个说明书中,对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例,并且对任何这种短语的不同参考不一定针对相同的实施例。
在附图中,为了清楚说明,尺寸可能被夸大。将理解的是,当元件被称为在两个元件“之间”时,该元件可以是这两个元件之间的唯一元件,或者也可以存在一个或多个中间元件。相同的附图标记自始至终表示相同的元件。
图1是示出根据本公开的实施例的存储器系统的示图。
图2是示出诸如图1所示的存储器装置的示图。
图3是详细示出诸如图1所示的控制器的示图。
图4是详细示出诸如图3所示的主机接口的示图。
图5是示出根据本公开的实施例的逻辑单元信息的示图。
图6是示出根据本公开的实施例的存储器系统的操作方法的示图。
图7是详细示出诸如图3所示的闪存转换层的示图。
图8是示出根据本公开的实施例的在格式化操作中被初始化的映射表的示图。
图9是示出根据本公开的实施例的存储器系统的示图。
图10是示出根据本公开的实施例的存储器系统的示图。
图11是示出根据本公开的实施例的存储器系统的示图。
具体实施方式
在本公开中,在阅读以下结合附图的描述之后,优点、特征和用于实现优点、特征的方法将变得更加显而易见。然而,本发明可以以不同的形式来实施,不同的形式可以是任意所公开的实施例的修改或变型。因此,本发明不限于本文阐述的实施例。而是,这些实施例被提供以详细描述本发明到本公开所属领域的技术人员可以容易地实践本发明的程度。
注意的是,对“实施例”、“另一实施例”等的参考不一定仅表示一个实施例,并且对任何这种短语的不同参考不一定针对相同的实施例。
在整个说明书中,当元件被称为“连接”或“联接”到另一元件时,该元件可以直接连接或联接到另一元件,或者利用插入其间的一个或多个中间元件而间接连接或联接到另一元件。另外,当元件被称为“包括”组件时,这表示该元件可以进一步包括一个或多个附加组件,而不是排除该附加组件,除非上下文另有说明。
如本文所使用的,单数形式也可以包括复数形式,并且反之亦然,除非上下文另有明确说明。在本申请和所附权利要求中使用的冠词“一”和“一个”通常应被解释为表示“一个或多个”,除非另有说明或上下文清楚地指向单数形式。
图1是示出根据本公开的实施例的存储器系统1000的示图。
参照图1,存储器系统1000可以包括用于存储数据的存储装置1100和用于控制存储装置1100的控制器1200。除了上述组件之外,存储器系统1000可以进一步包括缓冲存储器。在该实施例中,存储器系统1000可以是通用闪存(UFS)卡。另外,存储器系统1000可以利用各种系统来配置。
主机2000可以使用诸如以下的各种通信方案中的至少一种与存储器系统1000通信:通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、PCI高速(PCIe)、非易失性存储器高速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)。
存储装置1100可以包括多个存储器装置MD1至MDi(其中i是正整数)。存储器装置MD1至MDi可以利用在电力供应被中断时所存储的数据消失的易失性存储装置,或者即使在电力供应被中断时也保留所存储的数据的非易失性存储装置来实施。在该实施例中,作为示例描述了存储器装置MD1至MDi利用闪速存储器装置来实施的情况,其中闪速存储器装置是一种非易失性存储装置。
控制器1200可以控制存储器系统1000的全部操作,并控制主机2000和存储装置1100之间的数据交换。控制器1200可以通过通道联接到存储装置1100,并通过通道传送命令、地址和数据。例如,控制器1200可以响应于从主机2000接收的请求生成命令,并将所生成的命令输出到存储装置1100。
例如,控制器1200可以响应于从主机2000接收的请求生成内部请求,并且响应于内部请求生成命令。在各个实施例中,当控制器1200从主机2000接收到格式化请求时,控制器1200可以省略重新存储指示逻辑地址和物理地址之间的映射关系的地址映射表的取消映射操作,并初始化地址映射表。而且,控制器1200可以将格式化命令输出或传送到存储装置1100。响应于格式化命令,存储装置1100可以删除存储器装置MD1至MDi的系统数据。
图2是示出图1所示的存储器装置MDi的示例的示图。
参照图2,图1所示的第一至第i存储器装置MD1至MDi被配置为彼此相同,因此作为示例来描述一个该代表性存储器装置MDi。
存储器装置MDi可以包括用于存储数据的多个存储块MB1至MBk(其中k是正整数)。例如,第一至第k存储块MB1至MBk可以包括在存储器装置MDi中。
存储块MB1至MBk中的每一个包括用于存储数据的多个存储器单元。每个存储器单元可以被实施为非易失性存储器单元,并且被配置为存储器单元平行于衬底布置的二维结构或者存储器单元垂直于衬底堆叠的三维结构。
存储块MB1至MBk可以根据其用途被划分为多个用户块(User BLK)和至少一个元块(Meta BLK)。
用户使用的编程数据可以存储在用户块中,并且在存储器系统1000中使用的系统数据可以存储在元块中。例如,系统数据可以包括各种操作的地址映射信息、调试信息和偏移信息。在图1的控制器1200的控制下,系统数据可以通过编程操作存储在元块中,并且通过擦除操作被擦除或通过读取操作被读取。另外,用户对元块的访问被阻止,并且可以根据以下策略来管理元块:相比于用户块,元块应用高可靠性和安全性。
图3是详细示出图1所示的控制器的示例的示图。
参照图3,控制器1200可以包括主机接口1210、闪存转换层1220和存储器接口1230。
主机接口1210可以根据协议将从主机2000接收的请求、地址和数据传送到闪存转换层1220。而且,当接收到格式化请求时,主机接口1210可以将包括初始逻辑单元信息的内部请求传送到闪存转换层1220。存储在主机接口1210中的逻辑单元信息保持固定,即该信息不被改变,并且可以包括与对每个逻辑单元的操作有关的信息。
当存储装置1100包括闪速存储器装置时,闪存转换层1220可以将关于主机2000的逻辑地址转换为关于存储装置1100的物理地址。反之,闪存转换层1220可以将物理地址转换为逻辑地址。因此,闪存转换层1220可以包括用于在逻辑地址和物理地址之间进行映射的映射表,并管理该映射表。另外,闪存转换层1220可以执行诸如垃圾收集和损耗均衡的功能,以有效地管理存储装置1100。垃圾收集和损耗均衡在本领域中是公知的,因此省略对其的详细描述。
根据该实施例,在格式化操作中,闪存转换层1220可以仅初始化映射表而不执行释放映射表中的逻辑地址和物理地址之间的映射的取消映射操作。例如,当闪存转换层1220从主机接口1210接收到包括逻辑单元信息的内部格式化请求时,闪存转换层1220可以基于逻辑单元信息初始化映射表。
存储器接口1230可以在闪存转换层1220和存储装置1100之间传送和接收命令、地址和数据。
图4是详细示出图3所示的主机接口1210的示例的示图。
参照图4,主机接口1210可以包括协议组件210和逻辑单元(LU)配置寄存器220。
协议组件210可以根据设置协议在主机2000和闪存转换层1220之间传送数据。例如,当协议组件210从主机2000接收到格式化请求F_RQ时,协议组件210可以从LU配置寄存器220接收逻辑单元信息LUIF,并输出包括逻辑单元信息LUIF的内部格式化请求IF_RQ。
LU配置寄存器220可以存储关于控制器1200的初始设置值的信息。例如,LU配置寄存器220可以包括逻辑单元信息LUIF,逻辑单元信息LUIF包括关于主机2000的逻辑地址的各种设置值。
图5是示出根据本公开的实施例的逻辑单元信息LUIF的示图。
参照图5,逻辑单元信息LUIF可以包括根据逻辑单元的各种设置值。逻辑单元信息LUIF可以包括关于通过标识LU-ID来区分的每个逻辑单元的功率(Power)、起始地址(StartADD)和结束地址(END address)的信息。例如,第一逻辑单元ID1的信息可以被存储并指示:功率(Power)被设置为第一功率值P1、起始地址(Start ADD)是第一起始地址SA1并且结束地址(END address)是第一结束地址EA1。类似地,逻辑单元ID2至ID6的这种信息可以被存储。即使当存储器系统1000改变时,逻辑单元ID1至ID6中的每一个的信息也不改变,并且可以保持为初始设置值。
图6是示出根据本公开的存储器系统,例如图1的存储器系统1000的操作方法的示图。
参照图6,当从主机2000接收到格式化请求F_RQ以对存储器系统1000执行格式化操作(61)时,主机接口1210可以响应于格式化请求F_RQ内部地输出逻辑单元信息LUIF(62)。随后,主机接口1210可以向闪存转换层1220输出包括逻辑单元信息LUIF的内部格式化请求IF_RQ(63)。
闪存转换层1220响应于内部格式化请求IF_RQ初始化映射表。
图7是示出根据本公开的实施例的闪存转换层,例如图3所示的闪存转换层1220的示图。
参照图7,闪存转换层1220可以包括映射控制组件71和映射表72。尽管示出了闪存转换层1220包括映射表72,但是映射表72可以利用图1的控制器1200内的缓冲存储器(未示出)来实施。
当从图4的主机接口1210接收到内部格式化请求IF_RQ时,映射控制组件71可以根据内部格式化请求IF_RQ中包括的逻辑单元信息LUIF输出初始化信号INT_S和格式化命令F_CMD。初始化信号INT_S可以被传送到映射表72,并且格式化命令F_CMD可以被传送到存储装置1100。响应于格式化命令F_CMD,存储装置1100可以删除存储在特定区域,例如如图2所示的存储器装置MDi的元块(Meta BLK)中的系统数据(例如,映射数据或信息)。
映射表72可以存储指示逻辑地址和物理地址之间的映射关系的地址映射信息,并且该地址映射信息可以通过存储器系统1000的操作而频繁地改变。例如,每当执行编程操作时使用存储装置1100的空闲块,因此可以频繁地更新地址映射信息。另外,在擦除操作中,存储数据的存储块变为空闲块,因此可以通过对相应物理块的取消映射操作来更新地址映射信息。当如上所述改变地址映射信息时,执行映射表的更新操作,并且所改变的地址映射信息甚至被存储在存储装置1100的元块中。因此,可能增加存储器系统1000的操作时间。
在该实施例中,在格式化操作中,响应于初始化信号INT_S来初始化映射表,而不是执行对映射表的取消映射操作。也就是说,当前映射表CMT被初始化为初始映射表INT。
如上所述,当执行格式化操作时,存储装置1100的用户块全部被格式化,因此存储在现有映射表中的、逻辑地址和物理地址之间的映射信息是不必要的。因此,更新地址映射信息的操作是不必要的,因而被省略,并且映射表被初始化,从而可以减少存储器系统1000的格式化操作时间。
图8是示出根据本公开的实施例的在格式化操作中被初始化的映射表的示图。
参照图8,示出了当前映射表CMT的示例和初始映射表INT的示例。当前映射表CMT可以存储逻辑单元编号(LUN)被分别映射到物理单元编号(PUN)的映射信息。尽管第一至第六逻辑单元编号L1至L6被分别映射到物理单元编号MD1至MD6,但是逻辑单元的编号不一定与该逻辑单元所映射到的物理单元的编号相匹配。例如,第一逻辑单元编号L1可以映射到第三物理单元编号MD3,并且第二逻辑单元编号L2可以映射到第六物理单元编号MD6。当初始化当前映射表CMT时,如初始映射表INT所示,映射到第一至第六逻辑单元编号L1至L6的所有物理单元编号(PUN)被初始化为空值(null)。
如上所述,在格式化操作中初始化映射表72,从而可以减少存储器系统1000的格式化操作时间。此外,由于省略了取消映射操作,因此省略了将地址映射信息重新写入存储装置1100中的操作,因而不增加存储装置1100的擦除操作和写入操作数量(即,EW循环数量)。因此,可以增加存储装置1100的寿命。
图9是示出图1所示的存储器系统的另一实施例的示图。
参照图9,存储器系统30000可以被实施为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。
存储器系统30000可以包括存储装置1100、能够控制存储装置1100的操作的控制器1200以及能够控制控制器1200的主机2000。控制器1200可以在主机2000的控制下控制存储装置1100的数据访问操作,例如编程操作、擦除操作、读取操作等。
被编程在存储装置1100中的数据可以在控制器1200的控制下通过显示器3200输出。
无线电收发器3300可以通过天线ANT传送和接收无线电信号。例如,无线电收发器3300可以将通过天线ANT接收的无线电信号转换为可以由主机2000处理的信号。因此,主机2000可以处理从无线电收发器3300输出的信号,并将处理的信号传送到控制器1200或显示器3200。控制器1200可以将主机2000处理的信号传送到存储装置1100。而且,无线电收发器3300可以将从主机2000输出的信号转换为无线电信号,并通过天线ANT将转换的无线电信号输出到外部装置。输入装置3400是能够输入用于控制主机2000的操作的控制信号或待由主机2000处理的数据的装置,并且可以被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或者键盘。主机2000可以控制显示器3200的操作,使得可以通过显示器3200输出从控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据。
图10是示出图1所示的存储器系统的另一实施例的示图。
参照图10,存储器系统40000可以被实施为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可以包括存储装置1100、能够控制存储装置1100的数据处理操作的控制器1200以及能够控制控制器1200的主机2000。
而且,主机2000可以根据通过输入装置4200输入的数据,通过显示器4300输出存储在存储装置1100中的数据。例如,输入装置4200可以被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或者键盘。
主机2000可以控制存储器系统40000的全部操作,并控制控制器1200的操作。
图11是示出图1所示的存储器系统的另一实施例的示图。
参照图11,存储器系统50000可以被实施为图像处理装置,例如数码相机、附接有数码相机的移动终端、附接有数码相机的智能电话或者附接有数码相机的平板PC。
存储器系统50000可以包括存储装置1100、能够控制存储装置1100的例如编程操作、擦除操作或读取操作的数据处理操作的控制器1200以及能够控制控制器1200的主机2000。
存储器系统50000的图像传感器5200可以将光学图像转换为数字信号,并且可以将数字信号传送到主机2000。在主机2000的控制下,数字信号可以通过显示器5300输出或者通过控制器1200存储在存储装置1100中。另外,存储在存储装置1100中的数据可以在主机2000的控制下通过显示器5300输出。
根据本公开的实施例,当执行存储器系统的整体格式化操作时,可以省略关于逻辑地址和物理地址的映射表的更新操作。因此,可以减少执行格式化操作所需的时间,并且可以防止通过擦除操作和写入操作而增加的循环数量的增加。
本文已经公开了各个实施例,并且尽管采用了特定术语,但是特定术语仅以一般性和描述性含义来使用和解释,而不是出于限制的目的。在某些情况下,如本领域技术人员自提交本申请起将显而易见的是,结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用,除非另有明确说明。因此,本领域技术人员根据本公开将理解的是,在不脱离如权利要求中阐述的本公开的精神和范围的情况下,可以在形式和细节上进行各种改变。
Claims (15)
1.一种控制器,包括:
主机接口,从主机接收格式化请求,并输出包括初始逻辑单元信息的内部格式化请求;以及
闪存转换层,根据所述初始逻辑单元信息来初始化映射表,所述映射表存储关于逻辑单元编号和物理单元编号之间的映射的信息,
其中,所述初始逻辑单元信息包括所述逻辑单元编号的设置值,并且当关于所述逻辑单元编号和所述物理单元编号之间的映射的信息改变时,所述设置值保持为初始设置值。
2.根据权利要求1所述的控制器,其中所述主机接口包括:
逻辑单元配置寄存器,存储所述初始逻辑单元信息;以及
协议组件,当接收到所述格式化请求时,从所述逻辑单元配置寄存器接收所述初始逻辑单元信息,并输出包括所述初始逻辑单元信息的所述内部格式化请求。
3.根据权利要求1所述的控制器,其中所述闪存转换层包括:
映射控制组件,当接收到所述内部格式化请求时,根据所述初始逻辑单元信息来输出初始化信号和格式化命令;以及
所述映射表,根据存储器系统的操作来存储关于逻辑单元编号和物理单元编号之间的映射的信息。
4.根据权利要求3所述的控制器,其中响应于所述初始化信号,所述映射表释放当前逻辑单元编号和物理单元编号之间的映射,并且将所有的所述物理单元编号初始化为空值。
5.一种存储器系统,包括:
存储装置,存储数据;以及
控制器,响应于主机的请求来控制所述存储装置,
其中,当从所述主机接收到格式化请求时,所述控制器初始化存储在闪存转换层中的映射表并将格式化命令传送到所述存储装置,所述映射表存储关于逻辑单元编号和物理单元编号之间的映射的信息,
其中,所述控制器包括主机接口,所述主机接口从所述主机接收所述格式化请求,并且输出包括初始逻辑单元信息的内部格式化请求,并且
其中,所述初始逻辑单元信息包括所述逻辑单元编号的设置值,并且当关于所述逻辑单元编号和所述物理单元编号之间的映射的信息改变时,所述设置值保持为初始设置值。
6.根据权利要求5所述的存储器系统,其中所述存储装置包括:
多个用户块,存储编程数据;以及
至少一个元块,存储系统数据。
7.根据权利要求5所述的存储器系统,其中所述控制器包括:
闪存转换层,根据所述初始逻辑单元信息来初始化所述映射表。
8.根据权利要求7所述的存储器系统,其中所述闪存转换层响应于所述内部格式化请求将所述格式化命令输出到所述存储装置。
9.根据权利要求7所述的存储器系统,其中所述主机接口包括:
逻辑单元配置寄存器,存储所述初始逻辑单元信息;以及
协议组件,当接收到所述格式化请求时,从所述逻辑单元配置寄存器接收所述初始逻辑单元信息,并输出包括所述初始逻辑单元信息的所述内部格式化请求。
10.根据权利要求7所述的存储器系统,其中所述闪存转换层包括:
映射控制组件,当接收到所述内部格式化请求时,根据所述初始逻辑单元信息来输出初始化信号和格式化命令;以及
映射表,根据所述存储器系统的操作来存储关于逻辑单元编号和物理单元编号之间的映射的信息。
11.根据权利要求10所述的存储器系统,其中响应于所述初始化信号,所述映射表释放当前逻辑单元编号和物理单元编号之间的映射,并且初始化所有的所述物理单元编号。
12.一种操作存储器系统的方法,所述方法包括:
当从主机接收到格式化请求时,输出包括初始逻辑单元信息的内部格式化请求;
根据所述初始逻辑单元信息来初始化映射表,所述映射表存储关于逻辑单元编号和物理单元编号之间的映射的信息;
响应于所述内部格式化请求来生成格式化命令;以及
将所述格式化命令传送到存储装置,
其中,所述初始逻辑单元信息包括所述逻辑单元编号的设置值,并且当关于所述逻辑单元编号和所述物理单元编号之间的映射的信息改变时,所述设置值保持为初始设置值。
13.根据权利要求12所述的方法,其中初始化所述映射表包括:通过初始化所有的所述物理单元编号来释放所述逻辑单元编号和所述物理单元编号之间的映射。
14.一种存储器系统,包括:
存储器装置,包括用于存储系统数据的区域;以及
控制器,控制所述存储器装置,
其中所述控制器包括:
主机接口,包括存储初始逻辑单元信息的逻辑单元配置寄存器,并且从主机接收格式化请求并输出包括所述初始逻辑单元信息的内部格式化请求;
映射表,存储关于逻辑地址和物理地址之间的映射的映射信息;以及
闪存转换层,接收所述内部格式化请求,并基于所述初始逻辑单元信息来初始化所述映射表,
其中,所述初始逻辑单元信息包括每个逻辑单元的设置值,并且当所述映射信息改变时,所述设置值保持为初始设置值。
15.根据权利要求14所述的存储器系统,其中所述闪存转换层将用于删除所述系统数据的格式化命令传送到所述存储器装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2018-0157453 | 2018-12-07 | ||
KR1020180157453A KR20200069889A (ko) | 2018-12-07 | 2018-12-07 | 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111290971A CN111290971A (zh) | 2020-06-16 |
CN111290971B true CN111290971B (zh) | 2023-09-15 |
Family
ID=70972013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910930904.7A Active CN111290971B (zh) | 2018-12-07 | 2019-09-29 | 控制器、具有其的存储器系统及存储器系统的操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11157403B2 (zh) |
KR (1) | KR20200069889A (zh) |
CN (1) | CN111290971B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103389941A (zh) * | 2012-05-07 | 2013-11-13 | 群联电子股份有限公司 | 存储器格式化方法、存储器控制器及存储器存储装置 |
CN103530062A (zh) * | 2012-07-03 | 2014-01-22 | 群联电子股份有限公司 | 数据存储方法、存储器控制器与存储器存储装置 |
CN105830040A (zh) * | 2013-12-20 | 2016-08-03 | 拉姆伯斯公司 | 用于访问存储器的存储器装置 |
CN106201901A (zh) * | 2014-12-10 | 2016-12-07 | 爱思开海力士有限公司 | 包括映射表的控制器、包括半导体存储器件的存储系统及其操作方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100577380B1 (ko) * | 1999-09-29 | 2006-05-09 | 삼성전자주식회사 | 플래시 메모리와 그 제어 방법 |
US8392687B2 (en) | 2009-01-21 | 2013-03-05 | Micron Technology, Inc. | Solid state memory formatting |
US8296517B2 (en) * | 2009-08-19 | 2012-10-23 | Oracle International Corporation | Database operation-aware striping technique |
SG183887A1 (en) | 2010-03-05 | 2012-10-30 | Eye Fi Inc | Endless memory |
TWI563383B (en) * | 2012-04-25 | 2016-12-21 | Phison Electronics Corp | Memory formatting method, memory controller and memory storage apparatus |
US9575884B2 (en) * | 2013-05-13 | 2017-02-21 | Qualcomm Incorporated | System and method for high performance and low cost flash translation layer |
KR102188062B1 (ko) * | 2014-02-28 | 2020-12-07 | 삼성전자 주식회사 | 데이터 저장 장치의 동작 방법과 상기 데이터 저장 장치를 포함하는 시스템의 동작 방법 |
CN107506135B (zh) * | 2016-06-14 | 2022-05-06 | 杭州海康威视数字技术股份有限公司 | 一种数据处理方法、装置及系统 |
US10255177B2 (en) * | 2016-10-10 | 2019-04-09 | Dell Products, Lp | System and method for adaptive optimization for performance in solid state drives based on read/write intensity |
US10725941B2 (en) * | 2018-06-30 | 2020-07-28 | Western Digital Technologies, Inc. | Multi-device storage system with hosted services on peer storage devices |
-
2018
- 2018-12-07 KR KR1020180157453A patent/KR20200069889A/ko active Search and Examination
-
2019
- 2019-07-25 US US16/522,197 patent/US11157403B2/en active Active
- 2019-09-29 CN CN201910930904.7A patent/CN111290971B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103389941A (zh) * | 2012-05-07 | 2013-11-13 | 群联电子股份有限公司 | 存储器格式化方法、存储器控制器及存储器存储装置 |
CN103530062A (zh) * | 2012-07-03 | 2014-01-22 | 群联电子股份有限公司 | 数据存储方法、存储器控制器与存储器存储装置 |
CN105830040A (zh) * | 2013-12-20 | 2016-08-03 | 拉姆伯斯公司 | 用于访问存储器的存储器装置 |
CN106201901A (zh) * | 2014-12-10 | 2016-12-07 | 爱思开海力士有限公司 | 包括映射表的控制器、包括半导体存储器件的存储系统及其操作方法 |
Non-Patent Citations (4)
Title |
---|
Hive-a petabyte scale data warehouse using hadoop;Thusoo A;《2010 IEEE 26th international conference on data engineering》;996-1005 * |
Superblock FTL: A superblock-based flash translation layer with a hybrid address translation scheme;Jung D;《ACM Transactions on Embedded Computing Systems (TECS)》;20101231;1-41 * |
基于NAND闪存的固态存储系统设计及优化;刘烈超;《中国优秀硕士学位论文全文数据库信息科技辑》;20140615(第06期);I137-95 * |
大容量固态存储阵列的关键技术;李华;《中国优秀硕士学位论文全文数据库信息科技辑》(第04期);I137-47 * |
Also Published As
Publication number | Publication date |
---|---|
CN111290971A (zh) | 2020-06-16 |
US11157403B2 (en) | 2021-10-26 |
KR20200069889A (ko) | 2020-06-17 |
US20200183832A1 (en) | 2020-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108804023B (zh) | 数据存储装置及其操作方法 | |
CN110781096B (zh) | 用于通过预测需求时间来执行垃圾收集的设备和方法 | |
CN110390979B (zh) | 存储器控制器和具有存储器控制器的存储器系统 | |
CN111078582B (zh) | 基于模式调整映射段的存储器系统及其操作方法 | |
CN109783397B (zh) | 存储器系统及其操作方法 | |
CN110928807B (zh) | 用于检查存储器系统中的有效数据的设备和方法 | |
CN110232035B (zh) | 存储器系统以及存储器系统的操作方法 | |
CN110825659B (zh) | 用于检查存储器系统中的块中的有效数据的设备和方法 | |
CN110287133B (zh) | 存储器控制器及具有其的存储器系统 | |
CN110109851B (zh) | 具有主机和存储器控制器的电子系统及其操作方法 | |
US20200320012A1 (en) | Memory system and method for operating the same | |
KR102595233B1 (ko) | 데이터 처리 시스템 및 그것의 동작 방법 | |
CN110837342A (zh) | 数据存储装置及其操作方法 | |
KR20210003625A (ko) | 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법 | |
CN112015329A (zh) | 存储系统及其操作方法 | |
CN110825316A (zh) | 控制器及该控制器的操作方法 | |
CN111949566A (zh) | 用于传输存储器系统中的映射数据的设备和方法 | |
CN111813328A (zh) | 存储器系统及其操作方法 | |
CN110389907B (zh) | 电子装置 | |
KR20190095825A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
KR20190091035A (ko) | 메모리 시스템 및 그것의 동작 방법 | |
CN111290971B (zh) | 控制器、具有其的存储器系统及存储器系统的操作方法 | |
CN116048380A (zh) | 藉助于预定命令来进行存储器装置的数据存取控制的方法及设备 | |
CN115576869A (zh) | 存储装置及其操作方法 | |
US10942675B2 (en) | Memory system and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20240613 Address after: American Texas Patentee after: Mimi IP Co.,Ltd. Country or region after: U.S.A. Address before: Gyeonggi Do, South Korea Patentee before: Sk Hynix Inc. Country or region before: Republic of Korea |