CN111276582A - 940nm红外LED的外延结构及其制备方法 - Google Patents

940nm红外LED的外延结构及其制备方法 Download PDF

Info

Publication number
CN111276582A
CN111276582A CN202010219872.2A CN202010219872A CN111276582A CN 111276582 A CN111276582 A CN 111276582A CN 202010219872 A CN202010219872 A CN 202010219872A CN 111276582 A CN111276582 A CN 111276582A
Authority
CN
China
Prior art keywords
layer
growth
thickness
doping
covering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010219872.2A
Other languages
English (en)
Inventor
米洪龙
杨杰
关永莉
吴小强
杨鑫
周王康
申江涛
陕志芳
樊明明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanxi Feihong Micro Nano Photoelectronics Science & Technology Co ltd
Original Assignee
Shanxi Feihong Micro Nano Photoelectronics Science & Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanxi Feihong Micro Nano Photoelectronics Science & Technology Co ltd filed Critical Shanxi Feihong Micro Nano Photoelectronics Science & Technology Co ltd
Priority to CN202010219872.2A priority Critical patent/CN111276582A/zh
Publication of CN111276582A publication Critical patent/CN111276582A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种940nm红外LED的外延结构及其制备方法，属于显示设备领域。外延结构从下至上依次包括衬底(1)、衬底缓冲层(2)、下覆盖层(3)、下波导层(4)、第一有源层(5)、晶格缓冲层(6)、第二有源层(7)、上波导层(8)、电流限制层(9)、上覆盖层(10)、窗口层(11)和欧姆接触层(12)，所述第一覆盖层(3)包括第一覆盖层(3‑1)和第二覆盖层(3‑2)。本发明能提高外延结构的晶格质量、提供高势垒电子、减少阱垒的失配效应、提高有源层阱的质量、提高器件的发光效率、提高电子‑空穴的复合率而提升器件的发光效率、使器件电流可以均匀分布、提高欧姆接触质量，因而可以多方位地提高基于该外延结构的940nm红外LED的光电转换效率。

Description

940nm红外LED的外延结构及其制备方法
技术领域
本发明涉及显示设备技术领域，特别涉及一种940nm红外LED的外延结构及其制备方法。
背景技术
红外LED是一种将电能转换为光能的近红外发光器件，它具有体积小、功耗低、指向性好等一系列优点，泛用于遥控、遥测、光隔离、光开关、光电控制、目标跟踪等系统中。940nm红外LED主要用在家电类的红外遥控器中。由于940nm红外线为不可见光，因此对环境的影响很小、且红外光波动波长远小于无线电波的波长，所以940nm红外线遥控不会影响其它家用电器，也不会影响临近的无线电设备。然而，目前的940nm红外LED的光电转换效率较低，因此，如何提高940nm红外LED的光电转换效率，受到广泛关注。
发明内容
本发明的目的是提供一种能够提高940nm红外LED的光电转换效率的940nm红外LED的外延结构及其制备方法。
为解决上述技术问题，本发明采用的技术方案是：
第一方面，提供了一种940nm红外LED的外延结构，所述外延结构从下至上依次包括衬底、衬底缓冲层、下覆盖层、下波导层、第一有源层、晶格缓冲层、第二有源层、上波导层、电流限制层、上覆盖层、窗口层和欧姆接触层，所述第一覆盖层包括第一覆盖层和第二覆盖层。
可选地，所述衬底缓冲层的材质为GaAs，掺杂材料为Si，掺杂浓度为1×1018～2×1018cm-3，厚度为0.15～0.3μm。
可选地，所述第一覆盖层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，厚度为0.8～1μm；第二覆盖层的材质为(AlxGa(1-x))0.5As0.5，x的取值范围为0.2～0.4，厚度为0.3～0.4μm；第一覆盖层和第二覆盖层的掺杂材料均为Si，掺杂浓度均为1×1018～1.8×1018cm-3。
可选地，所述下波导层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，厚度为0.5～0.65μm。
可选地，所述第一有源层和第二有源层均为非对称耦合量子阱结构；所述非对称耦合量子阱结构包括交替生长的垒层和阱层；阱层的材质为InGaAs，厚度为0.004～0.006μm；垒层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，厚度为0.02～0.03μm。
可选地，所述第一有源层和第二有源层均由6对非对称耦合量子阱组成。
可选地，所述上波导层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，厚度为0.5～0.65μm。
可选地，所述电流限制层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.3～0.5，生长厚度为0.02～0.04μm，不掺杂。
可选地，所述上覆盖层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.3～0.5，厚度为0.3～0.4μm，掺杂材质为C，掺杂浓度为1×1018～1.2×1018cm-3。
可选地，所述窗口层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，厚度为6～7μm，掺杂材质为C，掺杂浓度为0.8×1018～1×1018cm-3。
可选地，所述欧姆接触层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，生长厚度为0.08～0.12μm，掺杂材质为C，掺杂浓度为5×1018～6×1018cm-3，生长温度为600～800℃。
第二方面，提供了一种940nm红外LED的外延结构的制备方法，其包括：
在衬底上生长衬底缓冲层，衬底缓冲层的材质为GaAs，掺杂材料为Si，掺杂浓度为1×1018～2×1018cm-3，生长厚度为0.15～0.3μm，生长温度为600～800℃；
在所述衬底缓冲层上生长下覆盖层，下覆盖层包括第一覆盖层的生长阶段和第二覆盖层的生长阶段；第一覆盖层的生长阶段材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2；第二覆盖层的生长阶段材质为(AlxGa(1-x))0.5As0.5，x的取值范围为0.2～0.4；第一覆盖层的生长阶和第二覆盖层的生长阶段的掺杂材料均为Si，掺杂浓度均为1×1018～1.8×1018cm-3，第一覆盖层的生长阶和第二覆盖层的生长阶段的生长温度均为600～800℃；第一覆盖层的生长厚度为0.8～1μm，第二覆盖层的生长厚度为0.3～0.4μm；
在所述第二覆盖层上生长下波导层，下波导层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，生长厚度为0.5～0.65μm，生长温度为600～800℃；
在所述下波导层上依次生长第一有源层、晶格缓冲层和第二有源层，所述第一有源层和第二有源层均为非对称耦合量子阱结构；所述非对称耦合量子阱结构包括交替生长的垒层和阱层；阱层的材质为InGaAs，厚度为0.004～0.006μm；垒层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，生长厚度为0.02～0.03μm；垒层和阱层的生长温度均为600～800℃；
在所述第二有源层上生长上波导层，上波导层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，生长厚度为0.5～0.65μm，生长温度为600～800℃；
在所述上波导层上生长电流限制层，电流限制层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.3～0.5，生长厚度为0.02～0.04μm，不掺杂，生长温度为600～800℃；
在所述电流限制层上生长上覆盖层，上覆盖层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.3～0.5，生长厚度为0.3～0.4μm，掺杂材质为C，掺杂浓度为1×1018～1.2×1018cm-3，生长温度为600～800℃；
在所述上覆盖层上生长窗口层，窗口层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，生长厚度为6～7μm，掺杂材质为C，掺杂浓度为0.8×1018～1×1018cm-3，生长温度为600～800℃；
在所述窗口层上生长欧姆接触层，欧姆接触层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，生长厚度为0.08～0.12μm，掺杂材质为C，掺杂浓度为5×1018～6×1018cm-3，生长温度为600～800℃。
上述所有可选技术方案均可任意组合，本发明不对一一组合后的结构进行详细说明。
本发明的实施例提供的技术方案可以包括以下有益效果：
通过设置外延结构包括衬底缓冲层、下覆盖层、下波导层、第一有源层、晶格缓冲层、第二有源层、上波导层、电流限制层、上覆盖层、窗口层和欧姆接触层，能够提高外延结构的晶格质量、提供高势垒电子、减少阱垒的失配效应、提高有源层阱的质量、提高器件的发光效率、提高电子-空穴的复合率而提升器件的发光效率、使器件电流可以均匀分布、提高欧姆接触质量，因而可以多方位地提高基于该外延结构的940nm红外LED的光电转换效率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1是本发明实施例提供的940nm红外LED的外延结构的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
如图1所示，本发明实施例提供的940nm红外LED的外延结构，其从下至上依次包括衬底1、衬底缓冲层2、下覆盖层3、下波导层4、第一有源层5、晶格缓冲层6、第二有源层7、上波导层8、电流限制层9、上覆盖层10、窗口层11和欧姆接触层12，所述第一覆盖层3包括第一覆盖层3-1和第二覆盖层3-2。
其中，衬底缓冲层2可以消除衬底1的缺陷，因而可以提高外延结构的晶格质量；下覆盖层3可以提供高势垒电子；第一有源层5和第二有源层7结合它们中间的晶格缓冲层6可以减少阱垒的失配效应，提高有源层阱的质量，从而可以提高器件的发光效率；电流限制层9能够阻挡了电子的逃逸，提高电子-空穴的复合率，从而提升器件的发光效率；窗口层11可以进行电流的扩展，使器件电流可以均匀分布；欧姆接触层12可以有效降低器件的电阻率，提高欧姆接触质量。下波导层4和上波导层8可以防止下覆盖层中的电子进入有源区而降低其发光效率。
可选地，所述衬底缓冲层2的材质为GaAs，掺杂材料为Si，掺杂浓度为1×1018～2×1018cm-3，厚度为0.15～0.3μm。
可选地，所述第一覆盖层3-1的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，厚度为0.8～1μm；第二覆盖层3-2的材质为(AlxGa(1-x))0.5As0.5，x的取值范围为0.2～0.4，厚度为0.3～0.4μm；第一覆盖层3-1和第二覆盖层3-2的掺杂材料均为Si，掺杂浓度均为1×1018～1.8×1018cm-3。
可选地，所述下波导层4的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，厚度为0.5～0.65μm。
可选地，所述第一有源层5和第二有源层7均为非对称耦合量子阱结构；所述非对称耦合量子阱结构包括交替生长的垒层和阱层；阱层的材质为InGaAs，厚度为0.004～0.006μm；垒层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，厚度为0.02～0.03μm。
可选地，所述第一有源层5和第二有源层7均由6对非对称耦合量子阱组成。
可选地，所述上波导层8的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，厚度为0.5～0.65μm。
可选地，所述电流限制层9的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.3～0.5，生长厚度为0.02～0.04μm，不掺杂。
可选地，所述上覆盖层10的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.3～0.5，厚度为0.3～0.4μm，掺杂材质为C，掺杂浓度为1×1018～1.2×1018cm-3。
可选地，所述窗口层11的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，厚度为6～7μm，掺杂材质为C，掺杂浓度为0.8×1018～1×1018cm-3；
可选地，所述欧姆接触层12的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，生长厚度为0.08～0.12μm，掺杂材质为C，掺杂浓度为5×1018～6×1018cm-3，生长温度为600～800℃。
本发明实施例还提供了一种940nm红外LED的外延结构的制备方法，其包括如下步骤：
S1，在衬底上生长衬底缓冲层，衬底缓冲层的材质为GaAs，掺杂材料为Si，掺杂浓度为1×1018～2×1018cm-3，生长厚度为0.15～0.3μm，生长温度为600～800℃；
S2，在所述衬底缓冲层上生长下覆盖层，下覆盖层包括第一覆盖层的生长阶段和第二覆盖层的生长阶段；第一覆盖层的生长阶段材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2；第二覆盖层的生长阶段材质为(AlxGa(1-x))0.5As0.5，x的取值范围为0.2～0.4；第一覆盖层的生长阶和第二覆盖层的生长阶段的掺杂材料均为Si，掺杂浓度均为1×1018～1.8×1018cm-3，第一覆盖层的生长阶和第二覆盖层的生长阶段的生长温度均为600～800℃；第一覆盖层的生长厚度为0.8～1μm，第二覆盖层的生长厚度为0.3～0.4μm；
S3，在所述第二覆盖层上生长下波导层，下波导层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，生长厚度为0.5～0.65μm，生长温度为600～800℃；
S4，在所述下波导层上依次生长第一有源层、晶格缓冲层和第二有源层，所述第一有源层和第二有源层均为非对称耦合量子阱结构；所述非对称耦合量子阱结构包括交替生长的垒层和阱层；阱层的材质为InGaAs，厚度为0.004～0.006μm；垒层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，生长厚度为0.02～0.03μm；垒层和阱层的生长温度均为600～800℃；
S5，在所述第二有源层上生长上波导层，上波导层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，生长厚度为0.5～0.65μm，生长温度为600～800℃；
S6，在所述上波导层上生长电流限制层，电流限制层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.3～0.5，生长厚度为0.02～0.04μm，不掺杂，生长温度为600～800℃；
S7，在所述电流限制层上生长上覆盖层，上覆盖层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.3～0.5，生长厚度为0.3～0.4μm，掺杂材质为C，掺杂浓度为1×1018～1.2×1018cm-3，生长温度为600～800℃；
S8，在所述上覆盖层上生长窗口层，窗口层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，生长厚度为6～7μm，掺杂材质为C，掺杂浓度为0.8×1018～1×1018cm-3，生长温度为600～800℃；
S9，在所述窗口层上生长欧姆接触层，欧姆接触层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，生长厚度为0.08～0.12μm，掺杂材质为C，掺杂浓度为5×1018～6×1018cm-3，生长温度为600～800℃。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (10)

1.一种940nm红外LED的外延结构，其特征在于，所述外延结构从下至上依次包括衬底(1)、衬底缓冲层(2)、下覆盖层(3)、下波导层(4)、第一有源层(5)、晶格缓冲层(6)、第二有源层(7)、上波导层(8)、电流限制层(9)、上覆盖层(10)、窗口层(11)和欧姆接触层(12)，所述第一覆盖层(3)包括第一覆盖层(3-1)和第二覆盖层(3-2)。
2.根据权利要求1所述的940nm红外LED的外延结构，其特征在于，所述衬底缓冲层(2)的材质为GaAs，掺杂材料为Si，掺杂浓度为1×1018～2×1018cm-3，厚度为0.15～0.3μm。
3.根据权利要求1所述的940nm红外LED的外延结构，其特征在于，所述第一覆盖层(3-1)的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，厚度为0.8～1μm；第二覆盖层(3-2)的材质为(AlxGa(1-x))0.5As0.5，x的取值范围为0.2～0.4，厚度为0.3～0.4μm；第一覆盖层(3-1)和第二覆盖层(3-2)的掺杂材料均为Si，掺杂浓度均为1×1018～1.8×1018cm-3。
4.根据权利要求1所述的940nm红外LED的外延结构，其特征在于，所述下波导层(4)的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，厚度为0.5～0.65μm。
5.根据权利要求1所述的940nm红外LED的外延结构，其特征在于，所述第一有源层(5)和第二有源层(7)均为非对称耦合量子阱结构；所述非对称耦合量子阱结构包括交替生长的垒层和阱层；阱层的材质为InGaAs，厚度为0.004～0.006μm；垒层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，厚度为0.02～0.03μm。
6.根据权利要求5所述的940nm红外LED的外延结构，其特征在于，所述第一有源层(5)和第二有源层(7)均由6对非对称耦合量子阱组成。
7.根据权利要求1所述的940nm红外LED的外延结构，其特征在于，所述上波导层(8)的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，厚度为0.5～0.65μm。
8.根据权利要求1所述的940nm红外LED的外延结构，其特征在于，所述电流限制层(9)的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.3～0.5，生长厚度为0.02～0.04μm，不掺杂。
9.根据权利要求1所述的940nm红外LED的外延结构，其特征在于，所述上覆盖层(10)的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.3～0.5，厚度为0.3～0.4μm，掺杂材质为C，掺杂浓度为1×1018～1.2×1018cm-3；
所述窗口层(11)的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，厚度为6～7μm，掺杂材质为C，掺杂浓度为0.8×1018～1×1018cm-3；
所述欧姆接触层(12)的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，生长厚度为0.08～0.12μm，掺杂材质为C，掺杂浓度为5×1018～6×1018cm-3，生长温度为600～800℃。
10.一种940nm红外LED的外延结构的制备方法，其特征在于，包括：
在衬底上生长衬底缓冲层，衬底缓冲层的材质为GaAs，掺杂材料为Si，掺杂浓度为1×1018～2×1018cm-3，生长厚度为0.15～0.3μm，生长温度为600～800℃；
在所述衬底缓冲层上生长下覆盖层，下覆盖层包括第一覆盖层的生长阶段和第二覆盖层的生长阶段；第一覆盖层的生长阶段材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2；第二覆盖层的生长阶段材质为(AlxGa(1-x))0.5As0.5，x的取值范围为0.2～0.4；第一覆盖层的生长阶和第二覆盖层的生长阶段的掺杂材料均为Si，掺杂浓度均为1×1018～1.8×1018cm-3，第一覆盖层的生长阶和第二覆盖层的生长阶段的生长温度均为600～800℃；第一覆盖层的生长厚度为0.8～1μm，第二覆盖层的生长厚度为0.3～0.4μm；
在所述第二覆盖层上生长下波导层，下波导层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，生长厚度为0.5～0.65μm，生长温度为600～800℃；
在所述下波导层上依次生长第一有源层、晶格缓冲层和第二有源层，所述第一有源层和第二有源层均为非对称耦合量子阱结构；所述非对称耦合量子阱结构包括交替生长的垒层和阱层；阱层的材质为InGaAs，厚度为0.004～0.006μm；垒层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，生长厚度为0.02～0.03μm；垒层和阱层的生长温度均为600～800℃；
在所述第二有源层上生长上波导层，上波导层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.05～0.1，生长厚度为0.5～0.65μm，生长温度为600～800℃；
在所述上波导层上生长电流限制层，电流限制层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.3～0.5，生长厚度为0.02～0.04μm，不掺杂，生长温度为600～800℃；
在所述电流限制层上生长上覆盖层，上覆盖层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.3～0.5，生长厚度为0.3～0.4μm，掺杂材质为C，掺杂浓度为1×1018～1.2×1018cm-3，生长温度为600～800℃；
在所述上覆盖层上生长窗口层，窗口层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，生长厚度为6～7μm，掺杂材质为C，掺杂浓度为0.8×1018～1×1018cm-3，生长温度为600～800℃；
在所述窗口层上生长欧姆接触层，欧姆接触层的材质为(AlxGa(1-x))0.5As0.5，x取值范围为0.1～0.2，生长厚度为0.08～0.12μm，掺杂材质为C，掺杂浓度为5×1018～6×1018cm-3，生长温度为600～800℃。
CN202010219872.2A 2020-04-30 2020-04-30 940nm红外LED的外延结构及其制备方法 Withdrawn CN111276582A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010219872.2A CN111276582A (zh) 2020-04-30 2020-04-30 940nm红外LED的外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010219872.2A CN111276582A (zh) 2020-04-30 2020-04-30 940nm红外LED的外延结构及其制备方法

Publications (1)

Publication Number Publication Date
CN111276582A true CN111276582A (zh) 2020-06-12

Family

ID=71000871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010219872.2A Withdrawn CN111276582A (zh) 2020-04-30 2020-04-30 940nm红外LED的外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111276582A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117976791A (zh) * 2024-03-28 2024-05-03 南昌凯捷半导体科技有限公司 一种940nm反极性红外LED外延片及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1361933A (zh) * 1999-07-16 2002-07-31 安捷伦科技有限公司 氮化物半导体分层结构以及结合该分层结构部分的氮化物半导体激光器
US20100040103A1 (en) * 2008-08-12 2010-02-18 Hitachi, Ltd Semiconductor device
US20150030046A1 (en) * 2013-07-25 2015-01-29 Toyoda Gosei Co., Ltd. Group III Nitride Semiconductor Light-Emitting Device
CN106299058A (zh) * 2016-08-30 2017-01-04 扬州乾照光电有限公司 一种用于倒装红外发光二极管的外延片
CN108878607A (zh) * 2017-05-12 2018-11-23 光电子株式会社 具有变形补偿层的红外线发光二极管及其制造方法
CN110137325A (zh) * 2019-04-15 2019-08-16 深圳先进技术研究院 红外led器件及其制备方法
KR20190098380A (ko) * 2018-02-14 2019-08-22 광전자 주식회사 변형 보상 양자 장벽층 및 버퍼층을 포함하는 활성층을 가지는 적외선 발광 다이오드 및 그 제조 방법
CN212011015U (zh) * 2020-04-30 2020-11-24 山西飞虹微纳米光电科技有限公司 940nm红外LED的外延结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1361933A (zh) * 1999-07-16 2002-07-31 安捷伦科技有限公司 氮化物半导体分层结构以及结合该分层结构部分的氮化物半导体激光器
US20100040103A1 (en) * 2008-08-12 2010-02-18 Hitachi, Ltd Semiconductor device
US20150030046A1 (en) * 2013-07-25 2015-01-29 Toyoda Gosei Co., Ltd. Group III Nitride Semiconductor Light-Emitting Device
CN106299058A (zh) * 2016-08-30 2017-01-04 扬州乾照光电有限公司 一种用于倒装红外发光二极管的外延片
CN108878607A (zh) * 2017-05-12 2018-11-23 光电子株式会社 具有变形补偿层的红外线发光二极管及其制造方法
KR20190098380A (ko) * 2018-02-14 2019-08-22 광전자 주식회사 변형 보상 양자 장벽층 및 버퍼층을 포함하는 활성층을 가지는 적외선 발광 다이오드 및 그 제조 방법
CN110137325A (zh) * 2019-04-15 2019-08-16 深圳先进技术研究院 红外led器件及其制备方法
CN212011015U (zh) * 2020-04-30 2020-11-24 山西飞虹微纳米光电科技有限公司 940nm红外LED的外延结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117976791A (zh) * 2024-03-28 2024-05-03 南昌凯捷半导体科技有限公司 一种940nm反极性红外LED外延片及其制备方法

Similar Documents

Publication Publication Date Title
CN102184999B (zh) 基于npn结构的激光光伏电池及其制备工艺
CN105097977B (zh) 多结太阳能电池外延结构
CN103000758B (zh) 双面外延生长GaAs三结太阳能电池的制备方法
KR20120100296A (ko) 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법
CN112103356B (zh) 一种高效三结砷化镓太阳电池及制作方法
CN109728119B (zh) 一种石墨烯/AlGaAs/GaAs/GaInAs多异质结太阳能电池及其制备方法
CN102651420A (zh) 双结GaAs叠层激光光伏电池及其制备方法
CN103247635B (zh) Pnp结构的激光光伏电池及其制备方法
CN212011015U (zh) 940nm红外LED的外延结构
CN111276582A (zh) 940nm红外LED的外延结构及其制备方法
CN105576068B (zh) 一种双面生长的InP五结太阳电池
US20110220198A1 (en) Method and Device Utilizing Strained AZO Layer and Interfacial Fermi Level Pinning in Bifacial Thin Film PV Cells
CN104009046B (zh) 倒装结构的激光光伏电池及其制作方法
CN108735848A (zh) 多结叠层激光光伏电池及其制作方法
TW201318189A (zh) 化合物半導體太陽能電池製造用積層體、化合物半導體太陽能電池及其製造方法
CN110085713A (zh) 一种带有插入层的多量子阱发光二极管及其制备方法
CN105355668A (zh) 一种具有非晶态缓冲层结构的In0.3Ga0.7As电池及制备方法
CN103123923B (zh) 一种激光光伏电池及其制作方法
CN206282867U (zh) 一种正向失配四结太阳能电池
CN205016542U (zh) 多结太阳能电池外延结构
CN210052751U (zh) 多结太阳能电池
CN102779865A (zh) 一种以锗为隧穿结的硅基三结太阳能电池
CN103165720B (zh) 正装三结级联太阳电池及其制备方法
CN103311354B (zh) Si衬底三结级联太阳电池及其制作方法
CN103117286B (zh) 激光光伏电池及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200612