CN111276449A - 半导体封装、用于半导体封装的金属板以及用于制造半导体封装的方法 - Google Patents

半导体封装、用于半导体封装的金属板以及用于制造半导体封装的方法 Download PDF

Info

Publication number
CN111276449A
CN111276449A CN201911233237.3A CN201911233237A CN111276449A CN 111276449 A CN111276449 A CN 111276449A CN 201911233237 A CN201911233237 A CN 201911233237A CN 111276449 A CN111276449 A CN 111276449A
Authority
CN
China
Prior art keywords
pattern
semiconductor package
average roughness
plate surface
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911233237.3A
Other languages
English (en)
Inventor
T·施特克
M·施塔德勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111276449A publication Critical patent/CN111276449A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种半导体封装，该半导体封装包括：半导体芯片、封装体、金属板，该封装体将半导体芯片封装在内，该金属板具有第一板表面和相对置的第二板表面，其中，第一板表面在封装体上露出，其中，半导体芯片布置在第二板表面上，其中，第一板表面具有如下图案：该图案具有第一图块和第二图块，第一图块具有第一平均粗糙度，第二图块具有第二平均粗糙度，其中，第一平均粗糙度大于第二平均粗糙度。

Description

半导体封装、用于半导体封装的金属板以及用于制造半导体 封装的方法
技术领域
本发明涉及一种半导体封装
Figure BDA0002304146390000011
一种用于半导体封装的金属板以及一种制造半导体封装的方法。
背景技术
半导体封装在运行中可能具有显著的发热，这种发热必须通过安装冷却体来耗散。在此，至关重要的是将放热源(例如半导体芯片)与冷却体之间的热阻保持得尽可能小，以便确保尽可能高效的散热。同时，半导体封装例如可以具有电镀施加的层，这些电镀施加的层例如可以用于焊接半导体封装与电路板。在焊接过程期间，在这种电镀层中例如可能产生不平整(Unebenheit)，这种不平整会增大半导体芯片与冷却体之间的导热路径并且因此增大热阻。通过使用改善的半导体封装、改善的金属板以及用于制造半导体封装的改善的方法，可以使这种不平整最小化。
发明内容
通过独立权利要求的特征解决本发明所基于的任务。本发明的有利构型和扩展方案在从属权利要求中说明。
具体示例涉及一种半导体封装，该半导体封装包括：半导体芯片、封装体和金属板，该封装体将半导体芯片封装在内，该金属板具有第一板表面和相对置的第二板表面，其中，第一板表面在封装体上露出，其中，半导体芯片布置在第二板表面上，其中，第一板表面具有如下图案：该图案具有第一图块(Parzelle)和第二图块，该第一图块具有第一平均粗糙度，该第二图块具有第二平均粗糙度，其中，第一平均粗糙度大于第二平均粗糙度。
具体示例涉及一种用于半导体封装的金属板，该金属板包括第一板表面和相对置的第二板表面，其中，第二板表面构造成安装在半导体芯片上，其中，第一板表面具有由如下图案：该图案由具有第一平均粗糙度的第一图块和具有第二平均粗糙度的第二图块构成，其中，第一平均粗糙度大于第二平均粗糙度。
具体示例涉及一种用于制造半导体封装的方法，该方法包括：提供半导体芯片；提供具有第一板表面和相对置的第二板表面的金属板，其中，半导体芯片布置在第二板表面上；将半导体芯片封装在封装体内，其中，第一板表面在封装体上露出，其中，第一板表面具有如下图案：该图案由具有第一平均粗糙度的第一图块和具有第二平均粗糙度的第二图块构成，其中，第一平均粗糙度大于第二平均粗糙度。
附图说明
所附的附图示出示例并且用于结合说明书来阐释本发明的基本特征。附图的元素不一定必须按比例缩放。相同的附图标记可以表示相应的、相似的或相同的部分。
图1A和图1B以截面图(图1A)和俯视图(图1B)示出半导体封装的示意图；
图2A至图2C在不同工艺步骤中示出半导体封装的示意性截面图，该半导体封装与电路板和冷却体连接；
图3A至3I示意性地示出电镀施加的层的立体视图，所述电镀施加的层分布在如下图案上：该图案由具有相对于彼此不同的平均粗糙度的第一图块和第二图块构成；
图4示意性地示出第一图块的冲裁件的立体视图，该第一图块具有相对较高的平均粗糙度；
图5示出用于半导体封装的金属板；
图6示出用于半导体封装的金属板的一种替代示例，其中，由第一图块和第二图块构成的图案具有附加的框架；
图7A至7F示出由第一图块和第二图块构成的图案的不同示例；
图8示出用于制造半导体封装的方法的流程图。
具体实施方式
以下对包含一个或多个半导体芯片的半导体封装进行描述。所述半导体芯片可以是不同类型的并且可以通过不同的技术制造。半导体芯片例如可以设计为功率半导体芯片——例如功率MOSFETs(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、JFETs(结型场效应晶体管)、功率双极型晶体管或功率二极管。在一种实施方式中，半导体芯片可以具有垂直结构，即可以如此制造半导体芯片，使得电流可以在垂直于半导体芯片的主表面的方向上流动。在一种实施方式中，具有垂直结构的半导体芯片可以在其两个主表面上(即在其上侧和下侧上)具有接通元件。此外，在下文中所描述的半导体封装可以包括如下集成电路：该集成电路用于控制其他半导体芯片的集成电路(例如功率半导体芯片的集成电路)。半导体芯片例如可以由诸如Si、SiC、SiGe、GaAs或GaN的特定半导体材料制成。
以下描述用于半导体封装的金属板。金属板可以由任何合适的金属或任何合适的金属合金构成。金属板例如可以包括Al、Cu或Fe，或者由Al、Cu或Fe构成。金属板例如可以是引线框架的一部分。金属板可以是薄的，并且例如可以具有不大于0.5mm、不大于1.0mm、不大于2.0mm或不大于5.0mm的厚度。
图1A以侧视图示出半导体封装100的示例。半导体封装100具有半导体芯片102、封装体104和金属板106，该金属板具有第一板表面106_1和相对置的第二板表面106_2。第一板表面106_1在封装体104上露出，半导体芯片102布置在第二板表面106_2上并且由封装体104封装在内。
图1B示出半导体封装100的俯视图，即示出封装体104的在如下侧上的俯视图：第一板表面106_1在该侧上露出。金属板106在第一板表面106_1上具有如下图案：该图案具有第一图块108和第二图块110，该第一图块具有第一平均粗糙度，该第二图块具有第二平均粗糙度，其中，第一平均粗糙度大于第二平均粗糙度。换句话说，第一平均粗糙度可以是相对较高的平均粗糙度，第二平均粗糙度可以是相对较低的平均粗糙度(平均粗糙度说明表面上的测量点至中心线的平均距离，其中，参考节段内的中心线如此穿过实际轮廓，使得将关于该中心线的轮廓偏差之和最小化)。
半导体封装100例如可以是功率半导体封装，该功率半导体封装设计用于处理高电流(例如约100A、300A、500A、1kA、2kA或更高的电流)和/或高电压(例如约20V、200V、500V或1000V的电压)。半导体封装100可以具有几毫米到几厘米的基本上矩形的尺寸。长度L和宽度B例如可以是约5mm、10mm、15mm、20mm或50mm。半导体封装100的高度H例如可以是约0.5mm、2mm、10mm、15mm或更大。
半导体芯片102可以是构造用于处理高电流和/或高电压的功率半导体芯片。根据一个示例，半导体芯片102与金属板106电绝缘。根据另一示例，半导体芯片102例如通过如下电极与金属板106电连接：该电极布置在半导体芯片102的面向第二板表面106_2的表面上。半导体芯片102在运行中产生热量，必须将该热量(例如通过包括金属板106的热传导路径)从半导体封装100中排走。
封装体104可以由塑料材料构成，或者具有塑料材料和填充颗粒。封装体104尤其可以涉及已经在注塑工具中制成的成型体(英语“moldedbody”)。金属板106可以在封装体104上在半导体封装100的第一主侧100_1上露出。
半导体封装100可以在与第一主侧100_1相对置的第二主侧100_2上具有外接通部112。外接通部112可以构造用于实现至半导体芯片102和/或至半导体封装100的其他电子元件的电接通。外接通部112可以构造用于将半导体封装在客户侧(kundenseitig)固定在另一电子构件(例如电路板)上并将半导体封装与该电子构件电连接。外接通部112例如可以涉及鸥翼式(英语“gull wing”)接通部。外接通部112可以是引线框架的一部分。
金属板106可以是构造用于承载半导体芯片102的裸片焊盘(Diepad)。根据另一示例，金属板106可以是固定在半导体芯片102上(例如芯片背侧)的夹子。在这种情况下，半导体封装100可以具有附加的裸片焊盘。金属板106可以是引线框架(英语“leadframe”)的一部分。根据一个示例，金属板106和外接通部112可以是同一引线框架的一部分。金属板106可以构成半导体封装100的第一主侧100_1的一大部分、或者甚至绝大部分——例如约50％、70％、90％或者甚至100％。金属板106可以具有任何合适的轮廓——例如基本上矩形或方形的轮廓。金属板106可以具有从几毫米到几厘米(例如约6mm、8mm、10mm、15mm、20mm、4cm、8cm或更大)的长度l和宽度b。金属板106例如可以具有0.3mm、0.5mm、0.7mm、1mm、1.5mm、2mm、4mm或更大的厚度d。
第一板表面106_1可以完全或部分地被具有第一图块108和第二图块110的图案覆盖。如还将在下文中更详细阐述地，第一板表面106_1尤其可以具有未被该图案覆盖的边缘。
第一图块108和第二图块110可以全部具有相同或不同的尺寸。例如，与图案内部的图块相比，沿着图案边缘的图块可以具有不同的尺寸。在图1B的示例中示出布置成棋盘图案的第一图块108和第二图块110。然而，第一图块和第二图块108、110也可以布置成另一图案。合适的图案的示例在下文中更详细地描述。
第一图块和第二图块108、110例如可以具有小于2mm、尤其小于1.5mm的棱边长度k，该棱边长度例如约为1.0mm或更小或者甚至仅约为0.5mm。
第一图块108例如可以具有10μm或更大(尤其30μm)的平均粗糙度。第一图块108中的表面不平整的最大高度可以小于50μm、小于40μm、小于30μm或小于20μm。第二图块110例如可以具有0.5μm或更小(尤其0.2μm或更小)的平均粗糙度。第二图块110中的表面不平整的最大高度可以小于20μm、小于10μm、小于5μm或小于2μm。
第一图块和第二图块108、110的图案可以如此地构造，使得两个相邻的第二图块110在角114处彼此最大化地直接邻接、却不具有公共棱边部分。该图案可以如此构造，使得该图案不具有沿着任一方向具有大于1.0mm、大于1.2mm、大于1.5mm或大于2mm的延伸的第二图块110。
根据另一示例，该图案如此构造，使得至少一个第二图块110沿着第一方向具有大于1mm、大于1.2mm、大于1.5mm或大于2mm的延伸，然而沿着垂直于第一方向的第二方向却具有不超过1mm或1.2mm或1.5mm或2mm的延伸。
半导体封装100可以构造用于借助电镀层(例如锡层)覆盖外接通部112。该电镀施加的层例如可以用于将半导体封装100通过外接通部112固定在电路板上(即该电镀施加的层可以用作焊料层)。这种层的电沉积可以包括将半导体封装100浸入到电镀槽(例如锡槽)中。
图2A示出在将第一电镀层116电沉积到外接通部112上之后的半导体封装200。半导体封装200与半导体封装100的不同之处仅在于半导体封装200不具有如下图案：该图案具有第一图块108和第二图块110，该第一图块具有第一平均粗糙度，该第二图块具有第二平均粗糙度。
通过将半导体封装200浸入到电镀槽中，因为金属板106也像外接通部112那样在封装体104上露出，因此不仅在外接通部112上产生第一电镀层116，而且也在金属板106上(以不期望的方式)产生第二电镀层118。
图2B示出被安装在电路板202上之后的半导体封装200。半导体封装200到电路板202的安装可以包括回流焊过程，通过该回流焊过程不仅使第一电镀层116而且使第二电镀层118液化。如图2B所示，这例如可能导致第二电镀层118由于其表面张力而形成不平整。这种不平整在半导体封装200上具有一定深度t。该深度t例如可以是40μm或更大。
图2C示出在将冷却体204安装在金属板106上方之后的半导体封装200。导热膏206布置在冷却体204与第二电镀层118之间。导热膏206能够实现从金属板106到冷却体204的热量传递，同时该导热膏可以确保金属板106与冷却体204电绝缘。
由于第二电镀层118中的上述不平整，为了确保金属板106与冷却体204之间的电绝缘，必要的是：不能仅以最小层厚度施加导热膏206。替代地，必须以如此的厚度施加导热膏206，使得也克服第二电镀层中的不平整的最大深度t。由此，金属板106与冷却体204之间的热阻增大。
这种问题可以通过如下方式解决：在将半导体封装200浸入到电镀槽期间给金属板106设置覆盖物。在这种情况下，甚至完全不会形成第二电镀层118，因此也不会形成第二电镀层中的不平整。然而，这具有如下缺点：金属板106的这种选择性的覆盖物(以及在安装冷却体204之前对覆盖物的移除)使得半导体封装200的制造过程的造价提高。
然而，可以通过在上文中描述的图案来将第二电镀层118中的不平整的最大深度t减小到可接受的程度或者甚至几乎消除，其中，该图案具有第一图块108和第二图块110，该第一图块具有第一平均粗糙度，该第二图块具有第二平均粗糙度。即，该图案造成如下情况：第二电镀层118在液化之后尤其积聚在具有相对较低的平均粗糙度的第二图块110上方，因此与不存在该图案的情况相比，第二电镀层形成相对较低的不平整。在此，术语“平均粗糙度”表示第一板表面106_1的表面粗糙度(尤其第一图块108的有意光滑表面和第二图块110的有意不平整)的量度。相反，术语“深度”表示在回流焊接过程之后施加的层118的表面不规则的高度。
图3A至3I示出已经以8μm的厚度电镀施加到由第一图块108和第二图块110构成的图案上的锡层302(图3A)。在已经将锡层302例如在回流炉中液化之后，在内聚力的影响下，锡层开始积聚在具有相对较低的平均粗糙度的第二图块110上方(图3B-3H)。可以通过使锡层302的表面张力最小化来造成锡层302在第二块图110上方的这种积聚，其中，锡层302积聚在表面的如下部分上：该部分具有比表面的其他部分更低的平均粗糙度。换句话说，具有相对较高的平均粗糙度的第一图块108上方的锡层302被挤向旁边。子图3I示出此过程的结果：锡层302(几乎)仅布置在第二图块110上方。
图3I中所示的将之前连续的锡层302分成单个的、几乎不连续的锡斑具有如下效果：锡中的不平整(如图2B和图2C所示)具有比在连续锡层中更小的最大深度t。换句话说，与图2B中的随机连续的锡层相比，如图3I中的由第一图块和第二图块108、110构成的图案上方的锡斑具有更小的平均深度t。随机连续的锡层中的深度t可能由于如下情况而产生：在回流焊过程中，在不存在下板表面的表面构型(图案)的情况下，锡层可能形成具有相对较大深度t的随机不平整。相反，通过板表面的构型(即通过图案)可以有效地限制形成的不平整的深度t。通过该图案，最大深度t例如可以从约32μm减小至约18μm——即减小约44％。换句话说，从没有图案的情况到借助图案的情况，电镀施加在金属板106上的层118的平均深度t例如可以从约40μm减小至例如20μm或18μm或更小。
与电镀槽中的金属板106的上述覆盖物相比，具有第一图块和第二图块108、110的图案可以具有以下优点：图案更容易产生，因此使得半导体封装100的制造过程更便宜。
第一图块108可以具有带有相对较高的平均粗糙度的任意表面结构——例如对称结构或非对称结构。表面结构可以具有凹部和/或凸起。表面结构可以具有隆起、沟槽、凹陷、坑洼等。
根据一个示例，可以通过使金属板106经受辊压过程(Walzprozess)和/或冲压过程来产生具有第一图块和第二图块108、110的图案，其中，将图案的反面从辊压工具或冲压工具转印到金属板106上。
图4示出具有相对较高的平均粗糙度的第一图块108的冲裁件400的立体视图。在图4的示例中示出一种可能的表面结构，第一图块108可以具有该表面结构并且该表面结构具有期望的平均粗糙度。
在图4的示例中，第一图块108的表面具有布置成矩阵的多个金字塔形的尖端402。金字塔形的尖端402例如可以具有10μm、20μm、30μm、40μm或更高的高度。金字塔形的尖端402例如可以具有10μm、20μm、30μm、40μm的底部长度。也可以设想，第一图块108例如具有圆锥形的尖端，或者具有不以矩阵对齐而是以另一布置对齐的尖端。
图5示出金属板500的示例。金属板500可以与金属板106相同并且可以替代金属板106在半导体封装100中使用。
金属板500可以具有与已经关于金属板106描述过的相同的图案，该图案由第一图块和第二图块108、110构成。根据一个示例，该图案可以覆盖金属板500的整个上表面。根据另一示例，该图案可以仅覆盖金属板500的上表面的一部分。金属板500尤其可以具有围绕由第一图块和第二图块108、110构成的图案布置的边缘502。边缘502可以完全包围该图案。
整个边缘502可以具有相对较低的平均粗糙度(即与第二图块110相同的平均粗糙度)。边缘502可以具有至少0.2mm、尤其至少0.4mm或至少0.6mm的最小宽度b最小。边缘502可以具有1.5mm或更小、尤其1.0mm或更小的最大宽度b最大。
边缘502可以在如下位置处具有局部宽度b0：在该位置处，由第一图块和第二图块108、110构成的图案的外部图块504是第二图块110。边缘502可以如此地构造，使得不会有外部图块504的局部宽度b0和棱边长度k的总和大于1.5mm或大于1.2mm或大于1.0mm。
具有相对较低的平均粗糙度的边缘502可以具有改善封装体104的制造的目的。封装体例如可以通过注塑工艺制造。在此，将金属板106或500如此放置在注塑工具中，使得第二板表面106_2指向注塑工具的腔体。由于边缘502具有相对较低的平均粗糙度，使得该边缘可以紧靠在注塑工具上。由此防止注塑物料能够到达第一板表面106_1。注塑物料到达第一板表面例如可能会增大金属板106或500与冷却体204之间的热阻。
边缘502的最小宽度b最小可以如此选择，使得边缘502在注塑工具中可以完全地密封第一板表面106_1。边缘502的最大宽度b最大可以如此选择，使得第二电镀层118(参见上文)在边缘上方的不平整不大于其在由第一图块和第二图块108、110构成的图案上方的不平整。
图6示出金属板600的另一示例，除了以下提及的区别之外，该金属板可以与金属板106或500相同。
金属板600也具有由第一图块和第二图块108、110构成的图案以及边缘502。附加地，金属板600还具有框架602，该框架具有相对较高的平均粗糙度。框架602可以完全地或至少部分地包围由第一图块和第二图块108、110构成的图案。框架602可以具有如下目的：防止外部图块504(第二图块110)直接与具有相对较低的平均粗糙度的边缘502邻接。因此，在金属板600中不会发生将外部图块504的棱边长度k与局部边缘宽度b0相加的情况(参见图5)。
因此，与在金属板500上相比，具有相对较低平均粗糙度的表面上的斑的尺寸在金属板600上被更大程度地限制。这可以有助于更有针对性地限制金属板600上的第二电镀层118中的不平整的最大深度t。
图7A-7F示出由第一图块和第二图块108、110构成的可能图案的示例，金属板106、500和600可以具有这些图案而不是棋盘图案。
根据图7A的示例，第一图块和第二图块108、110可以具有三角形(例如等边三角形)的形状。三角形可以布置成矩阵。
根据图7B的示例，第一图块和第二图块108、110可以具有圆形的形状。圆形可以布置成矩阵。相邻的圆形可以分别相切。相邻的圆形之间的间隙702可以具有相对较低的平均粗糙度。
根据图7C的示例，彼此相继的间隙702可以分别具有相对较低的平均粗糙度和相对较高的平均粗糙度。
根据图7D的示例，第一图块和第二图块108、110可以是规则的六边形。第一图块108或第二图块110可以布置成彼此相继的行或列。
根据图7E的示例，第一图块108或第二图块110也可以布置成彼此相继的对角线。
根据图7F的示例，第一图块和第二图块108、110可以分别具有矩形形状并且交替地彼此相继布置。
图8示出用于制造半导体封装的方法800的流程图。方法800例如可以用于制造半导体封装100。
方法800包括：在801中提供半导体芯片；在802中提供具有第一板表面和相对置的第二板表面的金属板，其中，半导体芯片布置在第二板表面上；在803中将半导体芯片封装在封装体内，其中，第一板表面在封装体上露出，其中，第一板表面具有如下图案：该图案具有第一图块和第二图块，该第一图块具有第一平均粗糙度，该第二图块具有第二平均粗糙度，其中，第一平均粗糙度大于第二平均粗糙度。
根据一个示例，方法800还可以包括冲压金属板，以便产生所述图案。根据另一示例，方法800可以包括辊压金属板，以便产生所述图案。所述冲压或辊压例如可以是如下分离过程的一部分：借助该分离过程将金属板从引线框架中分离出。根据一个示例，方法800还可以包括在第一板表面上电沉积金属层。电沉积例如可以通过将半导体封装浸入到电镀槽(例如锡槽)中来进行。方法800还可以包括将导热膏施加在金属层上以及将冷却体布置在导热膏上。
在下文中，根据示例更详细地阐述半导体封装、用于半导体封装的金属板以及用于制造半导体封装的方法。
示例1是一种半导体封装，该半导体封装包括：半导体芯片、封装体、金属板，该封装体将半导体芯片封装在内，该金属板具有第一板表面和相对置的第二板表面，其中，第一板表面在封装体上露出，其中，半导体芯片布置在第二板表面上，其中，第一板表面具有如下图案：该图案具有第一图块和第二图块，该第一图块具有第一平均粗糙度，该第二图块具有第二平均粗糙度，其中，第一平均粗糙度大于第二平均粗糙度。
示例2是根据示例1的半导体封装，其中，所述图案包括棋盘图案或由布置成矩阵的三角形、圆形、六边形或矩形构成的图案。
示例3是根据示例1或2的半导体封装，其中，第一图块具有10μm或更高(尤其30μm)的平均粗糙度。
示例4是根据示例3的半导体封装，其中，第二图块具有0.5μm或更低(尤其0.2μm或更低)的平均粗糙度。
示例5是根据以上示例中任一项所述的半导体封装，其中，第一图块具有1.5mm或更小(尤其1.0mm或更小)的棱边长度。
示例6是根据以上示例中任一项所述的半导体封装，其中，所述图案完全由第一板表面的边缘包围，其中，该边缘具有至少0.2mm(尤其至少0.4mm)的宽度，其中，该边缘具有第二平均粗糙度。
示例7是根据示例6的半导体封装，其中，边缘的宽度为1.5mm或更小、尤其1.0mm或更小。
示例8是根据以上示例中任一项所述的半导体封装，该半导体封装还包括：电镀层，该电镀层施加在所述图案上，其中，该电镀层尤其布置在第二图块上方。
示例9是根据示例8所述的半导体封装，该半导体封装还包括：冷却体，该冷却体布置在第一板表面上，其中，在冷却体与电镀层之间布置有导热膏。
示例10是根据示例8或9所述的半导体封装，其中，电镀层具有10μm或更低(尤其9μm或更低)的平均粗糙度。
示例11是根据以上示例中任一项所述的半导体封装，其中，第一板表面在封装体的第一表面上露出，该半导体封装还包括：外接通部，该外接通部布置在封装体的与第一表面相对置的第二表面上。
示例12是用于半导体封装的金属板，该金属板包括第一板表面和相对置的第二板表面，其中，第二板表面构造成安装在半导体芯片上，其中，第一板表面具有如下图案：该图案由具有第一平均粗糙度的第一图块和具有第二平均粗糙度的第二图块构成，其中，第一平均粗糙度大于第二平均粗糙度。
示例13是根据示例12所述的半导体封装，其中，所述图案包括棋盘图案。
示例14是用于制造半导体封装的方法，该方法包括：提供半导体芯片；提供具有第一板表面和相对置的第二板表面的金属板，其中，半导体芯片布置在第二板表面上；将半导体芯片封装在封装体内，其中，第一板表面在封装体上露出，其中，第一板表面具有如下图案：该图案由具有第一平均粗糙度的第一图块和具有第二平均粗糙度的第二图块构成，其中，第一平均粗糙度大于第二平均粗糙度。
示例15是根据示例14的方法，该方法还包括：冲压金属板，以便产生所述图案。
示例16是根据示例14的方法，该方法还包括：辊压金属板，以便产生所述图案。
示例17是根据示例14至16中任一项所述的方法，该方法还包括：在第一板表面上电沉积金属层。
示例18是根据示例17的方法，该方法还包括：将导热膏施加在该金属层上，并且将冷却体布置在该导热膏上。
示例19是用于制造半导体封装的设备，其中，该设备具有用于执行根据示例14至18中任一项所述的方法的装置。
尽管在此已经示出和描述了特定的实施方式，但是对于本领域技术人员显而易见的是，在不脱离本发明的保护范围的情况下，多种替代的和/或等效的实施方式可以替代所示的和所描述的特定实施方式。本申请旨在涵盖在此讨论的特定实施方式的所有改型或变型。因此期望的是，本发明旨在仅通过权利要求及其等同内容进行限制。

Claims (18)

1.一种半导体封装，所述半导体封装包括：
半导体芯片，
封装体，所述封装体将所述半导体芯片封装在内，
金属板，所述金属板具有第一板表面和相对置的第二板表面，其中，所述第一板表面在所述封装体上露出，其中，所述半导体芯片布置在所述第二板表面上，
其中，所述第一板表面具有如下图案：所述图案具有第一图块和第二图块，所述第一图块具有第一平均粗糙度，所述第二图块具有第二平均粗糙度，其中，所述第一平均粗糙度大于所述第二平均粗糙度。
2.根据权利要求1所述的半导体封装，其中，所述图案包括棋盘图案或由布置成矩阵的三角形、圆形、六边形或矩形构成的图案。
3.根据权利要求1或2所述的半导体封装，其中，所述第一图块具有10μm或更高、尤其30μm的平均粗糙度。
4.根据权利要求3所述的半导体封装，其中，所述第二图块具有0.5μm或更低、尤其0.2μm或更低的平均粗糙度。
5.根据以上权利要求中任一项所述的半导体封装，其中，所述第一图块具有1.5mm或更小、尤其1.0mm或更小的棱边长度。
6.根据以上权利要求中任一项所述的半导体封装，其中，所述图案完全由所述第一板表面的边缘包围，其中，所述边缘具有至少0.2mm、尤其至少0.4mm的宽度，其中，所述边缘具有所述第二平均粗糙度。
7.根据权利要求6所述的半导体封装，其中，所述边缘的宽度为1.5mm或更小、尤其1.0mm或更小。
8.根据以上权利要求中任一项所述的半导体封装，所述半导体封装还包括：
电镀层，所述电镀层施加在所述图案上，其中，所述电镀层尤其布置在所述第二图块上方。
9.根据权利要求8所述的半导体封装，所述半导体封装还包括：
冷却体，所述冷却体布置在所述第一板表面上方，其中，在所述冷却体与所述电镀层之间布置有导热膏。
10.根据权利要求8或9所述的半导体封装，其中，所述电镀层具有10μm或更低、尤其9μm或更低的平均粗糙度。
11.根据以上权利要求中任一项所述的半导体封装，其中，所述第一板表面在所述封装体的第一表面上露出，所述半导体封装还包括：
外接通部，所述外接通部布置在所述封装体的与所述第一表面相对置的第二表面上。
12.一种用于半导体封装的金属板，所述金属板包括：
第一板表面和相对置的第二板表面，其中，所述第二板表面构造成安装在半导体芯片上，
其中，所述第一板表面具有如下图案：所述图案由具有第一平均粗糙度的第一图块和具有第二平均粗糙度的第二图块构成，其中，所述第一平均粗糙度大于所述第二平均粗糙度。
13.根据权利要求12所述的半导体封装，其中，所述图案包括棋盘图案。
14.一种用于制造半导体封装的方法，所述方法包括：
提供半导体芯片，
提供具有第一板表面和相对置的第二板表面的金属板，其中，所述半导体芯片布置在所述第二板表面上，
将所述半导体芯片封装在封装体内，
其中，所述第一板表面在所述封装体上露出，
其中，所述第一板表面具有如下图案：所述图案由具有第一平均粗糙度的第一图块和具有第二平均粗糙度的第二图块构成，其中，所述第一平均粗糙度大于所述第二平均粗糙度。
15.根据权利要求14所述的方法，所述方法还包括：
冲压所述金属板，以便产生所述图案。
16.根据权利要求14所述的方法，所述方法还包括：
辊压所述金属板，以便产生所述图案。
17.根据权利要求14至16中任一项所述的方法，所述方法还包括：
在所述第一板表面上电沉积金属层。
18.根据权利要求17所述的方法，所述方法还包括：
将导热膏施加在所述金属层上，
将冷却体布置在所述导热膏上。
CN201911233237.3A 2018-12-05 2019-12-05 半导体封装、用于半导体封装的金属板以及用于制造半导体封装的方法 Pending CN111276449A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018130936.8A DE102018130936B4 (de) 2018-12-05 2018-12-05 Halbleitergehäuse, Metallblech zur Anwendung in einem Halbleitergehäuse und Verfahren zum Herstellen eines Halbleitergehäuses
DE102018130936.8 2018-12-05

Publications (1)

Publication Number Publication Date
CN111276449A true CN111276449A (zh) 2020-06-12

Family

ID=70776759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911233237.3A Pending CN111276449A (zh) 2018-12-05 2019-12-05 半导体封装、用于半导体封装的金属板以及用于制造半导体封装的方法

Country Status (3)

Country Link
US (1) US11901257B2 (zh)
CN (1) CN111276449A (zh)
DE (1) DE102018130936B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10148120B4 (de) * 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
KR100984132B1 (ko) * 2007-11-12 2010-09-28 삼성에스디아이 주식회사 반도체 패키지 및 그 실장방법
US20100068552A1 (en) * 2008-03-31 2010-03-18 Infineon Technologies Ag Module including a stable solder joint
US7821130B2 (en) 2008-03-31 2010-10-26 Infineon Technologies Ag Module including a rough solder joint
DE102011007395A1 (de) * 2011-04-14 2012-10-18 Behr Gmbh & Co. Kg Thermoelektrisches Modul zum Erzeugen elektrischer Energie
JP6214273B2 (ja) * 2013-08-08 2017-10-18 三菱電機株式会社 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法
JP6797797B2 (ja) * 2015-07-09 2020-12-09 株式会社東芝 セラミックス金属回路基板およびそれを用いた半導体装置
JP6582783B2 (ja) * 2015-09-16 2019-10-02 富士電機株式会社 半導体装置
JP6603538B2 (ja) * 2015-10-23 2019-11-06 新光電気工業株式会社 リードフレーム及びその製造方法
DE102019104334A1 (de) * 2019-02-20 2020-08-20 Infineon Technologies Ag Halbleiteranordnung und verfahren zum herstellen einer hableiteranordnung

Also Published As

Publication number Publication date
US20200185301A1 (en) 2020-06-11
DE102018130936A1 (de) 2020-06-10
DE102018130936B4 (de) 2022-08-11
US11901257B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
US7235877B2 (en) Redistributed solder pads using etched lead frame
KR102571505B1 (ko) 반도체 장치
JP5076549B2 (ja) 半導体装置
WO2018179981A1 (ja) 半導体装置
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
JP2006203195A (ja) 窒化ガリウム半導体デバイス用のパッケージ
CN211265444U (zh) 形成有阴刻图案的半导体封装用夹具、引线框、基板及包括其的半导体封装件
DE112017000977B4 (de) Halbleitermodul und verfahren zum herstellen desselben
US20200273790A1 (en) Clip Frame Assembly, Semiconductor Package Having a Lead Frame and a Clip Frame, and Method of Manufacture
US20200365498A1 (en) Semiconductor device
JP2017183620A (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
US9666557B2 (en) Small footprint semiconductor package
CN109727945B (zh) 衬底结构及半导体封装元件的制造方法
US11088105B2 (en) Semiconductor device and method for fabricating a semiconductor device
CN114496953A (zh) 具有双集成散热器的模制半导体封装
JP7268035B2 (ja) パッケージ構造、半導体装置およびパッケージ構造の形成方法
CN111276449A (zh) 半导体封装、用于半导体封装的金属板以及用于制造半导体封装的方法
US8330258B2 (en) System and method for improving solder joint reliability in an integrated circuit package
JP5579148B2 (ja) 電力用半導体装置
CN112071816A (zh) 半导体封装和制造半导体封装的方法
CN112823416A (zh) 表面安装式热缓冲器
US20230402348A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN114783898A (zh) 具有焊料体积平衡储存器的金属夹具
CN111584422B (zh) 半导体装置及其制造方法
JP6379815B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination