CN111274179A - 一种USB Hub及控制方法 - Google Patents

一种USB Hub及控制方法 Download PDF

Info

Publication number
CN111274179A
CN111274179A CN202010038073.5A CN202010038073A CN111274179A CN 111274179 A CN111274179 A CN 111274179A CN 202010038073 A CN202010038073 A CN 202010038073A CN 111274179 A CN111274179 A CN 111274179A
Authority
CN
China
Prior art keywords
port
power
nth
control
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010038073.5A
Other languages
English (en)
Inventor
步翠显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Lianbao Information Technology Co Ltd
Original Assignee
Hefei Lianbao Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Lianbao Information Technology Co Ltd filed Critical Hefei Lianbao Information Technology Co Ltd
Priority to CN202010038073.5A priority Critical patent/CN111274179A/zh
Publication of CN111274179A publication Critical patent/CN111274179A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

本申请公开了一种通用串行总线(USB)集线器(Hub)及控制方法，包括：处理器，用于基于上电控制时序确定当前进行上电处理的第n个端口，从状态寄存器中获取第n个端口的处理状态信息，若基于所述第n个端口的处理状态信息确定所述第n个端口处于完成准备状态，则基于所述上电控制时序确定所要进行上电处理的第n+1个端口；其中，n为大于等于1的整数；端口控制模块，用于对处理器确定的所要进行上电处理的第n+1个端口进行上电控制；状态寄存器，用于获取并保存至少一个端口当前的处理状态信息；其中，所述至少一个端口中至少包含所述第n个端口以及第n+1个端口。

Description

一种USB Hub及控制方法
技术领域
本申请涉及电子技术领域，尤其涉及一种通用串行总线(USB，Universal SerialBus)集线器(Hub)及控制方法。
背景技术
在相关技术中，USB2.0 Hub广泛的使用在汽车电子、自动售卖机、IOT(物联网)、PC(个人电脑)等电子产品中。在系统开机或者重启的过程中，USB2.0 Hub下多个Device同时枚举。但是，上述控制处理方法中，由于系统硬件设计限制及USB协议特性，无法对端口的上电时序进行准确有效的控制。
发明内容
本申请提供一种通用串行总线(USB，Universal Serial Bus)集线器(Hub)及控制方法，以解决现有技术中存在的上述问题。
本申请一方面提供一种USB Hub，包括：
处理器，用于基于上电控制时序确定当前进行上电处理的第n个端口，从状态寄存器中获取第n个端口的处理状态信息，若基于所述第n个端口的处理状态信息确定所述第n个端口处于完成准备状态，则基于所述上电控制时序确定所要进行上电处理的第n+1个端口；其中，n为大于等于1的整数；
端口控制模块，用于对处理器确定的所要进行上电处理的第n+1个端口进行上电控制；
状态寄存器，用于获取并保存至少一个端口当前的处理状态信息；其中，所述至少一个端口中至少包含所述第n个端口以及第n+1个端口。
本申请另一方面提供一种控制方法，所述方法包括：
处理器基于上电控制时序确定当前进行上电处理的第n个端口，从状态寄存器中获取第n个端口的处理状态信息；
若所述处理器基于所述第n个端口的处理状态信息确定所述第n个端口处于完成准备状态，则基于所述上电控制时序确定所要进行上电处理的第n+1个端口；其中，n为大于等于1的整数；
端口控制模块对所述处理器确定的所要进行上电处理的第n+1个端口进行上电控制。
通过采用上述方案，就能够使得处理器直接查询当前正在进行处理的第n个端口的处理状态，进而基于上电控制时序确定下一个需要进行上电处理的第n+1个端口并对其进行上电处理；如此，能够实现对各个端口的上电时序进行精确有效的控制。
附图说明
图1为相关技术中USB端口上电时序示意图；
图2为相关技术中USB Hub逻辑框架示意图；
图3为一种USB Hub上电时序控制示意图；
图4为本申请实施例提供的一种USB Hub组成结构示意图；
图5为本申请实施例提供的一种USB Hub组成逻辑结构示意图；
图6为本申请实施例提供的一种USB Hub上电时序控制示意图；
图7为本申请实施例提供的一种控制方法流程示意图。
具体实施方式
为使本申请的目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在相关技术中，USB2.0 Hub广泛的使用在汽车电子、自动售卖机、IOT(物联网)、PC(个人电脑)等电子产品中，在系统开机或者重启的过程中，USB2.0 Hub下多个外接的设备(Device)同时枚举，由于系统硬件设计限制及USB协议特性，其中一个Device Handshake(握手)时，其余Device需要等待系统发起Handshake，有些Device等待时间过长，会造成Device进入Recovery/Error模式,在系统发起Handshake时，Device无法及时有效回复(如图1所示)。但是，上述相关技术提供的方案，USB2.0 Hub无法控制Device枚举顺序，会造成多个Device等待时间过长；并且，USB2.0 Hub由于协议限制，无法对出错的Device进行Reset(重置)；USB2.0 Hub无法控制DSPROT上电时序。相关技术中的一种USB2.0 Hub Block结构如图2所示。
针对前述问题，相关技术提出使用EC或者MCU的方案，如图3所示，通过EC或MCU控制每一个Device的上电时序，将并行枚举变为串行枚举。但是，MCU/EC无法查知USB Device的Handshake的进度，上电时序控制无法精确有效。并且，MCU/EC控制上电时间间隔过大，容易造成Device Handshake时间靠后，影响系统进程。另外，过多占用MCU/EC资源，影响MCU和EC其他Function的响应。
基于前述相关技术的问题，本申请提供新型的一种USB Hub，如图4所示，包括：
处理器11，用于基于上电控制时序确定当前进行上电处理的第n个端口，从状态寄存器中获取第n个端口的处理状态信息，若基于所述第n个端口的处理状态信息确定所述第n个端口处于完成准备状态，则基于所述上电控制时序确定所要进行上电处理的第n+1个端口；其中，n为大于等于1的整数；
端口控制模块12，用于对处理器确定的所要进行上电处理的第n+1个端口进行上电控制；
状态寄存器13，用于获取并保存至少一个端口当前的处理状态信息；其中，所述至少一个端口中至少包含所述第n个端口以及第n+1个端口。
还需要指出的是，上电控制时序中可以包含有一个或多个端口，以及每一个端口上电的时序。比如，硬件上可以存在端口对应的编号分别为端口1、2、3、4；上电控制时序可以与端口顺序相同，端口1-4的上电时序分别为1-4；又或者，上电控制时序与端口的硬件顺序不同，比如，上电控制时序可以为端口2、1、4、3。当然，还可以存在其他顺序，只是本实施例中不再进行穷举。
结合图5来说，前述处理器可以为CPU。所述端口控制模块可以为GPIO(General-purpose input/output，通用型之输入输出)/EN(使能)模块；所述状态寄存器13可以为图中的Control/Status Register(控制/状态寄存器)。也就是说，在USB2.0 Hub内部集成GPIO/EN模块，利用USB2.0 Hub内部的CPU进行时序控制。
所述第n个端口可以根据上电控制时序确定的当前正在进行设备连接处理的端口，n可以为1也就是上电控制时序中的第1个端口。相应的，第n+1个端口即上电控制时序中的第2个端口。
另外，CPU(也就是处理器)还可以判断当前是否完成上电控制时序中包含的全部端口的上电处理，如果完成则停止上电处理；否则，继续基于上电控制时序确定下一个需要进行上电控制的端口。
具体的，所述处理器，用于从所述状态寄存器获取所述第n个端口及其对应的外接设备之间的握手信息，基于所述设备握手信息判断所述第n个端口是否处于准备完成状态。也就是说，所述处理器通过从状态寄存器中读取当前正在处理的第n个端口对应的握手信息(Handshake)，基于握手信息来确定第n个端口对应的外接设备是否准备完成。
结合图5来说，USB2.0 Hub内部的CPU读取Control/Status Register中保存的当前正在处理的端口对应的Device Handshake信息，进而准确控制下一个接口的上电时序。
在前述方案的基础上，本实施提供的所述USB Hub还包括：至少一个端口逻辑模块14；
所述端口逻辑模块14，用于获取对应的端口是否发生过电流保护OCP。
所述端口控制模块12，还用于在所述端口逻辑模块获取对应的端口发生OCP时，确定关闭所述端口对应的外接设备的电源开关。
具体来说，所述端口逻辑模块可以为图6中的DSPORT Logic(逻辑)模块。该模块可以直接与其对应的端口的LED/OVCUR管角连接，用于读取对应的逻辑状态信息。
也就是说，DSPORT Logic线路Feedback OCP发生的Logic(如图5中虚线所示的线路)，当端口控制模块12基于确定某一个端口发生OCP的时候，通过控制PWREN信号关闭该端口对应的Power Switch(电源开关)。如此能够防止Power Switch长时间在OC(电流过载)状态，避免因为长时间处于OC状态而导致的Power Switch损坏。
所述处理器，还用于通过系统管理总线SMBUS信号或I2C总线信号对固件F/W进行上电控制时序的更新或设置。
也就是说，可以根据项目实际设计和使用环境，用户可自行通过F/W更新，自行开发上电时序。从而降低整体BOM(整体设计成本)的开销，并且用户可通过CPU或者PCHSMBUS/I2C进行F/W进行上电控制时序的更新，或者在初次生成对应的上电控制时序。
比如，参见图6，CPU(也就是前述处理器)通过I2C/SMBUS总线的信号，向固件中写入针对USB1～USB4的上电控制时序，然后根据该上电控制时序控制对应的端口依次上电。另外，USB Hub还通过PWREN信号来控制是否为外接设备关闭Power Switch(电源开关)。
另外，通过I2C/SMBUS可以灵活的调整或者更新上电控制时序。可以由用户(或管理人员)自行根据当前环境来确定是否需要调整上电控制时序，如果需要可以编写并更新对应的上电控制时序。
可见，通过采用上述方案，就能够使得处理器直接查询当前正在进行处理的第n个端口的处理状态，进而基于上电控制时序确定下一个需要进行上电处理的第n+1个端口并对其进行上电处理；如此，能够实现对各个端口的上电时序进行精确有效的控制；
另外，由于可以在端口发生OCP的时候，触发内部保护机制，以关闭所述端口对应的外接设备的电源开关，从而更好的保护外部的电源开关，避免出现OC的情况；
本实施例提供的方案，通过利用USB Hub内部集成的MCU Check DSPORTHandshake状态，控制DSPORT上电时序，节省外部EC/MCU的工作Loading和系统线路的复杂度，可以省掉MCU/EC等上电时序芯片，降低BOM开销；
最后，本实施例的USB2.0 Hub还可以根据系统整体设计，动态调整上电控制时序，以灵活控制每一个DSPORT的上电循序，优化整体设计。
本申请提供针对前述USB Hub，还提供一种控制方法，如图7所示，包括：
S201：处理器基于上电控制时序确定当前进行上电处理的第n个端口，从状态寄存器中获取第n个端口的处理状态信息；
S202：若所述处理器基于所述第n个端口的处理状态信息确定所述第n个端口处于完成准备状态，则基于所述上电控制时序确定所要进行上电处理的第n+1个端口；其中，n为大于等于1的整数；
S203：端口控制模块对所述处理器确定的所要进行上电处理的第n+1个端口进行上电控制。
还需要指出的是，上电控制时序中可以包含有一个或多个端口，以及每一个端口上电的时序。比如，硬件上可以存在端口对应的编号分别为端口1、2、3、4；上电控制时序可以与端口顺序相同，端口1-4的上电时序分别为1-4；又或者，上电控制时序与端口的硬件顺序不同，比如，上电控制时序可以为端口2、1、4、3。当然，还可以存在其他顺序，只是本实施例中不再进行穷举。
结合图5来说，前述处理器可以为CPU。所述端口控制模块可以为GPIO(General-purpose input/output，通用型之输入输出)/EN(使能)模块；所述状态寄存器13可以为图中的Control/Status Register(控制/状态寄存器)。也就是说，在USB2.0 Hub内部集成GPIO/EN模块，利用USB2.0 Hub内部的CPU进行时序控制。
所述第n个端口可以根据上电控制时序确定的当前正在进行设备连接处理的端口，n可以为1也就是上电控制时序中的第1个端口。相应的，第n+1个端口即上电控制时序中的第2个端口。
另外，CPU(也就是处理器)还可以判断当前是否完成上电控制时序中包含的全部端口的上电处理，如果完成则停止上电处理；否则，继续基于上电控制时序确定下一个需要进行上电控制的端口。
具体的，所述方法还包括：
所述处理器从所述状态寄存器获取所述第n个端口及其对应的外接设备之间的握手信息，基于所述设备握手信息判断所述第n个端口是否处于准备完成状态。
也就是说，所述处理器通过从状态寄存器中读取当前正在处理的第n个端口对应的握手信息(Handshake)，基于握手信息来确定第n个端口对应的外接设备是否准备完成。
结合图5来说，USB2.0 Hub内部的CPU读取Control/Status Register中保存的当前正在处理的端口对应的Device Handshake信息，进而准确控制下一个接口的上电时序。
在前述方案的基础上，本实施提供的所述USB Hub还包括：至少一个端口逻辑模块；相应的，所述方法还包括：
端口逻辑模块获取其对应的端口是否发生过电流保护OCP。
所述端口控制模块在所述端口逻辑模块获取对应的端口发生OCP时，确定停止为所述端口对应的外接设备的供电。
具体来说，所述端口逻辑模块可以为图6中的DSPORT Logic(逻辑)模块。该模块可以直接与其对应的端口的LED/OVCUR管角连接，用于读取对应的逻辑状态信息。
也就是说，DSPORT Logic线路Feedback OCP发生的Logic(如图5中虚线所示的线路)，当端口控制模块12基于确定某一个端口发生OCP的时候，通过控制PWREN信号关闭该端口对应的Power Switch(电源开关)。如此能够防止Power Switch长时间在OC(电流过载)状态，避免因为长时间处于OC状态而导致的Power Switch损坏。
所述方法还包括：
所述处理器通过系统管理总线SMBUS信号或I2C总线信号对固件F/W进行所述上电控制时序的更新或设置。
也就是说，可以根据项目实际设计和使用环境，用户可自行通过F/W更新，自行开发上电时序。从而降低整体BOM(整体设计成本)的开销，并且用户可通过CPU或者PCHSMBUS/I2C进行F/W进行上电控制时序的更新，或者在初次生成对应的上电控制时序。
比如，参见图6，CPU(也就是前述处理器)通过I2C/SMBUS总线的信号，向固件中写入针对USB1～USB4的上电控制时序，然后根据该上电控制时序控制对应的端口依次上电。另外，USB Hub还通过PWREN信号来控制是否为外接设备关闭Power Switch(电源开关)。
另外，通过I2C/SMBUS可以灵活的调整或者更新上电控制时序。可以由用户(或管理人员)自行根据当前环境来确定是否需要调整上电控制时序，如果需要可以编写并更新对应的上电控制时序。
可见，通过采用上述方案，就能够使得处理器直接查询当前正在进行处理的第n个端口的处理状态，进而基于上电控制时序确定下一个需要进行上电处理的第n+1个端口并对其进行上电处理；如此，能够实现对各个端口的上电时序进行精确有效的控制；
另外，由于可以在端口发生OCP的时候，触发内部保护机制，以关闭所述端口对应的外接设备的电源开关，从而更好的保护外部的电源开关，避免出现OC的情况；
本实施例提供的方案，通过利用USB Hub内部集成的MCU Check DSPORTHandshake状态，控制DSPORT上电时序，节省外部EC/MCU的工作Loading和系统线路的复杂度，可以省掉MCU/EC等上电时序芯片，降低BOM开销；
最后，本实施例的USB2.0 Hub还可以根据系统整体设计，动态调整上电控制时序，以灵活控制每一个DSPORT的上电循序，优化整体设计。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种通用串行总线USB集线器Hub，其特征在于，所述USB Hub包括：
处理器，用于基于上电控制时序确定当前进行上电处理的第n个端口，从状态寄存器中获取第n个端口的处理状态信息，若基于所述第n个端口的处理状态信息确定所述第n个端口处于完成准备状态，则基于所述上电控制时序确定所要进行上电处理的第n+1个端口；其中，n为大于等于1的整数；
端口控制模块，用于对处理器确定的所要进行上电处理的第n+1个端口进行上电控制；
状态寄存器，用于获取并保存至少一个端口当前的处理状态信息；其中，所述至少一个端口中至少包含所述第n个端口以及第n+1个端口。
2.根据权利要求1所述的USB Hub，其特征在于，
所述处理器，用于从所述状态寄存器获取所述第n个端口及其对应的外接设备之间的握手信息，基于所述设备握手信息判断所述第n个端口是否处于准备完成状态。
3.根据权利要求1所述的USB Hub，其特征在于，所述USB Hub还包括：至少一个端口逻辑模块；
所述端口逻辑模块，用于获取对应的端口是否发生过电流保护OCP。
4.根据权利要求3所述的USB Hub，其特征在于，
所述端口控制模块，还用于在所述端口逻辑模块获取对应的端口发生OCP时，确定触发内部保护机制关闭所述端口对应的外接设备的电源开关。
5.根据权利要求1所述的USB Hub，其特征在于，
所述处理器，还用于通过系统管理总线SMBUS信号或I2C总线信号对固件F/W进行上电控制时序的更新或设置。
6.一种控制方法，其特征在于，所述方法包括：
处理器基于上电控制时序确定当前进行上电处理的第n个端口，从状态寄存器中获取第n个端口的处理状态信息；
若所述处理器基于所述第n个端口的处理状态信息确定所述第n个端口处于完成准备状态，则基于所述上电控制时序确定所要进行上电处理的第n+1个端口；其中，n为大于等于1的整数；
端口控制模块对所述处理器确定的所要进行上电处理的第n+1个端口进行上电控制。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
所述处理器从所述状态寄存器获取所述第n个端口及其对应的外接设备之间的握手信息，基于所述设备握手信息判断所述第n个端口是否处于准备完成状态。
8.根据权利要求6所述的方法，其特征在于，所述方法还包括：
端口逻辑模块获取其对应的端口是否发生过电流保护OCP。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
所述端口控制模块在所述端口逻辑模块获取对应的端口发生OCP时，确定停止为所述端口对应的外接设备的供电。
10.根据权利要求6所述的方法，其特征在于，所述方法还包括：
所述处理器通过系统管理总线SMBUS信号或I2C总线信号对固件F/W进行所述上电控制时序的更新或设置。
CN202010038073.5A 2020-01-14 2020-01-14 一种USB Hub及控制方法 Withdrawn CN111274179A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010038073.5A CN111274179A (zh) 2020-01-14 2020-01-14 一种USB Hub及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010038073.5A CN111274179A (zh) 2020-01-14 2020-01-14 一种USB Hub及控制方法

Publications (1)

Publication Number Publication Date
CN111274179A true CN111274179A (zh) 2020-06-12

Family

ID=70998705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010038073.5A Withdrawn CN111274179A (zh) 2020-01-14 2020-01-14 一种USB Hub及控制方法

Country Status (1)

Country Link
CN (1) CN111274179A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112437335A (zh) * 2020-11-11 2021-03-02 海信视像科技股份有限公司 显示设备及其外接设备连接处理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112437335A (zh) * 2020-11-11 2021-03-02 海信视像科技股份有限公司 显示设备及其外接设备连接处理方法
CN112437335B (zh) * 2020-11-11 2023-01-24 海信视像科技股份有限公司 显示设备及其外接设备连接处理方法

Similar Documents

Publication Publication Date Title
US9454505B2 (en) Chip select (‘CS’) multiplication in a serial peripheral interface (‘SPI’) system
US11086812B2 (en) Platform environment control interface tunneling via enhanced serial peripheral interface
US9501403B2 (en) Electronic apparatus implemented with microprocessor with rewritable micro program and method to rewrite micro program
US7502953B2 (en) Dynamically adding additional masters onto multi-mastered IIC buses with tunable performance
US10101764B2 (en) Automatic clock configuration system
US7930535B1 (en) Method and apparatus for loading configuration data
US10762029B2 (en) Electronic apparatus and detection method using the same
CN107766097B (zh) 基于端点装置提供的启动指令执行启动操作的电子装置
CN112835839A (zh) PCIe接口的设备枚举方法、装置、设备及存储介质
CN111274179A (zh) 一种USB Hub及控制方法
US20070005860A1 (en) Interrupt control system and method
US20040172233A1 (en) Semiconductor integrated circuit device and microcomputer development assisting apparatus
CN108153553A (zh) 一种高端服务器启动方法、系统、装置及计算机存储介质
US20230367508A1 (en) Complex programmable logic device and communication method
US20140181496A1 (en) Method, Apparatus and Processor for Reading Bios
WO2013048536A1 (en) Apparatus and method for managing register information in a processing system
JP2003122594A (ja) 半導体装置および評価装置
US20240069891A1 (en) Electronic device bios updates
CN110008071B (zh) 一种远程调试装置及方法
TWI581103B (zh) 以精確計時用於實施匯流排操作的方法與系統
US20080288692A1 (en) Semiconductor integrated circuit device and microcomputer
US10977026B2 (en) Data updating system, embedded electronic device and data updating method
TWI391825B (zh) 處理模組、操作系統及處理方法
CN114461142B (zh) 一种读写Flash数据的方法、系统、装置及介质
CN109992510B (zh) 一种远程调试装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200612