CN111274166B - Tlb的预填及锁定方法和装置 - Google Patents

Tlb的预填及锁定方法和装置 Download PDF

Info

Publication number
CN111274166B
CN111274166B CN201811473000.8A CN201811473000A CN111274166B CN 111274166 B CN111274166 B CN 111274166B CN 201811473000 A CN201811473000 A CN 201811473000A CN 111274166 B CN111274166 B CN 111274166B
Authority
CN
China
Prior art keywords
tlb
system register
custom system
filled
specifying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811473000.8A
Other languages
English (en)
Other versions
CN111274166A (zh
Inventor
孙浩
余红斌
刘权胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN201811473000.8A priority Critical patent/CN111274166B/zh
Publication of CN111274166A publication Critical patent/CN111274166A/zh
Application granted granted Critical
Publication of CN111274166B publication Critical patent/CN111274166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种TLB的预填及锁定方法和装置。所述TLB的预填方法包括：进行虚拟地址、物理地址、存储器属性及其它控制信息的配置；配置TLB的具体条目，以使能TLB的预填；判断是否完成所需要的TLB条目的预填；当判定已完成所需要的TLB条目的预填时，使能内存管理单元。所述TLB的锁定方法包括：进行虚拟地址、物理地址、存储器属性以及其它控制信息的配置；配置TLB的具体条目，以使能TLB的预填；判断是否完成所需要的TLB条目的预填；当判定已完成所需要的TLB条目的预填时，进行锁定配置；使能内存管理单元。本发明能够直接进行TLB的预填及锁定，在一定程度上降低页表缺失概率。

Description

TLB的预填及锁定方法和装置
技术领域
本发明涉及处理器架构技术领域，尤其涉及一种TLB的预填及锁定方法和装置。
背景技术
页表主要有两方面用途：第一是能够提供虚拟地址到物理地址的映射关系，这样可以让操作系统灵活使用虚拟地址，而不用过多考虑底层的物理分配。第二是能够对地址空间进行读写保护。早期的处理器采用软件的方式进行页表的转换，虽然可以降低处理器设计的复杂度以及降低处理器的面积，但是效率很低。随着集成电路制造技术的进步，当代处理器都会采用硬件加速的方式进行页表转换，同时会在处理器内部实现TLB(Translation Lookup-aside Buffer，页表快速查询表)，以加快页表转换速度。随着处理器的运行频率不断提高，以及应用对处理器的运算能力要求不断提高，TLB缺失对于系统整体的性能的影响很大。由于TLB的容量有限，TLB缺失是不可避免的，所以如何降低TLB缺失的概率是需要重点解决的问题。
目前，处理器架构有ARM、X86、Power和MIPS，每一种架构的页表转换方法是不同的，TLB的Preload(预填)及Lock(锁定)的方法也会随之不同，并没有一种通用的方法适配所有的处理器架构。
现有技术是集中在如何有效地预取页表转换数据到数据缓存(Data Cache)中，意图能在一定程度上减小页表缺失的代价。但是处理器内的数据访问类型比较多，有取指、数据读写、页表转换等，如何将所需要的页表转换数据预取到数据缓存中，并不容易做到。
发明内容
本发明提供的TLB的预填及锁定方法和装置，能够直接进行TLB的预填及锁定，在一定程度上降低页表缺失概率。
第一方面，本发明提供一种TLB的预填方法，包括：
进行虚拟地址、物理地址、存储器属性及其它控制信息的配置；
配置TLB的具体条目，以使能TLB的预填；
判断是否完成所需要的TLB条目的预填；
当判定已完成所需要的TLB条目的预填时，使能内存管理单元。
可选地，所述方法还包括：
当判定未完成所需要的TLB条目的预填时，返回继续进行虚拟地址、物理地址、存储器属性及其它控制信息的配置。
第二方面，本发明提供一种TLB的锁定方法，包括：
进行虚拟地址、物理地址、存储器属性以及其它控制信息的配置；
配置TLB的具体条目，以使能TLB的预填；
判断是否完成所需要的TLB条目的预填；
当判定已完成所需要的TLB条目的预填时，进行锁定配置；
使能内存管理单元。
可选地，所述方法还包括：
当判定未完成所需要的TLB条目的预填时，返回继续进行虚拟地址、物理地址、存储器属性及其它控制信息的配置。
可选地，当硬件发现所要锁定的条目没有被预填时，则锁定无效。
第三方面，本发明提供一种TLB的预填装置，包括：
第一配置单元，用于进行虚拟地址、物理地址、存储器属性及其它控制信息的配置；
第二配置单元，用于配置TLB的具体条目，以使能TLB的预填；
第一判断单元，用于判断是否完成所需要的TLB条目的预填；
第一使能单元，用于当所述第一判断单元判定已完成所需要的TLB条目的预填时，使能内存管理单元。
可选地，当所述第一判断单元判定未完成所需要的TLB条目的预填时，所述第一配置单元继续进行虚拟地址、物理地址、存储器属性及其它控制信息的配置。
第四方面，本发明提供一种TLB的锁定装置，包括：
第三配置单元，用于进行虚拟地址、物理地址、存储器属性以及其它控制信息的配置；
第四配置单元，用于配置TLB的具体条目，以使能TLB的预填；
第二判断单元，用于判断是否完成所需要的TLB条目的预填；
第五配置单元，用于当所述第二判断单元判定已完成所需要的TLB条目的预填时，进行锁定配置；
第二使能单元，用于使能内存管理单元。
可选地，当所述第二判断单元判定未完成所需要的TLB条目的预填时，所述第三配置单元继续进行虚拟地址、物理地址、存储器属性及其它控制信息的配置。
可选地，当硬件发现所要锁定的条目没有被预填时，则锁定无效。
本发明实施例提供的TLB的预填及锁定方法和装置，能够直接进行TLB的预填及锁定，在一定程度上降低页表缺失概率；还可以帮助ARMv8-A处理器工作在对Determinism有要求的环境里；另外，本发明能够结合处理器内部系统寄存器的访问，易于实现。
附图说明
图1为本发明实施例提供的TLB的预填的实现结构示意图；
图2为本发明实施例提供的TLB的预填方法的流程图；
图3为本发明实施例提供的基于系统寄存器进行TLB的预填的代码示意图；
图4为本发明实施例提供的TLB的锁定的实现结构示意图；
图5为本发明实施例提供的TLB的锁定方法的流程图；
图6为本发明实施例提供的TLB的预填装置的结构示意图；
图7为本发明实施例提供的TLB的锁定装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种TLB的预填及锁定方法，下面对TLB的预填及锁定分别进行介绍。
首先介绍TLB的预填方法。
ARMv8-A架构对于TLB的预填定义为IMPLEMENTATION DEFINED，意味着可以由处理器微结构自定义。本发明实施例提供了TLB的预填的两个子方法，分别是基于系统寄存器进行预填和基于复位进行预填。下面分别进行介绍。
(1)基于系统寄存器进行预填
ARMv8-A架构允许处理器微结构自定义系统寄存器，因此可以定义一些系统寄存器进行TLB的预填，本发明提供的TLB的预填结构如图1所示。
共享页表快速查询表模块101，本发明实施例假定处理器存在Level1 ITLB(指令页表快速查询表)和DTLB(数据页表快速查询表)，且Level1 ITLB和DTLB共享Level2Shared TLB，101即为Level2 Shared TLB。
第一自定义系统寄存器102，用来指定预填到快速查询表的具体条目；
第二自定义系统寄存器103，用来指定预填的虚拟地址；
第三自定义系统寄存器104，用来指定预填的物理地址；
第四自定义系统寄存器105，用来指定预填的存储器属性；
第五自定义系统寄存器106，用来指定预填的其它控制信息。
如图2所示，本发明实施例提供的TLB的预填方法包括如下步骤：
步骤S201、进行虚拟地址、物理地址、存储器属性以及其它控制信息的配置。
步骤S202、配置TLB的具体条目，以使能TLB的预填。
步骤S203、判断是否完成所需要的TLB条目的预填，若未完成，则返回步骤S201，否则执行步骤S204。
步骤S204、使能MMU(Memory Management Unit，内存管理单元)。
具体代码如图3所示。
需要说明的是，软件需要知道Shared TLB的数量，避免发生溢出(Overflow)。
TLB的预填只能在最高级的软件层级进行。
(2)基于复位进行预填
假定Shared TLB是基于Flop-Array(寄存器阵列)实现，可以基于系统已知的需要用到的页表转换关系，将部分Shared TLB条目复位为特定值。其中特定值可以由自定义系统寄存器指定。需要注意的是，此方法需要在系统工作前已经得到所需的页表转换关系。
下面介绍TLB的锁定方法。
ARMv8-A架构对于TLB的锁定定义为IMPLEMENTATION DEFINED，意味着可以由处理器微结构自定义。锁定可以将某些Shared TLB条目锁定以防止被替换或者刷掉。需要注意的是，本发明认为TLB的锁定与TLB的预填是联合使用的。其实现结构如图4所示。
共享页表快速查询表模块401，本发明假定处理器存在Level1 ITLB和DTLB，且Level1 ITLB和DTLB共享Level2 Shared TLB，401即为Level2 Shared TLB。
自定义系统寄存器402，其可以指定哪些条目将会被锁定。如果Shared TLB的条目数没有超过其位宽，那么它的每一位可以代表要锁定的条目。比如位20为1’b1，那么SharedTLB的第20个条目要被锁定。这种情况下，可以有多个条目可以被同时锁定。1’b1代表锁定。1’b0代表解锁；如果Shared TLB的条目数超过了其位宽，可以增加额外的自定义系统寄存器。这里仅以没有前者为例。
如图5所示，本发明实施例提供的TLB的锁定方法包括如下步骤：
步骤S501、进行虚拟地址、物理地址、存储器属性以及其它控制信息的配置。
步骤S502、配置TLB的具体条目，以使能TLB的预填。
步骤S503、判断是否完成所需要的TLB条目的预填，若未完成，则返回步骤S501，否则执行步骤S504。
步骤S504、进行锁定配置。如果硬件发现所要锁定的条目没有被预填，那么锁定无效。
步骤S505、使能MMU。
本发明实施例提供的TLB的预填及锁定方法，能够直接进行TLB的预填及锁定，在一定程度上降低页表缺失概率；还可以帮助ARMv8-A处理器工作在对Determinism有要求的环境里；另外，本发明能够结合处理器内部系统寄存器的访问，易于实现。
本发明实施例还提供一种TLB的预填装置，如图6所示，所述装置包括：
第一配置单元21，用于进行虚拟地址、物理地址、存储器属性及其它控制信息的配置；
第二配置单元22，用于配置TLB的具体条目，以使能TLB的预填；
第一判断单元23，用于判断是否完成所需要的TLB条目的预填；
第一使能单元24，用于当所述第一判断单元23判定已完成所需要的TLB条目的预填时，使能内存管理单元。
可选地，当所述第一判断单元23判定未完成所需要的TLB条目的预填时，所述第一配置单元21继续进行虚拟地址、物理地址、存储器属性及其它控制信息的配置。
本实施例的装置，可以用于执行上述TLB的预填方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
本发明实施例还提供一种TLB的锁定装置，如图7所示，所述装置包括：
第三配置单元51，用于进行虚拟地址、物理地址、存储器属性以及其它控制信息的配置；
第四配置单元52，用于配置TLB的具体条目，以使能TLB的预填；
第二判断单元53，用于判断是否完成所需要的TLB条目的预填；
第五配置单元54，用于当所述第二判断单元53判定已完成所需要的TLB条目的预填时，进行锁定配置；
第二使能单元55，用于使能内存管理单元。
可选地，当所述第二判断单元53判定未完成所需要的TLB条目的预填时，所述第三配置单元51继续进行虚拟地址、物理地址、存储器属性及其它控制信息的配置。
可选地，当硬件发现所要锁定的条目没有被预填时，则锁定无效。
本实施例的装置，可以用于执行上述TLB的锁定方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
本发明实施例提供的TLB的预填及锁定装置，能够直接进行TLB的预填及锁定，在一定程度上降低页表缺失概率；还可以帮助ARMv8-A处理器工作在对Determinism有要求的环境里；另外，本发明能够结合处理器内部系统寄存器的访问，易于实现。
本领域普通技术人员可以理解实现上述方法实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种TLB的预填方法，其特征在于，包括：
自定义ARMv8-A处理器的TLB预填结构，所述TLB预填结构包括：共享的TLB、第一自定义系统寄存器、第二自定义系统寄存器、第三自定义系统寄存器、第四自定义系统寄存器和第五自定义系统寄存器，其中所述TLB是指令页表快速查询表和数据页表快速查询表所共享的，所述第一自定义系统寄存器用于指定预填到TLB的具体条目，所述第二自定义系统寄存器用于指定预填的虚拟地址，所述第三自定义系统寄存器用于指定预填的物理地址，所述第四自定义系统寄存器用于指定预填的存储器属性，所述第五自定义系统寄存器用于指定预填的其它控制信息；
基于所述第二自定义系统寄存器、所述第三自定义系统寄存器、所述第四自定义系统寄存器和所述第五自定义系统寄存器，分别进行虚拟地址、物理地址、存储器属性及其它控制信息的配置；
基于所述第一自定义系统寄存器，配置TLB的具体条目，以使能TLB的预填；
判断是否完成所需要的TLB条目的预填；
当判定已完成所需要的TLB条目的预填时，使能内存管理单元。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
当判定未完成所需要的TLB条目的预填时，返回继续进行虚拟地址、物理地址、存储器属性及其它控制信息的配置。
3.一种TLB的锁定方法，其特征在于，包括：
自定义ARMv8-A处理器的TLB预填结构，所述TLB预填结构包括：共享的TLB、第一自定义系统寄存器、第二自定义系统寄存器、第三自定义系统寄存器、第四自定义系统寄存器和第五自定义系统寄存器，其中所述TLB是指令页表快速查询表和数据页表快速查询表所共享的，所述第一自定义系统寄存器用于指定预填到TLB的具体条目，所述第二自定义系统寄存器用于指定预填的虚拟地址，所述第三自定义系统寄存器用于指定预填的物理地址，所述第四自定义系统寄存器用于指定预填的存储器属性，所述第五自定义系统寄存器用于指定预填的其它控制信息；
自定义第六自定义系统寄存器，所述第六自定义系统寄存器用于指定TLB中将会被锁定的条目；
基于所述第二自定义系统寄存器、所述第三自定义系统寄存器、所述第四自定义系统寄存器和所述第五自定义系统寄存器，分别进行虚拟地址、物理地址、存储器属性以及其它控制信息的配置；
基于所述第一自定义系统寄存器，配置TLB的具体条目，以使能TLB的预填；
判断是否完成所需要的TLB条目的预填；
当判定已完成所需要的TLB条目的预填时，基于所述第六自定义系统寄存器进行锁定配置；
使能内存管理单元。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
当判定未完成所需要的TLB条目的预填时，返回继续进行虚拟地址、物理地址、存储器属性及其它控制信息的配置。
5.根据权利要求3或4所述的方法，其特征在于，当硬件发现所要锁定的条目没有被预填时，则锁定无效。
6.一种TLB的预填装置，其特征在于，包括：
第一自定义单元，用于自定义ARMv8-A处理器的TLB预填结构，所述TLB预填结构包括：共享的TLB、第一自定义系统寄存器、第二自定义系统寄存器、第三自定义系统寄存器、第四自定义系统寄存器和第五自定义系统寄存器，其中所述TLB是指令页表快速查询表和数据页表快速查询表所共享的，所述第一自定义系统寄存器用于指定预填到TLB的具体条目，所述第二自定义系统寄存器用于指定预填的虚拟地址，所述第三自定义系统寄存器用于指定预填的物理地址，所述第四自定义系统寄存器用于指定预填的存储器属性，所述第五自定义系统寄存器用于指定预填的其它控制信息；
第一配置单元，用于基于所述第二自定义系统寄存器、所述第三自定义系统寄存器、所述第四自定义系统寄存器和所述第五自定义系统寄存器，分别进行虚拟地址、物理地址、存储器属性及其它控制信息的配置；
第二配置单元，用于基于所述第一自定义系统寄存器，配置TLB的具体条目，以使能TLB的预填；
第一判断单元，用于判断是否完成所需要的TLB条目的预填；
第一使能单元，用于当所述第一判断单元判定已完成所需要的TLB条目的预填时，使能内存管理单元。
7.根据权利要求6所述的装置，其特征在于，当所述第一判断单元判定未完成所需要的TLB条目的预填时，所述第一配置单元继续进行虚拟地址、物理地址、存储器属性及其它控制信息的配置。
8.一种TLB的锁定装置，其特征在于，包括：
第二自定义单元，用于自定义ARMv8-A处理器的TLB预填结构，所述TLB预填结构包括：共享的TLB、第一自定义系统寄存器、第二自定义系统寄存器、第三自定义系统寄存器、第四自定义系统寄存器和第五自定义系统寄存器，其中所述TLB是指令页表快速查询表和数据页表快速查询表所共享的，所述第一自定义系统寄存器用于指定预填到TLB的具体条目，所述第二自定义系统寄存器用于指定预填的虚拟地址，所述第三自定义系统寄存器用于指定预填的物理地址，所述第四自定义系统寄存器用于指定预填的存储器属性，所述第五自定义系统寄存器用于指定预填的其它控制信息；以及，自定义第六自定义系统寄存器，所述第六自定义系统寄存器用于指定TLB中将会被锁定的条目；
第三配置单元，用于基于所述第二自定义系统寄存器、所述第三自定义系统寄存器、所述第四自定义系统寄存器和所述第五自定义系统寄存器，分别进行虚拟地址、物理地址、存储器属性以及其它控制信息的配置；
第四配置单元，用于基于所述第一自定义系统寄存器，配置TLB的具体条目，以使能TLB的预填；
第二判断单元，用于判断是否完成所需要的TLB条目的预填；
第五配置单元，用于当所述第二判断单元判定已完成所需要的TLB条目的预填时，基于所述第六自定义系统寄存器进行锁定配置；
第二使能单元，用于使能内存管理单元。
9.根据权利要求8所述的装置，其特征在于，当所述第二判断单元判定未完成所需要的TLB条目的预填时，所述第三配置单元继续进行虚拟地址、物理地址、存储器属性及其它控制信息的配置。
10.根据权利要求8或9所述的装置，其特征在于，当硬件发现所要锁定的条目没有被预填时，则锁定无效。
CN201811473000.8A 2018-12-04 2018-12-04 Tlb的预填及锁定方法和装置 Active CN111274166B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811473000.8A CN111274166B (zh) 2018-12-04 2018-12-04 Tlb的预填及锁定方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811473000.8A CN111274166B (zh) 2018-12-04 2018-12-04 Tlb的预填及锁定方法和装置

Publications (2)

Publication Number Publication Date
CN111274166A CN111274166A (zh) 2020-06-12
CN111274166B true CN111274166B (zh) 2022-09-20

Family

ID=70999910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811473000.8A Active CN111274166B (zh) 2018-12-04 2018-12-04 Tlb的预填及锁定方法和装置

Country Status (1)

Country Link
CN (1) CN111274166B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050160229A1 (en) * 2004-01-16 2005-07-21 International Business Machines Corporation Method and apparatus for preloading translation buffers
US20080028181A1 (en) * 2006-07-31 2008-01-31 Nvidia Corporation Dedicated mechanism for page mapping in a gpu
CN100543770C (zh) * 2006-07-31 2009-09-23 辉达公司 用于gpu中的页映射的专门机制
US20140101405A1 (en) * 2012-10-05 2014-04-10 Advanced Micro Devices, Inc. Reducing cold tlb misses in a heterogeneous computing system

Also Published As

Publication number Publication date
CN111274166A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
US11074191B2 (en) Linear to physical address translation with support for page attributes
JP5108002B2 (ja) 物理タグ付け動作を用いる仮想タグ付き命令キャッシュ
TWI531912B (zh) 具有用於多上下文計算引擎的轉譯後備緩衝之處理器、用於致能多執行緒以存取於處理器中之資源之系統和方法
JP5608594B2 (ja) プレロード命令制御
US9405703B2 (en) Translation lookaside buffer
CN108139981B (zh) 一种页表缓存tlb中表项的访问方法，及处理芯片
US8190652B2 (en) Achieving coherence between dynamically optimized code and original code
CN106126441B (zh) 缓存、缓存数据项的方法
US10083126B2 (en) Apparatus and method for avoiding conflicting entries in a storage structure
KR20170100003A (ko) 가상 주소들을 사용하여 액세스된 캐시
CN113722246B (zh) 处理器中物理内存保护机制的实现方法及装置
US20160140042A1 (en) Instruction cache translation management
US9720847B2 (en) Least recently used (LRU) cache replacement implementation using a FIFO storing indications of whether a way of the cache was most recently accessed
US10579522B2 (en) Method and device for accessing a cache memory
US20140181461A1 (en) Reporting access and dirty pages
US10339054B2 (en) Instruction ordering for in-progress operations
US11474956B2 (en) Memory protection unit using memory protection table stored in memory system
KR20160065773A (ko) 1차 캐시와 오버플로 선입 선출 캐시를 구비하는 캐시 시스템
US20230289295A1 (en) Virtual Memory Management Method and Apparatus Supporting Physical Addresses Larger Than Virtual Addresses
US20210311997A1 (en) Binary search procedure for control table stored in memory system
US9189417B2 (en) Speculative tablewalk promotion
CN111274166B (zh) Tlb的预填及锁定方法和装置
JP6767569B2 (ja) マルチスレッドモードにおける電力低減のための方法及び装置
CN105183668B (zh) 缓存刷新方法及装置
CN114925002A (zh) 电子装置、电子设备和地址转换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant