CN111262582B - 产生多相位本振信号的超宽带频率发生器 - Google Patents

产生多相位本振信号的超宽带频率发生器 Download PDF

Info

Publication number
CN111262582B
CN111262582B CN202010091234.7A CN202010091234A CN111262582B CN 111262582 B CN111262582 B CN 111262582B CN 202010091234 A CN202010091234 A CN 202010091234A CN 111262582 B CN111262582 B CN 111262582B
Authority
CN
China
Prior art keywords
frequency dividing
frequency
signal
unit
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010091234.7A
Other languages
English (en)
Other versions
CN111262582A (zh
Inventor
李超
高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Eswin Information Technology Co ltd
Guangzhou Quanshengwei Information Technology Co Ltd
Original Assignee
Beijing Eswin Information Technology Co ltd
Guangzhou Quanshengwei Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Information Technology Co ltd, Guangzhou Quanshengwei Information Technology Co Ltd filed Critical Beijing Eswin Information Technology Co ltd
Priority to CN202010091234.7A priority Critical patent/CN111262582B/zh
Publication of CN111262582A publication Critical patent/CN111262582A/zh
Application granted granted Critical
Publication of CN111262582B publication Critical patent/CN111262582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种产生多相位本振信号的超宽带频率发生器，其包括信号源、信号输入端、分频电路、输送单元以及信号输出端，信号输入端用于与信号源连接以接入输入信号，分频电路与信号输入端连接，用于将接入的输入信号转变成不同频率不同相位的时钟信号，输送单元与分频电路连接用于输送时钟信号，包括多条分别用于输出不同相位的时钟信号的输送线以及设置在每条输送线上的第一开关，信号输出端与输送单元连接用于将时钟信号进行输出。本发明的产生多相位本振信号的超宽带频率发生器能产生所需要的多相位时钟信号，且能够输出超带宽范围的频率，功耗小。

Description

产生多相位本振信号的超宽带频率发生器
技术领域
本发明涉及频率发生器领域，特别涉及一种产生多相位本振信号的超宽带频率发生器。
背景技术
目前对于无线通信系统架构中的射频接收机和发射机，锁相环压控振荡器能够提供高频差分时钟信号，但是对于收发通道而言，往往需要精准的多个相位时钟信号，以达到更好的收发机性能。而现有技术中频率发生器的设计，往往只有较窄的带宽或者单个频点。
故需要提供一种产生多相位本振信号的超宽带频率发生器来解决上述技术问题。
发明内容
本发明提供一种产生多相位本振信号的超宽带频率发生器，以解决现有技术中的频率发生器多存在结构设计不够合理，以及各个部件的分布不够合理的问题。
为解决上述技术问题，本发明的技术方案为：一种产生多相位本振信号的超宽带频率发生器，其包括：
信号源；
信号输入端，用于与所述信号源连接以接入输入信号；
分频电路，与所述信号输入端连接，用于将接入的输入信号转变成设定频率及设定相位的时钟信号；
输送单元，与所述分频电路连接用于输送时钟信号，还包括输送线以及设置在所述输送线上的第一开关；以及
信号输出端，与所述输送单元连接用于将时钟信号进行输出；
其中，所述分频电路包括一个或多个分频模块，每个所述分频模块包括第二开关和第一分频组件，每个所述分频模块的第一分频组件的分频倍数不等，所述第二开关连接在所述第一分频组件和所述信号输入端之间，每个所述分频模块的第一分频组件通过对应的所述输送单元与所述信号输出端连接。
在本发明中，所述输入信号的频率介于设定低值和设定高值之间，所述设定高值大于或等于2倍的所述设定低值，相邻的所述分频模块之间的第一分频组件的分频倍数相差2倍。
在本发明中，多个所述分频模块并联连接在所述信号输入端和所述信号输出端之间。
在本发明中，所述分频模块由分频单元组合形成，每个所述分频单元包括第四开关和第二分频组件，所述第四开关连接在所述第二分频组件和所述信号输入端之间；
X个所述分频单元串联，X-1个所述分频单元分别一一对应与第三开关并联，通过不同数量的所述第三开关的开闭以形成不同的所述分频模块。
进一步的，第一设定数量的所述分频模块并联，X个所述分频单元串联且X-1个所述分频单元通过相应的所述第三开关的开闭以形成第二设定数量的所述分频模块，每个所述分频单元的第二分频组件的分频倍数相等或不等，第一设定数量的所述分频模块与第二设定数量的所述分频模块并联。
进一步的，2个所述分频模块并联，2个所述分频模块的第一分频组件分别为二分频器和四分频器；
3个所述分频单元串联，分别为第一分频单元、第二分频单元以及第三分频单元，所述第一分频单元的第二分频组件为二分频器，所述第二分频单元的第二分频组件为二分频器，所述第三分频单元的第二分频组件为八分频器；所述第一分频单元和所述第二分频单元分别与对应的所述第三开关并联，所述第一分频单元与所述信号输入端连接，所述第三分频单元通过所述输送单元与所述信号输出端连接。
进一步的，还设置有与第三分频单元并联的第四分频单元，所述第四分频单元与所述第一分频单元、所述第二分频单元串联，所述第四分频单元的第二分频组件为六十四分频器，所述第四分频单元通过所述输送单元与所述信号输出端连接。
进一步的，所述六十四分频器由十六分频器和四分频器串联形成。
在本发明中，在所述分频模块和所述输送单元之间设置有用于使时钟信号的相位更加精准的延迟锁相环电路，所述延迟锁相环电路包括鉴相器、滤波器和压控延迟链；
其中，所述鉴相器的输入端与所述分频模块的输出端连接，所述鉴相器的输出端与所述滤波器的输入端连接，所述滤波器的输出端与所述压控延迟链的输入端以及所述输送单元连接，所述压控延迟链的输出端与所述鉴相器的输入端连接。
在本发明中，在所述信号输入端和所述分频电路之间连接有缓冲器。
本发明相较于现有技术，其有益效果为：本发明的产生多相位本振信号的超宽带频率发生器能产生所需要的多相位时钟信号，且能够输出超带宽范围的频率，功耗小。另外，配置较为灵活，占用面积小。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍，下面描述中的附图仅为本发明的部分实施例相应的附图。
图1为本发明的产生多相位本振信号的超宽带频率发生器的第一实施例的示意图。
图2为本发明的产生多相位本振信号的超宽带频率发生器的第二实施例的示意图。
图3为本发明的产生多相位本振信号的超宽带频率发生器的第三实施例的结构示意图。
图4为本发明的产生多相位本振信号的超宽带频率发生器的锁相环电路的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明中所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「顶部」以及「底部」等词，仅是参考附图的方位，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
本发明术语中的“第一”“第二”等词仅作为描述目的，而不能理解为指示或暗示相对的重要性，以及不作为对先后顺序的限制。
在无线通信系统架构中，收发通道往往需要精准的多个相位时钟信号，现有技术中的频率发生器往往只有较窄的带宽或者单个频点。
如下为本发明提供的一种能解决以上技术问题的产生多相位本振信号的超宽带频率发生器的优选实施例。
请参照图1，其中图1为本发明的产生多相位本振信号的超宽带频率发生器的第一实施例的结构示意图。
在图中，结构相似的单元是以相同标号表示。
本发明提供一种产生多相位本振信号的超宽带频率发生器，其包括信号源11、信号输入端14、分频电路、输送单元以及信号输出端15，其中信号源11可以为振荡器。
在本发明中，信号输入端14用于与信号源11连接以接入输入信号。
分频电路与信号输入端14连接，用于将接入的输入信号转变成设定频率及设定相位的时钟信号。
输送单元与分频电路连接用于输送时钟信号，包括多条用于输出不同相位的时钟信号的输送线131以及设置在输送线131上的第一开关132。
信号输出端15与输送单元连接用于将时钟信号进行输出。
其中，分频电路包括一个或多个分频模块12，分频模块12的数量根据实际需求设置，每个分频模块12包括第二开关122和第一分频组件121，每个分频模块12的第一分频组件121的分频倍数不等，第二开关122连接在第一分频组件121和信号输入端14之间，每个分频模块12的第一分频组件121通过对应的输送单元与信号输出端15连接。
在本实施例中，多个分频模块12并联连接在信号输入端14和信号输出端15之间，其中图1中A处的省略号表示可根据实际情况依图1的设置规则设置多个第一分频组件121和第二开关122，需要解释的是，图1中B处的省略号表示可输出多种相位的时钟信号，可根据需求设置相应数量的输送线以输出不同相位的时钟信号，同时在每条输送线上设置第一开关。
本发明通过将分频电路设置成多个分频模块12以将输入信号转变成不同频率、不同相位的时钟信号进行输出，能产生所需要的多相位时钟信号，且能够输出超带宽范围的频率。
请结合参照图1和图2，其中，图2为本发明的产生多相位本振信号的超宽带频率发生器的第二实施例的示意图。
本发明提供一种产生多相位本振信号的超宽带频率发生器，其包括信号源11、信号输入端14、分频电路、输送单元以及信号输出端15。
在本发明中，信号输入端14用于与信号源11连接以接入输入信号。
分频电路与信号输入端14连接，用于将接入的输入信号转变成设定频率及设定相位的时钟信号。
输送单元与分频电路连接用于输送时钟信号，包括输送线131以及设置在输送线131上的第一开关132。
信号输出端15与输送单元连接用于将时钟信号进行输出。
其中，分频电路包括多个分频模块，每个分频模块包括第二开关和第一分频组件，每个分频模块的第一分频组件的分频倍数不等，第二开关连接在第一分频组件和信号输入端14之间，每个分频模块的第一分频组件通过对应的输送单元与信号输出端15连接。
本实施例中分频模块由分频单元16组合形成，同时第四开关162和第三开关17配合以获得第二开关的功能。
其中每个分频单元16包括第四开关162和第二分频组件161，第四开关162连接在第二分频组件161和信号输入端14之间，其中图2中C处的省略号表示可根据实际情况依图1的设置规则设置多个第二分频组件161和第四开关162，图2中B处的省略号表示可根据需求设置相应数量的输送线以输出不同相位的时钟信号。
X个分频单元16串联，X-1个分频单元16分别一一对应与第三开关17并联，通过不同数量的第三开关17的开闭以形成不同的分频模块12。
例如图2中，当左端所有的第三开关17闭合，右端最后一个第四开关162闭合，此时，即右端最后一个第二分频组件161相当于与第一实施例中的第一分频组件121，右端最后一个第四开关162相当于与第一实施例中的第二开关122。
当左端其中一个第三开关17断开且其并联的第四开关162闭合，同时右端最后一个第四开关162闭合，其他第三开关17均闭合，此时，即两个第二分频组件161串联组合形成第一实施例中的第一分频组件121，靠近信号源11的第四开关162相当于与第一实施例中的第二开关122。
需要说明的是，每个第二分频组件161左端连接的一个第四开关162能起到隔离时钟信号和负载的作用，第一开关132能起到隔离负载的作用，降低功耗。
本发明通过控制开关的开闭实现第二分频组件的复用，同时得到更宽频率输出范围，节省面积功耗。
请参照图3，其中图3为本发明的产生多相位本振信号的超宽带频率发生器的第三实施例的结构示意图，图3中0°至360（N-1）/N°表示可输出多个相位的信号。
本发明提供一种产生多相位本振信号的超宽带频率发生器，其包括信号源11、信号输入端14、分频电路、输送单元以及信号输出端15。
在本发明中，信号输入端14用于与信号源11连接以接入输入信号。
分频电路与信号输入端14连接，用于将接入的输入信号转变成设定频率及设定相位的时钟信号。
输送单元与分频电路连接用于输送时钟信号，包括输送线131以及设置在输送线131上的第一开关132。
信号输出端15与输送单元连接用于将时钟信号进行输出。
其中，分频电路包括多个分频模块，每个分频模块包括第二开关122和第一分频组件，每个分频模块的第一分频组件的分频倍数不等，第二开关122连接在第一分频组件和信号输入端14之间，每个分频模块的第一分频组件通过对应的输送单元与信号输出端15连接。
设置第二开关122能隔离时钟信号和负载，设置第一开关132能隔离负载，功耗低。
在本实施例中，输入信号的频率介于设定低值和设定高值之间，设定高值大于或等于2倍的设定低值，相邻的分频模块之间的第一分频组件121的分频倍数相差2倍，且本实施例以6G～12G的输入频率进行举例说明。
在本发明中，可采用分频模块并联和分频单元串联形成分频模块的混合方式进行设置，配置灵活，电路简化，更能适于不同的应用环境。
本实施例对应第一实施例和第二实施例的结构，多个分频模块12可并联，分频模块12包括第二开关122和第一分频组件121，或分频模块12由分频单元16组合形成，分频单元16包括第四开关162和第二分频组件161。
如可将第一设定数量的分频模块并联，X个分频单元16串联且X-1个分频单元16通过相应的第三开关17的开闭以形成第二设定数量的分频模块，每个分频单元16的第二分频组件161的分频倍数相等或不等，第一设定数量的分频模块与第二设定数量的分频模块并联。
需要说明的是，本实施例中并联是指在结构上形成并联关系，其中并联的线路可选择性的断开或导通，如可根据不同的频率需求和不同的相位需求选择某条线路导通。
具体的，如图3中，2个分频模块并联，2个分频模块的第一分频组件121分别为二分频器1211和四分频器1212。
这里以第二开关122和二分频器1211形成第一分频模块，以第二开关122和四分频器1212第二分频模块，第一分频模块和第二分频模块均相当于第一实施例中的分频模块12。
3个分频单元16串联，这里以3个分频单元16分别为第一分频单元、第二分频单元以及第三分频单元。
如图3中，第一分频单元的第二分频组件161为二分频器1611，第二分频单元的第二分频组件161为二分频器1612，第三分频单元的第二分频组件161为八分频器1613；第一分频单元和第二分频单元分别与对应的第三开关17并联，第一分频单元与信号输入端14连接，第三分频单元通过输送单元与信号输出端15连接。
可选的，可根据情况，还可设置与第三分频单元并联的第四分频单元，第四分频单元与第一分频单元、第二分频单元串联，第四分频单元的第二分频组件161为六十四分频器1614，第四分频单元通过输送单元与信号输出端15连接。
需要说明的是，第一分频单元、第二分频单元、第三分频单元以及第四分频单元相当于第二实施例中的分频单元16。
本实施例中的六十四分频器1614由十六分频器和四分频器串联形成，设置可变性强，换修成本低。
请参照图4，其中图4为本发明的产生多相位本振信号的超宽带频率发生器的锁相环电路的结构示意图。
在本发明中，在分频模块和输送单元13之间设置有用于使时钟信号的相位更加精准的延迟锁相环电路19，及图3中的DLL电路，延迟锁相环电路19包括鉴相器191、滤波器192和压控延迟链193。
其中，鉴相器191的输入端与分频模块的输出端连接，鉴相器191的输出端与滤波器192的输入端连接，滤波器192的输出端与压控延迟链193的输入端以及输送单元连接，压控延迟链193的输出端与鉴相器191的输入端连接。
其中Tref时钟是信号源11提供的输入信号或者指经过分频电路分频后得到的基准参考时钟，Tfb是压控延迟链13反馈时钟信号。鉴相器191又称为相位比较器，能用于比较Tref和Tfb相位差，压控延迟链13产生输入时钟信号的延时输出信号能送到相应的寄存器。然后，在输入时钟信号和反馈时钟信号之间插入延迟，使输入时钟信号和反馈时钟信号的上升沿一致，延迟锁相环电路19才能锁定，这样两个时钟没有了差别，也就补偿了时钟分配网络造成的时间延时，有效改善了时钟源和负载之间延时，从而输出更精准的多相位时钟信号。
优选的，在本发明中，在信号输入端14和分频电路之间连接有缓冲器18， 缓冲器18能对信号源11的输入信号放大，可以隔离后面的分频电路和信号源11，以及能增大驱动能力，可以根据输出占空比的要求，选择不同类型的缓冲器18以得到需要的占空比信号。
本实施例的产生多相位本振信号的超宽带频率发生器输出多相位超宽带频率的原理为：这里以6G～12G的输入频率进行说明，信号源11向信号输入端14输入6G～12G频率的信号。
其中，能通过闭合相应的第二开关122和相应的第一开关132，使得输入信号经过二分频器1211进行输出3～6G频率的信号，或使得输入信号经过四分频器1212进行输出1.5G～3G频率的信号。
或通过闭合两个第三开关17、闭合八分频器1613的第四开关162以及相应的第一开关132，使得输入信号经过第三开关17所在线路和八分频器1613进行输出0.75G～1.5G频率的信号。
闭合二分频器1611或二分频器1612中的一个第四开关162及相应串联的一个第三开关17、闭合八分频器1613的第四开关162及相应的第一开关132，使得输入信号经过一个二分频器和八分频器1613进行输出375M～0.75G频率的信号。
闭合二分频器1611和二分频器1612的两个第四开关162、闭合八分频器1613的第四开关162及相应的第一开关132，使得输入信号经过两个二分频器和八分频器1613进行输出187.5M～375M频率的信号。
同理，可使得输入信号单独经过六十四分频器1614进行输出93.75M～187.5M频率的信号。
可使得输入信号经过一个二分频器和六十四分频器1614进行输出46.875M～93.75M频率的信号。
可使得输入信号经过两个二分频器和六十四分频器1614进行输出23.5M～46.875M频率的信号。
六十四分频器1614与八分频器1613的使用原理相同，可选择性配合二分频器1611、二分频器1612进行使用，具体开关的开闭，此处不进行赘述。
综上，通过本发明的产生多相位本振信号的超宽带频率发生器能将6G～12G频率的信号转变输出23.5M～6G频率的多相位信号。
本发明的产生多相位本振信号的超宽带频率发生器能产生所需要的多相位时钟信号，且能够输出超带宽范围的频率，功耗小。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (9)

1.一种产生多相位本振信号的超宽带频率发生器，其特征在于，包括：
信号源；
信号输入端，用于与所述信号源连接以接入输入信号；
分频电路，与所述信号输入端连接，用于将接入的输入信号转变成设定频率及设定相位的时钟信号；
输送单元，与所述分频电路连接用于输送时钟信号，还包括输送线以及设置在所述输送线上的第一开关；以及
信号输出端，与所述输送单元连接用于将时钟信号进行输出；
其中，所述分频电路包括一个或多个分频模块，每个所述分频模块包括第二开关和第一分频组件，每个所述分频模块的第一分频组件的分频倍数不等，所述第二开关连接在所述第一分频组件和所述信号输入端之间，每个所述分频模块的第一分频组件通过对应的所述输送单元与所述信号输出端连接；
所述分频模块由分频单元组合形成，每个所述分频单元包括第四开关和第二分频组件，所述第四开关连接在所述第二分频组件和所述信号输入端之间；
X个所述分频单元串联，X-1个所述分频单元分别一一对应与第三开关并联，通过不同数量的所述第三开关的开闭以形成不同的所述分频模块。
2.根据权利要求1所述的产生多相位本振信号的超宽带频率发生器，其特征在于，所述输入信号的频率介于设定低值和设定高值之间，所述设定高值大于或等于2倍的所述设定低值，相邻的所述分频模块之间的第一分频组件的分频倍数相差2倍。
3.根据权利要求1所述的产生多相位本振信号的超宽带频率发生器，其特征在于，多个所述分频模块并联连接在所述信号输入端和所述信号输出端之间。
4.根据权利要求1所述的产生多相位本振信号的超宽带频率发生器，其特征在于，第一设定数量的所述分频模块并联，X个所述分频单元串联且X-1个所述分频单元通过相应的所述第三开关的开闭以形成第二设定数量的所述分频模块，每个所述分频单元的第二分频组件的分频倍数相等或不等，第一设定数量的所述分频模块与第二设定数量的所述分频模块并联。
5.根据权利要求4所述的产生多相位本振信号的超宽带频率发生器，其特征在于，2个所述分频模块并联，2个所述分频模块的第一分频组件分别为二分频器和四分频器；
3个所述分频单元串联，分别为第一分频单元、第二分频单元以及第三分频单元，所述第一分频单元的第二分频组件为二分频器，所述第二分频单元的第二分频组件为二分频器，所述第三分频单元的第二分频组件为八分频器；所述第一分频单元和所述第二分频单元分别与对应的所述第三开关并联，所述第一分频单元与所述信号输入端连接，所述第三分频单元通过所述输送单元与所述信号输出端连接。
6.根据权利要求5所述的产生多相位本振信号的超宽带频率发生器，其特征在于，还设置有与第三分频单元并联的第四分频单元，所述第四分频单元与所述第一分频单元、所述第二分频单元串联，所述第四分频单元的第二分频组件为六十四分频器，所述第四分频单元通过所述输送单元与所述信号输出端连接。
7.根据权利要求6所述的产生多相位本振信号的超宽带频率发生器，其特征在于，所述六十四分频器由十六分频器和四分频器串联形成。
8.根据权利要求1所述的产生多相位本振信号的超宽带频率发生器，其特征在于，在所述分频模块和所述输送单元之间设置有用于使时钟信号的相位更加精准的延迟锁相环电路，所述延迟锁相环电路包括鉴相器、滤波器和压控延迟链；
其中，所述鉴相器的输入端与所述分频模块的输出端连接，所述鉴相器的输出端与所述滤波器的输入端连接，所述滤波器的输出端与所述压控延迟链的输入端以及所述输送单元连接，所述压控延迟链的输出端与所述鉴相器的输入端连接。
9.根据权利要求1所述的产生多相位本振信号的超宽带频率发生器，其特征在于，在所述信号输入端和所述分频电路之间连接有缓冲器。
CN202010091234.7A 2020-02-13 2020-02-13 产生多相位本振信号的超宽带频率发生器 Active CN111262582B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010091234.7A CN111262582B (zh) 2020-02-13 2020-02-13 产生多相位本振信号的超宽带频率发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010091234.7A CN111262582B (zh) 2020-02-13 2020-02-13 产生多相位本振信号的超宽带频率发生器

Publications (2)

Publication Number Publication Date
CN111262582A CN111262582A (zh) 2020-06-09
CN111262582B true CN111262582B (zh) 2023-06-27

Family

ID=70952623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010091234.7A Active CN111262582B (zh) 2020-02-13 2020-02-13 产生多相位本振信号的超宽带频率发生器

Country Status (1)

Country Link
CN (1) CN111262582B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2100534A (en) * 1981-06-16 1982-12-22 Standard Telephones Cables Ltd Frequency synthesiser

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160456A (en) * 1999-06-14 2000-12-12 Realtek Semiconductor Corp. Phase-locked loop having adjustable delay elements
FI108380B (fi) * 2000-03-10 2002-01-15 Nokia Corp Monimurtojakajainen esijakaja
CN1922796A (zh) * 2004-01-26 2007-02-28 皇家飞利浦电子股份有限公司 基于超宽带无线电多频带ofdm的频率产生
CN103107809B (zh) * 2011-11-10 2016-04-27 国民技术股份有限公司 一种锁相环电路
US8884664B1 (en) * 2013-03-15 2014-11-11 Anritsu Company Systems and methods for generating low band frequency sine waves
CN109450445A (zh) * 2018-10-26 2019-03-08 中国电子科技集团公司第四十研究所 一种可变环路带宽频率合成装置、系统及方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2100534A (en) * 1981-06-16 1982-12-22 Standard Telephones Cables Ltd Frequency synthesiser

Also Published As

Publication number Publication date
CN111262582A (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
KR100625550B1 (ko) 분수 분주회로 및 이것을 사용한 데이터 전송장치
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
US5977805A (en) Frequency synthesis circuit tuned by digital words
US8054908B2 (en) Transmitter circuit and radio transmission apparatus for transmitting data via radio by using impulses
KR20110067842A (ko) 듀얼밴드 광대역 국부신호 발생장치
US20080003954A1 (en) Signal Generator, and Transmitter, Receiver and Transceiver Using Same
EP3084966A1 (en) Local oscillator signal generation using delay locked loops
US7095816B2 (en) Clock/data recovery circuit
US6066990A (en) Frequency divider having a prescaler followed by a programmable counter, and a corresponding prescaler and frequency synthesizer
KR20060122541A (ko) 주파수 분주기 및 이를 이용한 위상 동기 루프 장치
EP2166719A1 (en) Modulation device and pulse wave generation device
US7653168B2 (en) Digital clock dividing circuit
US7180343B2 (en) Apparatus for synchronizing clock using source synchronous clock in optical transmission system
CN111262582B (zh) 产生多相位本振信号的超宽带频率发生器
GB2333622A (en) Single counter dual modulus frequency division apparatus
US8750430B2 (en) Data receiver circuit
US8222941B2 (en) Phase selector
US8319532B2 (en) Frequency divider with phase selection functionality
EP4213391A1 (en) Clock synchronization circuit, control method, printed circuit board and communication device
US20040090999A1 (en) Singal multiplexing circuit and optical communication system transmitter
Jalalifar et al. An energy-efficient multi-level RF-interconnect for global network-on-chip communication
CN220586273U (zh) 一种用于散射通信的捷变频组件系统
CN111541449B (zh) 超宽带正交本振信号生成装置
JP4522317B2 (ja) 通信装置
CN117930143B (zh) 一种基于锁相环的ofdm-lfm信号产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant