CN111261612B

CN111261612B - 半导体结构

Info

Publication number: CN111261612B
Application number: CN201811548197.7A
Authority: CN
Inventors: 杨仓博; 林瑄智; 饶瑞修
Original assignee: Nanya Technology Corp
Current assignee: Nanya Technology Corp
Priority date: 2018-12-02
Filing date: 2018-12-18
Publication date: 2021-11-30
Anticipated expiration: 2038-12-18
Also published as: CN111261612A; TWI701672B; TW202022879A; US20200176381A1; US10692811B1

Abstract

本发明公开了一种半导体结构，其包含第一反熔丝结构、第二反熔丝结构及第一金属层。第二反熔丝结构设置于第一反熔丝结构之上。第一金属层位于第一反熔丝结构与第二反熔丝结构之间。第一接触点设置于第一反熔丝结构与第一金属层之间，以连接第一反熔丝结构与第一金属层。第二接触点设置于第二反熔丝结构与第一金属层之间，以连接第二反熔丝结构与第一金属层。本发明的半导体结构可以通过以垂直堆叠而非水平排列的反熔丝结构来减少反熔丝结构所需的空间。因此，可以增加半导体装置的集成度(integration)。

Description

半导体结构

技术领域

本发明是有关于一种半导体结构。更详细的说，本发明是有关于一种具有垂直反熔丝结构的半导体结构。

背景技术

熔丝元件常用于半导体装置，例如动态随机存取存储器(dynamic random accessmemory；DRAM)。举例而言，通过使用冗余单元替换有缺陷的单元，熔丝及反熔丝可用于修复动态随机存取存储器阵列。

现有的熔丝元件是水平地排列在同一平面上，因此在半导体装置中占据大量的水平面积。随着半导体装置变得更高度集成，半导体基板上的单位单元的水平面积逐渐减少。因此，需要一种新的结构以解决上述问题。

发明内容

本发明的目的在于提供一种半导体结构，其可以增加半导体装置的集成度。

根据本发明的一方面是提供一种半导体结构。半导体结构包含第一反熔丝结构、位于第一反熔丝结构之上的第二反熔丝结构、及位于第一反熔丝结构与第二反熔丝结构之间的第一金属层。

根据本发明的某些实施方式，第一反熔丝结构包含半导体基板、位于半导体基板之上的第一介电层，以及位于第一介电层之上的导电层。

根据本发明的某些实施方式，半导体基板具有重掺杂区与第一介电层接触。

根据本发明的某些实施方式，导电层在平行于半导体基板的平面上延伸。

根据本发明的某些实施方式，第二反熔丝结构包含至少一个下电极、第二介电层以及上电极。下电极具有内部部分、围绕内部部分的外部部分，以及位于内部部分及外部部分之下的接合部分。内部部分及外部部分为沿纵向轴伸长的中空柱体，且纵向轴与第一反熔丝结构的平面垂直。接合部分连接内部部分及外部部分。第二介电层共形地覆盖下电极。上电极覆盖第二介电层。上电极包含插入下电极的第一部分，以及位于第一部分之上的第二部分。

根据本发明的某些实施方式，内部部分及外部部分具有大致为同心圆的横截面。

根据本发明的某些实施方式，下电极包含氮化钛。

根据本发明的某些实施方式，第二介电层包含二氧化锆。

根据本发明的某些实施方式，上电极包含多晶硅。

根据本发明的某些实施方式，半导体结构还包含支撑结构位于下电极之上，且支撑结构包含氮化物。

根据本发明的某些实施方式，半导体结构还包含第一接触点及第二接触点。第一接触点位于第一反熔丝结构及第一金属层之间。第二接触点位于第二反熔丝结构及第一金属层之间。

根据本发明的某些实施方式，半导体结构还包含第二金属层位于第二反熔丝结构之上。

根据本发明的某些实施方式，半导体结构还包含晶体管耦合到第一反熔丝结构及第二反熔丝结构。

与现有技术相比，本发明的半导体结构可以通过以垂直堆叠而非水平排列的反熔丝结构来减少反熔丝结构所需的空间。因此，可以增加半导体装置的集成度。

附图说明

当读到随附的附图时，从以下详细的叙述可充分了解本发明的各方面。值得注意的是，根据工业上的标准实务，各种特征不是按比例绘制。事实上，为了清楚的讨论，各种特征的尺寸可任意增加或减少。

图1为根据本发明各种实施方式绘示的半导体结构的剖面图。

图2为根据本发明各种实施方式绘示的第二反熔丝结构的剖面图。

图3为根据本发明各种实施方式绘示的第二反熔丝结构的上视图。

图4为根据本发明各种实施方式绘示的半导体结构的简化电路布局示意图。

具体实施方式

以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。并且为求清楚说明，元件的大小或厚度可能夸大显示，并未依照原尺寸作图。此外，为简化图示起见，一些公知惯用的结构与元件在图示中将以简单示意的方式绘示。

在本文中使用空间相对用语，例如“下方”、“之下”、“上方”、“之上”等，这是为了便于叙述一个元件或特征与另一个元件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包含其他的方位。例如，当图示上下翻转180度时，一个元件与另一个元件之间的关系，可能从“下方”、“之下”变成“上方”、“之上”。此外，本文中所使用的空间上的相对叙述也应作同样的解释。

图1为根据本发明各种实施方式绘示的半导体结构1000的剖面图。半导体结构1000包含第一反熔丝结构100、第二反熔丝结构200及第一金属层300。

如图1所示，第一反熔丝结构100包含半导体基板110、第一介电层120，以及导电层130。在某些实施方式中，半导体基板110包含半导体材料，例如硅、锗或其类似者。在一些实例中，半导体基板110可以包含半导体块材材料(bulk semiconductor materials)，例如半导体晶圆及多层半导体材料层。在其他实例中，半导体基板110可以包含各种掺杂配置(doping configurations)，例如，可以在半导体衬底110上设计用于不同装置类型(例如，n型场效应晶体管(NFET)，p型场效应晶体管(PFET))的区域中形成不同的掺杂分布(例如，n井，p井)。如图1所示，在某些实施方式中，半导体基板110具有重掺杂区112与第一介电层120接触。在一些实例中，重掺杂区112可以为晶体管(未绘示于图4)中的源极/漏极区。在某些实施方式中，在半导体基板110中还可以包含主动区(未绘示)，并且主动区耦合到第一反熔丝结构100。在某些实施方式中，在半导体基板110中还可以包含隔离区(未绘示)，以隔离一个或多个主动区。

第一介电层120位于半导体基板110之上。在某些实施方式中，第一介电层120包含氧化物材料，但不限于此。如图1所示，半导体基板110具有厚度T1，且第一介电层120具有厚度T2。在某些实施方式中，第一介电层120的厚度T2小于半导体基板110的厚度T1。

导电层130位于第一介电层120之上。在某些实施方式中，导电层130包含多晶硅，但不限于此。在某些实施方式中，导电层130在平行于半导体基板110的主表面P1上延伸。如图1所示，导电层130具有厚度T3。在某些实施方式中，导电层130的厚度T3大于第一介电层120的厚度T2。具有较薄的第一介电层120的第一反熔丝结构100可以更容易地被烧制(blown)。

第二反熔丝结构200设置于第一反熔丝结构100之上。第二反熔丝结构200包含一个或多个下电极210、第二介电层220以及上电极230。第二反熔丝结构200的细节可以参考图2。

图2为根据本发明各种实施方式绘示的第二反熔丝结构200的剖面图。在某些实施方式中，第二反熔丝结构200可以包含多个下电极210。在某些实施方式中，每个下电极210具有内部部分212、围绕内部部分212的外部部分214，以及位于内部部分212及外部部分214之下的接合部分216。详细地说，每一个内部部分212及外部部分214为沿纵向轴伸长的中空柱体，且纵向轴与第一反熔丝结构100的平面P1(绘示于图1)。在某些实施方式中，每一个内部部分212及外部部分214为可以为中空圆柱。更详细地说，每一个下电极210还可以包含位于内部部分212内的第一沟槽213，以及位于内部部分212与外部部分214之间的第二沟槽215。如图2所示，接合部分216连接内部部分212及外部部分214。在一些实例中，接合部分216也可以为中空圆柱连接内部部分212的底部与外部部分214的底部。在某些实施方式中，每一个下电极210包含氮化钛，但不限于此。

请继续参考图2，在某些实施方式中，第二介电层220共形地覆盖下电极210。也就是说，第二介电层220具有类似于下电极210的图案和/或轮廓。详细地说，下电极210完全被第二介电层220覆盖。在某些实施方式中，第二介电层220包含二氧化锆，但不限于此。

请继续参考图2。上电极230覆盖第二介电层220，且上电极230包含插入下电极210中的第一部分232，以及位于第一部分232之上的第二部分234。详细地说，上电极230的第一部分232插入第一沟槽213和第二沟槽215中，并且上电极230的第二部分234位于第一沟槽213、第二沟槽215及下电极之上。第二介电层220可以部分或完全地被上电极230覆盖。换句话说，上电极230及下电极210完全被第二介电层220分开。在某些实施方式中，上电极230包含多晶硅，但不限于此。

在某些实施方式中，如图2所示，第二反熔丝结构200还可以包含支撑结构240位于下电极210之上。在某些实施方式中，支撑结构240可以包含氮化物材料，例如氮化硅或氮氧化硅，但不限于此。支撑结构240可以支撑下电极210，以避免由于下电极210具有高纵横比(aspect ratio)所引起的坍塌问题。第二反熔丝结构200具有宽度W2及高度H2。在某些实施方式中，第二反熔丝结构200的宽度W2可以小于第一反熔丝结构100的宽度W1(绘示于图1)。在某些实施方式中，第二反熔丝结构200的高度H2可以大于第一反熔丝结构100中第一介电层120的厚度T2与导电层130的厚度T3的总和(绘示于图1)。更详细地说，第二介电层220与上电极230的厚度总和可以大于第一介电层120与导电层130的厚度总和。

图3为根据本发明各种实施方式绘示的第二反熔丝结构200的上视图。应了解到，图3为简化的示意图，仅绘示上电极230及下电极210，以便清楚地示出第二反熔丝结构200的配置。第二介电层220共形地覆盖下电极210，因此未绘示于图3中。在某些实施方式中，图2所示的支撑结构240可以位于四个相邻的下电极210之间。如图3所示，在某些实施方式中，内部部分212及外部部分214在俯视图中共同构成大致为同心圆的形状。换句话说，下电极210的内部部分212及外部部分214可以具有大致为同心圆的横截面。

虽然图3示出第二反熔丝结构200具有3x3阵列的下电极210，应理解到，下电极210的布置不限于此。可以视需求改变下电极210的数量和布置方式。例如，第二反熔丝结构200可以具有8x5阵列的下电极210。

请参考图1。第一金属层300位于第一反熔丝结构100与第二反熔丝结构200之间。在某些实施方式中，第一金属层300可以包含钨或其他合适的导电材料。在某些实施方式中，第一金属层300可以是导线。在某些实例中，第一金属层300可以为存储器(例如，动态随机存取存储器)单元的字线，但不限于此。

在某些实施方式中，半导体结构1000还包含一个或多个第一接触点310及一个或多个第二接触点320。第一接触点310位于第一反熔丝结构100与第一金属层300之间，并且第二接触点320位于第二反熔丝结构200与第一金属层300之间。详细地说，第一反熔丝结构100的导电层130通过第一接触点310连接至第一金属层300，第二反熔丝结构200的接合部分216通过第二接触点320连接至第一金属层300。在某些实施方式中，第一接触点310及第二接触点320可以包含任何合适的导电材料，例如，钨或其类似者。如图1所示，第一接触点310可以形成在第一绝缘层312中，使得第一接触点310和第一绝缘层312形成在同一层中。类似地，第二接触点320可以形成在第二绝缘层322中，使得第二接触点320和第二绝缘层322形成在同一层中。

在某些实施方式中，半导体结构1000还包含第二金属层400位于第二反熔丝结构2000之上。更详细地说，第二金属层400直接连接到上电极230的第二部分234。在某些实施方式中，第二金属层400可以包含钨或其他合适的导电材料。在某些实施方式中，第二金属层400可以是导线。在某些实例中，第二金属层400可以通过第二金属层400耦合到与第一反熔丝结构100所在的主动区不同的另一个主动区。

图4为根据本发明各种实施方式绘示的半导体结构1000的简化电路布局示意图。在某些实施方式中，半导体结构1000还包含电耦合到第一反熔丝结构100和第二反熔丝结构200的晶体管500。如图4所示，晶体管500可以实质上等电位(substantiallyequipotentially)耦合到第一反熔丝结构100、第二反熔丝结构200及另一晶体管600。详细地说，晶体管500的源极/漏极电极502、504可以实质上等电位耦合到第一反熔丝结构100和第二反熔丝结构200。晶体管500的栅极电极506可以实质上等电位耦合到字线WLB0。类似地，晶体管600的源极/漏极电极602、604可以实质上等电位耦合到第一反熔丝结构100和第二反熔丝结构200。晶体管600的栅极电极606可以实质上等电位耦合到字线WLB1。晶体管500、600的源极/漏极电极可以实质上等电位耦合到锁存电路(latch circuit)。第一金属层300可以实质上等电位耦合到字线WL0。具有第一反熔丝结构100和第二反熔丝结构200的电路可以是备用电路(spare circuit)，以替换或修复存储器装置的缺陷电路。更详细地说，通过在半导体基板110和导电层130之间施加足以击穿(break down)第一介电层120的电压偏压，可以烧制(blown)第一反熔丝结构100，从而在晶体管500和第一金属层300之间建立导电路径。通过在下电极210和上电极230之间施加足以击穿(break down)第二介电层220的电压偏压，可以烧制(blown)第二反熔丝结构200，从而在晶体管600和第一金属层300之间建立导电路径。应理解到，第一反熔丝结构100和第二反熔丝结构200的布置不限于图4所示。例如，第二反熔丝结构200可以实质上等电位耦合到晶体管500，第一反熔丝结构100可以实质上等电位耦合到晶体管600。

本发明公开一种新颖的半导体结构，其包含第一反熔丝结构、位于第一反熔丝结构之上的第二反熔丝结构、及位于第一反熔丝结构与第二反熔丝结构之间的第一金属层。第二反熔丝结构堆叠在第一反熔丝结构上，并沿着垂直于第一反熔丝结构的平面的纵轴伸长。以上本发明的实施方式具有优于现有结构的优点，并且优点总结如下。具有第一反熔丝结构和第二反熔丝结构的电路可以作为备用电路，可以修复或替换存储器装置中的缺陷电路。本发明的半导体结构可以通过以垂直堆叠而非水平排列反熔丝结构来减少反熔丝结构所需的空间。因此，可以增加半导体装置的集成度(integration)。

虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims

1.一种半导体结构，其特征在于，包含：

第一反熔丝结构；

第二反熔丝结构，位于所述第一反熔丝结构之上，其中所述第二反熔丝结构包含：

至少一个下电极，所述下电极具有内部部分、围绕所述内部部分的外部部分以及位于所述内部部分及所述外部部分之下的接合部分，其中所述内部部分及所述外部部分为沿纵向轴伸长的中空柱体，并且所述接合部分连接所述内部部分及所述外部部分；

第二介电层，共形地覆盖所述下电极；以及

上电极，覆盖所述第二介电层，其中所述上电极包含第一部分插入所述下电极，以及第二部分位于所述第一部分之上；以及

第一金属层，位于所述第一反熔丝结构与所述第二反熔丝结构之间。

2.如权利要求1所述的半导体结构，其特征在于，所述第一反熔丝结构包含：

半导体基板；

第一介电层，位于所述半导体基板之上；以及

导电层，位于所述第一介电层之上。

3.如权利要求2所述的半导体结构，其特征在于，所述半导体基板具有重掺杂区与所述第一介电层接触。

4.如权利要求2所述的半导体结构，其特征在于，所述导电层在平行于所述半导体基板的平面上延伸。

5.如权利要求4所述的半导体结构，其特征在于，所述第二反熔丝结构的所述纵向轴与所述第一反熔丝结构的所述平面垂直。

6.如权利要求1所述的半导体结构，其特征在于，所述内部部分及所述外部部分具有实质为同心圆的横截面。

7.如权利要求1所述的半导体结构，其特征在于，所述下电极包含氮化钛。

8.如权利要求1所述的半导体结构，其特征在于，所述第二介电层包含二氧化锆。

9.如权利要求1所述的半导体结构，其特征在于，所述上电极包含多晶硅。

10.如权利要求1所述的半导体结构，其特征在于，还包含支撑结构位于所述下电极之上，其中所述支撑结构包含氮化物。

11.如权利要求1所述的半导体结构，其特征在于，还包含：

第一接触点，位于所述第一反熔丝结构及所述第一金属层之间；以及

第二接触点，位于所述第二反熔丝结构及所述第一金属层之间。

12.如权利要求1所述的半导体结构，其特征在于，还包含第二金属层位于所述第二反熔丝结构之上。

13.如权利要求1所述的半导体结构，其特征在于，还包含晶体管耦合到所述第一反熔丝结构及所述第二反熔丝结构。