CN111244270A - 一种模拟生物神经元功能的电子器件及方法 - Google Patents

一种模拟生物神经元功能的电子器件及方法 Download PDF

Info

Publication number
CN111244270A
CN111244270A CN202010056848.1A CN202010056848A CN111244270A CN 111244270 A CN111244270 A CN 111244270A CN 202010056848 A CN202010056848 A CN 202010056848A CN 111244270 A CN111244270 A CN 111244270A
Authority
CN
China
Prior art keywords
neuron
electronic device
voltage
input
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010056848.1A
Other languages
English (en)
Other versions
CN111244270B (zh
Inventor
杨玉超
段庆熙
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202010056848.1A priority Critical patent/CN111244270B/zh
Publication of CN111244270A publication Critical patent/CN111244270A/zh
Application granted granted Critical
Publication of CN111244270B publication Critical patent/CN111244270B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/061Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using biological neurons, e.g. biological neurons connected to an integrated circuit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种模拟生物神经元功能的电子器件及方法。所述神经元器件通过底电极、阻变层和顶电极形成MIM纳米堆垛结构,阻变层采用莫特相变型化合物,使该器件具有易失性电学特性。将外接电阻与该器件串联,电容与器件并联,形成神经元电路实现对LIF神经元功能的模拟。通过控制输入端施加的电学信号的电压幅值、频率以及电路中电阻、电容的参数,可以实现神经元有无动作电位产生、阈值驱动产生动作电位、输入强度调节频率响应等功能;同时,在多个输入作用下可以实现时空整合以及增益调制等功能。本发明的神经元器件具有高的集成度和可微缩性,可以实现多种生物神经元功能,对于未来最终实现大规模类脑计算硬件具有重要的意义。

Description

一种模拟生物神经元功能的电子器件及方法
技术领域
本发明涉及半导体和新型计算技术领域,具体涉及一种模拟生物神经元功能的电子器件及方法。
背景技术
人类的大脑由极其密集的计算元素(神经元)网络和多功能的记忆元素(突触)组成,所有这些元素都在极低的能量水平下运行,仅使用20个fJ/op。人脑有1011个神经元,对应的突触总数为1015个。神经元由许多不同的部分组成,体细胞是神经元的主体,通过树突和轴突与神经网络相连。树突负责接收来自其他神经元的信息(输入),轴突及其末端分支负责将信息传递出去(输出)。突触的权重,即当大脑接收新信息时,神经元之间的连接强度可以通过一个叫做突触可塑性的过程变得更强(增强)或更弱(抑郁)。由于突触可塑性被广泛认为决定了大脑的学习和记忆过程,在学习阶段模拟权重的更新是神经形态计算的核心。当一个神经元被激活时,它会释放一个信号(脉冲),信号会沿着轴突向下传递,通过突触进入下一个神经元的树突。受人类大脑结构和原理的启发,神经形态计算在下一代计算技术中具有巨大的潜力,具有大规模并行性和高效率,从而克服冯·诺依曼结构的瓶颈,最终实现人的智能水平。
为了实现这一目标,开发高度紧凑的、极低的功耗和极好的可扩展性的人工神经元和突触是至关重要的,但仍然是巨大的挑战。传统的互补金属氧化物半导体技术利用复杂的辅助电路和庞大的电容器来模拟生物动力学,由于面积和能量效率低下,不适合构建可伸缩的神经元和突触。近年来,许多人致力于利用新兴的非易失性记忆设备开发人工突触,目的是建立密集的交叉突触阵列,如非易失性忆阻器、扩散忆阻器、突触晶体管等。相比之下,尽管人工神经元与人工突触具有同等的重要性,却鲜有报道。起初对于神经元的生物研究中,单个神经元被认为是简单的线性求和和阈值装置,即使是较低层次的计算,如信号的增益调制等,也必须由神经元群来完成。然而,大量的理论工作表明,单个神经元可以作为更强大的计算单元,而目前研究的神经元器件都未涉及这方面的研究。
发明内容
鉴于现有研究中存在的不足问题,本发明的目的是提出一种模拟生物神经元功能的电子器件及方法,以实现一种结构简单、多功能的神经元器件。
为实现上述目的,本发明提供了一种模拟生物神经元的电子器件,包括衬底、底电极、阻变层、顶电极,其中底电极、阻变层和顶电极在衬底上形成MIM纳米堆垛结构,阻变层采用莫特相变型化合物;该电子器件具有易失性电学特性,能够在电压或电流的作用下受热驱动发生绝缘体向导体的相变,电压或电流撤去后又从导体回到绝缘体。
上述电子器件中,所述衬底可以是硅基衬底或柔性有机材料衬底。
所述顶电极、底电极由金属等电极材料通过半导体CMOS工艺实现,可采用多种金属材料和过渡金属氮化物材料,如Ti、Ta、Hf、W、Au、Pt和TiN;厚度为10nm~200nm。
所述阻变层采用VO2、NbO2等具有莫特相变的材料,厚度在5nm~100nm之间。本发明模拟神经元的电子器件需要具有易失的电学特性,即在I-V直流电压扫描时,电压从0V到Vth时,器件会从高阻态变为低阻态,而当电压从Vth到0V时,器件会在某个Vhold(0<Vhold<Vth)下从低阻态回到高阻态。Vth指能使器件从高阻态变为低阻态的阈值电压,Vhold指能使器件从低阻态变为高阻态的阈值电压。
上述电子器件可以通过以下步骤制备:
1)在衬底上光刻定义底电极的图形,然后淀积形成底电极,剥离光刻胶;
2)在底电极上光刻定义阻变层的图形,沉积莫特相变型化合物形成阻变层,剥离光刻胶;
3)光刻定义顶电极的图形,然后淀积形成顶电极,剥离光刻胶,在衬底上获得底电极、阻变层和顶电极的MIM纳米堆垛结构。
上述步骤1)中,对于硅基衬底,可以采用半导体CMOS工艺,如低压化学气相沉积、等离子体增强化学气相沉积、热氧化等方式,在所述衬底上生长100nm~1000nm厚的半导体氧化物薄膜,再在其上进行底电极的制备。
上述步骤1)中,光刻定义出底电极的图形后,可以采用物理气相沉积(PVD)或电子束蒸发的方法制备底电极,底电极的材料优选采用Ti、Ta、Hf、W、Au、Pt和TiN中的一种或多种;可以先淀积形成一定厚度的粘附层,再淀积形成一定厚度的底电极。
上述步骤2)中可以采用反应溅射、磁控溅射或者脉冲激光沉积的方法制备阻变层,阻变层的材料优选采用VO2或NbO2,厚度在5nm~100nm之间。
上述步骤3)中,可以采用PVD或电子束蒸发的方法淀积顶电极,顶电极材料优选采用Ti、Ta、Hf、W、Au、Pt和TiN中的一种或多种,在顶电极上还可以淀积一定厚度的惰性保护层。
本发明还提供了一种模拟LIF神经元功能的方法,将外接电阻(RL)与上述电子器件串联,电容器(Cm)与该电子器件并联形成神经元电路,从而实现对LIF神经元功能的模拟。
所述电容器Cm可以是外部电容器,也可以是所述电子器件的固有电容。所述器件的易失性行为可以模拟位于神经元躯体附近的膜离子通道的动力学,而膜电容和电阻由Cm和RL表示。具体的,利用上述神经元电路,根据下述方法模拟LIF神经元功能:
施加一定幅值、一定频率的电压脉冲序列,电容器Cm被充电,通过电荷的累积,当电容器的电压达到所述电子器件的Vth时,所述电子器件从关闭状态切换到导通状态;所述电子器件切换到导通状态后,外接电阻RL和所述电子器件上的电压重新分配,并且电容器Cm开始放电,当电容器的电压下降到低于所述电子器件的Vhold时,所述电子器件返回关闭状态,即实现人工LIF神经元的脉冲发放。
神经元的发放速率在很大程度上取决于RL和Cm,虽然较小的Cm可使积分过程更快,但较大的RL会减小输入电流并减慢电荷积聚,从而延迟或阻止激发。此外,还可以通过调节脉冲参数来调节LIF神经元的特性。尖峰频率可以随着输入刺激的变化而变化。
本发明还提供了一种实现神经元整合和/或神经元增益调制功能的方法,将多个外接电阻R1~Rn(n为整数,代表外接电阻的个数)并联,然后与所述电子器件串联,电容器(Cm)与该电子器件并联,形成具有n个输入端和一个输出端的神经元电路,外接电阻一端为输入端,所述电子器件一端为输出端。当该电路使用一组输入施加在神经元电子器件上时,改变具有同步刺激输入的幅值、频率可以实现神经元的空间整合;通过在输入端施加一组与时间相关的脉冲序列,可以实现神经元的时空整合;最后使用速率编码信号来说明一组突触输入如何改变神经元I-O关系的形状以实现神经元调制。具体的:
1、通过多个外接电阻R1~Rn(n为整数,代表外接电阻的个数)并联,同步施加n个一组一定幅值、一定频率的电压脉冲序列,多个电压脉冲序列的施加,将使电容器Cm的充电速率会比单独只加一个脉冲序列时快,从而可以利用空间上的多个脉冲叠加,改变电容器中电荷的累积速率,从而改变人工神经元的发放频率,即实现了人工神经元对输入信号的空间整合。
2、通过多个外接电阻R1~Rn(n为整数,代表外接电阻的个数)并联,异步施加n个一定幅值、一定频率的电压脉冲序列,多个电压脉冲序列的时间间隔越小,叠加的电压脉冲数量越多,电容器Cm的充电速率越快,神经元的发放频率越高,因此通过改变异步电压脉冲序列的时间间隔,改变电容器中电荷的累积速率,从而改变人工神经元的发放频率,即实现了人工神经元对输入信号的时空整合。
3、在神经元调制功能实现中,有两种突触前输入与这种功能相关:一种是驱动输入(Vd),它使神经元强烈放电;另一种是调制输入(Vm),它调节驱动输入来改变神经元的发放情况。首先通过一个电阻R1与器件串联,在输入端输入一定幅值、一定频率的电压脉冲序列,在该驱动输入作用下,得到神经元输入频率(d)及其相应的神经元发放频率(R)的结果,二者满足如下的函数关系:
Figure BDA0002369205110000041
RMAX是神经元发放频率的最大值;d50是产生半最大响应的驱动输入的频率值;n是希尔系数,决定了函数的形状。之后通过多个外接电阻R1~Rn(n为整数,代表外接电阻的个数)并联,在R1输入端仍施加与之前相同的脉冲序列作为驱动输入,其他R2-Rn输入端中的一个或多个施加与R1相同频率但不同电压幅值的脉冲序列作为调制输入,从而可以利用增加调制输入来改变神经元对应输入频率下的发放频率,实现了神经元调制。
本发明的优点:
本发明所述神经元器件采用底电极、阻变层和顶电极形成MIM纳米堆垛结构,并将外接电阻与器件串联,电容与器件并联形成神经元电路,从而实现对LIF神经元功能的模拟;通过控制输入端施加的电学信号的电压幅值、频率以及电路中电阻、电容的参数,可以实现神经元有无动作电位产生、阈值驱动产生动作电位、输入强度调节频率响应等功能;同时,该神经元器件在多个输入作用下可以实现时空整合以及神经元增益调制等功能。本发明的神经元器件结构简单,具有高的集成度和可微缩性,与CMOS工艺兼容,便于大量集成,对于未来最终实现大规模类脑计算硬件具有重要的意义。
附图说明
图1为本发明实现LIF神经元功能模拟的简单电路结构示意图,输入端加入输入信号,示波器显示输出信号。
图2为本发明实现LIF神经元整合功能模拟的电路结构示意图,输入端加入输入信号,示波器显示输出信号。
图3(a)为本发明实施例制备的神经元器件的结构示意图;
图3(b)为本发明实施例制备的神经元器件的俯视图;
图3(c)为本发明实施例制备的神经元器件在直流电压扫描下的I-V特性图。
图4(a)为图1所示电路在不同输入脉冲幅值下神经元发放脉冲个数情况;
图4(b)为图1所示电路在不同输入脉冲宽度下神经元发放脉冲个数情况;
图4(c)为图1所示电路在不同输入脉冲间隔下神经元发放脉冲个数情况;
图4(d)为图1所示电路在不同串联电阻下神经元发放脉冲个数情况;
图4(e)为图1所示电路在不同并联电容下神经元发放脉冲个数情况。
图5(a)为图2所示电路在不同输入脉冲幅度下神经元空间总和调节情况;
图5(b)为图2所示电路在不同输入脉冲间隔下神经元空间总和调节情况;
图5(c)为图2所示电路在不同输入脉冲时间间隔下神经元时空总和调节情况;
图5(d)为图2所示电路在调制输入作用下对神经元增益调制的情况。
具体实施方式
下面结合附图,通过具体实施例,进一步阐述本发明,但不以任何方式限制本发明。
本发明提供了一种基于莫特相变型化合物的易失性忆阻器件,能够用来模拟生物神经元的功能。莫特相变型化合物作为一种存储介质,能够在电压或电流的作用下受热驱动发生绝缘体向导体的相变,电压或电流撤去后又从导体回到绝缘体,具有易失性电学特性,电学特性如图3(c)所示。
如图3(a)所示,本实施例的神经元器件包括:衬底、底电极3、阻变层4、顶电极5;可以按照以下步骤制备神经元器件:
1)提供衬底:
采用Si基底0,在Si基底0上进一步生长二氧化硅层1,从而与地面彻底绝缘;
2)在衬底上旋涂光刻胶,通过光刻在光刻胶上定义出底电极3的图形,在衬底上的底电极的图形上依次淀积厚度10nm的Ti形成粘附层2、厚度30nm的Pt形成底电极3,剥离光刻胶,进一步光刻定义出阻变层的图形,沉积厚度30nm的NbO2形成阻变层4并剥离光刻胶,最后光刻定义顶电极5的图形,依次沉积厚度10nm的Ti形成顶电极5,以及30nm的Pt作为惰性保护层6,然后剥离光刻胶,在衬底上形成包括底电极、阻变层和顶电极的MIM纳米堆垛结构,如图3(a)所示;完成神经元器件的制备,得到的神经元器件的俯视图如图3(b)所示。
通过本实施例的方法制备的神经元器件,其I-V电学特性如图3(c)所示,为易失性忆阻器件。
因此,基于上述方法制备的Pt/Ti/NbO2/Pt/Ti易失性忆阻器,可以通过图1所示的简单电路来实现LIF神经元功能,其中Pt/Ti/NbO2/Pt/Ti易失性忆阻器与负载电阻器(RL)串联连接,并与电容器(Cm)并联连接。Cm可以是外部电容器,也可以是Pt/Ti/NbO2/Pt/Ti器件的固有电容。Pt/Ti/NbO2/Pt/Ti装置的易失性行为可以模拟位于神经元躯体附近的离子通道的动力学,而膜电容和电阻由RL和Cm表示。图4(a)显示了基于Pt/Ti/NbO2/Pt/Ti的人工神经元的累积发放脉冲尖峰行为,其中施加了脉冲宽度为1μs,幅度为1.3V的脉冲序列。相邻脉冲之间的间隔设置为0.1μs。由于分压效应,Pt/Ti/NbO2/Pt/Ti器件两端分得主要的电压(ROFF>RL),Cm将首先被充电。一旦电容器的电压达到器件的Vth,器件便会从关闭状态切换到开启状态,即人工LIF神经元发放,如电流尖峰所示(图4(a))。器件切换到导通状态后,RL和器件上的电压将重新分配,并且电容器开始放电。当电压下降到低于器件的Vhold时,器件将返回关闭状态(图4(a))。但是,神经元发放速率在很大程度上取决于RL和Cm,如图4(b)、图4(c)所示。虽然较小的Cm可使积分过程更快,但较大的RL会减小输入电流并减慢电荷积聚,从而延迟或阻止激发。此外,还可以通过调节脉冲参数来调节LIF神经元的特性。在生物神经元中,发放频率随着生物神经元中输入刺激的增加而增加。如图4(d)和图4(e)所示,将一系列具有变化的脉冲幅度(1、1.1、1.2、1.3、1.4V)和脉冲宽度(0.5、0.6、0.7、0.8、0.9、1.0、1.5μs)的脉冲序列应用于Pt/Ti/NbO2/Pt/Ti的人工神经元,表明由于总体上增加的充电速度,脉冲频率也随着脉冲幅度或脉冲宽度的增加而增加,表明人工神经元可以成功地实现生物神经元的强度调制的尖峰频率特性。此外,由于电荷通过平行于Cm的Pt/Ti/NbO2/Pt/Ti器件泄漏而导致脉冲间隔增加,尖峰频率降低,从而在LIF神经元中实现了泄漏动力学。这种丰富的调节能力使我们能够调整人工神经元的属性,以实现特定应用所需的响应特性。
神经元执行的基本计算是将传入的突触信息转换为输出上的特定尖峰模式。这种转变的一个重要步骤是神经元整合,包括通过不同的突触增加同时发生的事件(空间求和)和增加非同时发生的事件(时间求和)。图2是具有同步刺激(振幅为0.9V,宽度为1μs,间隔为0.1μs,重复10个周期)的两个突触前输入的整合示意图,其中两个突触前输入被整合在组成的突触后神经元Pt/Ti/NbO2/Pt/Ti设备上。通过改变两个突触前输入的幅度(从0.6到0.9V,脉宽、频率和数量固定)的系统测量表明,空间求和可以扩展到各种输入强度,如图5(a)中的2D表面所示。同样,当改变输入脉冲频率(脉冲幅度、宽度和数量固定)时,也可以观察到空间求和,如图5(b)所示,其中同时应用两个突触前输入的集体效应导致在脉冲频率上的较高触发频率,突触后神经元比单次输入的情况要多。
除了空间求和,本发明的人工神经元还可以实现输入信息的时空求和。通过图2的电路示意图,分别在输入端上施加两个与时间相关的脉冲序列(振幅为0.9V,宽度为1μs,间隔为0.1μs,重复10个周期),人工神经元的发放频率是两个脉冲序列之间时间间隔的函数。图5(c)展示出了由时空相关的脉冲建立的动态逻辑。时空求和的特征可以通过洛伦兹函数来概括:
Figure BDA0002369205110000061
其中,A、B、y0是常数,τ为时间常数,y为神经元的发放频率,Δt为输入脉冲序列的时间间隔。
进一步我们将使用速率编码信号来说明一组突触输入如何改变神经元输入-输出(I-O)关系的形状以实现神经元调制。两种类型的突触前输入与这种神经传递相关:一种是驱动输入(Vd),它使相关神经元强烈触发。另一个是调制输入(Vm),它可调节驱动输入的有效性。利用图2的电路示意图,在一个输入端上施加了一系列脉冲(振幅为1.2V,宽度为1μs,间隔为0.4μs,重复10个周期)作为驱动输入,另一个脉冲串(振幅为0、0.6或0.7V,1μs宽度,间隔为0.4μs,重复10个周期)作为调制输入施加在另一个输入端上,而发射尖峰计数定义为神经元输出。图5(d)显示了响应于Vm=0、0.6和0.7V的驱动输入和调制输入的典型神经输出,系统地显示了由Vm调整的神经元的I-O关系,显示了I-O关系的输入增益调制。此外,I–O关系曲线可以通过经验函数拟合为:
f=k1(R(d)+k2m)α
Figure BDA0002369205110000071
其中,d是驱动输入脉冲频率;m是调制输入电压;R(d)是神经元在驱动输入下的发放频率,为输入参数d的函数;f是神经元在驱动输入和调制输入共同作用下的发放频率(在我们的实验代表神经元的发射脉冲数量);RMAX是神经元发放频率的最大值(在我们的实验代表神经元的最大发射脉冲数量),d50是产生半最大响应的驱动输入的频率值;n是希尔系数,决定了函数的形状。
最后需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (11)

1.一种模拟生物神经元的电子器件,包括衬底、底电极、阻变层、顶电极,其中底电极、阻变层和顶电极在衬底上形成MIM纳米堆垛结构,其特征在于,所述阻变层采用莫特相变型化合物;该电子器件具有易失性电学特性,能够在电压或电流的作用下受热驱动发生绝缘体向导体的相变,电压或电流撤去后又从导体回到绝缘体。
2.如权利要求1所述的电子器件,其特征在于,所述阻变层的材料为VO2或NbO2,厚度为5nm~100nm。
3.如权利要求1所述的电子器件,其特征在于,所述衬底是硅基衬底或柔性有机材料衬底;所述顶电极、底电极采用金属材料和过渡金属氮化物材料,厚度为10nm~200nm。
4.如权利要求1所述的电子器件,其特征在于,所述电子器件在I-V直流电压扫描时,当电压从0V到Vth时,该电子器件会从高阻态变为低阻态;而当电压从Vth到0V时,该电子器件会在某个Vhold下从低阻态回到高阻态;其中0<Vhold<Vth,Vth指使所述电子器件从高阻态变为低阻态的阈值电压,Vhold指使所述电子器件从低阻态变为高阻态的阈值电压。
5.权利要求1~4任一所述模拟生物神经元的电子器件的制备方法,包括以下步骤:
1)在衬底上光刻定义底电极的图形,然后淀积形成底电极,剥离光刻胶;
2)在底电极上光刻定义阻变层的图形,沉积莫特相变型化合物形成阻变层,剥离光刻胶;
3)光刻定义顶电极的图形,然后淀积形成顶电极,剥离光刻胶,在衬底上获得底电极、阻变层和顶电极的MIM纳米堆垛结构。
6.如权利要求5的制备方法,其特征在于,步骤1)中,对于硅基衬底,在所述衬底上生长100nm~1000nm厚的半导体氧化物薄膜,再在其上进行底电极的制备;步骤1)中所述底电极和步骤3)中所述顶电极的材料选自Ti、Ta、Hf、W、Au、Pt和TiN中的一种或多种。
7.如权利要求5的制备方法,其特征在于,步骤2)中采用反应溅射、磁控溅射或者脉冲激光沉积的方法制备阻变层。
8.一种模拟LIF神经元功能的方法,将外接电阻RL与权利要求1~4任一所述的电子器件串联,电容器Cm与该电子器件并联形成神经元电路,利用该神经元电路实现对LIF神经元功能的模拟,其中所述电容器是外部电容器或者由所述电子器件的固有电容充当。
9.如权利要求8所述的方法,其特征在于,利用所述神经元电路,根据下述方法模拟LIF神经元功能:施加一定幅值、一定频率的电压脉冲序列,电容器Cm被充电,通过电荷的累积,当电容器的电压达到所述电子器件的Vth时,所述电子器件从关闭状态切换到导通状态;所述电子器件切换到导通状态后,外接电阻RL和所述电子器件上的电压重新分配,并且电容器Cm开始放电,当电容器Cm的电压下降到低于所述电子器件的Vhold时,所述电子器件返回关闭状态,即实现人工LIF神经元的脉冲发放;其中,Vth指使所述电子器件从高阻态变为低阻态的阈值电压,Vhold指使所述电子器件从低阻态变为高阻态的阈值电压,且0<Vhold<Vth
10.一种实现神经元整合和/或神经元增益调制功能的方法,将多个外接电阻R1~Rn并联,然后与权利要求1~4任一所述的电子器件串联,电容器Cm与该电子器件并联,形成具有n个输入端和一个输出端的神经元电路,利用该电路实现神经元整合和/或神经元增益调制的功能,其中n为整数,代表外接电阻的个数。
11.如权利要求10所述的方法,其特征在于,利用所述电路通过下述操作实现神经元整合和/或神经元增益调制功能:
1)空间整合:同步施加n个一组一定幅值、一定频率的电压脉冲序列,利用空间上的多个脉冲叠加改变电容器中电荷的累积速率,从而改变人工神经元的发放频率,即实现人工神经元对输入信号的空间整合;
2)时空整合:异步施加n个一定幅值、一定频率的电压脉冲序列,通过改变异步电压脉冲序列的时间间隔,改变电容器中电荷的累积速率,从而改变人工神经元的发放频率,即实现人工神经元对输入信号的时空整合;
3)增益调制:首先通过一个电阻R1与所述电子器件串联,在输入端输入一定幅值、一定频率的电压脉冲序列,在该驱动输入作用下,得到神经元输入频率d及其相应的神经元发放频率R的结果,二者满足如下的函数关系:
Figure FDA0002369205100000021
RMAX是神经元的发放频率的最大值;d50是产生半最大响应的驱动输入的频率值;n是希尔系数,决定了函数的形状;之后通过多个外接电阻R1~Rn并联,在R1输入端仍施加与之前相同的脉冲序列作为驱动输入,其他R2-Rn输入端中的一个或多个施加与R1输入端相同频率但不同电压幅值的脉冲序列作为调制输入,从而利用增加调制输入来改变神经元对应输入频率下的发放频率,实现神经元调制。
CN202010056848.1A 2020-01-16 2020-01-16 一种模拟生物神经元功能的电子器件及方法 Active CN111244270B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010056848.1A CN111244270B (zh) 2020-01-16 2020-01-16 一种模拟生物神经元功能的电子器件及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010056848.1A CN111244270B (zh) 2020-01-16 2020-01-16 一种模拟生物神经元功能的电子器件及方法

Publications (2)

Publication Number Publication Date
CN111244270A true CN111244270A (zh) 2020-06-05
CN111244270B CN111244270B (zh) 2021-08-24

Family

ID=70876239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010056848.1A Active CN111244270B (zh) 2020-01-16 2020-01-16 一种模拟生物神经元功能的电子器件及方法

Country Status (1)

Country Link
CN (1) CN111244270B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112434802A (zh) * 2020-11-06 2021-03-02 北京大学 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754646B1 (en) * 2001-09-25 2004-06-22 Ruibo Wang Optical pulse-coupled artificial neurons
CN107425114A (zh) * 2017-03-22 2017-12-01 北京大学 一种垂直结构异源电子突触器件及其制备方法
CN109447250A (zh) * 2018-09-14 2019-03-08 华中科技大学 一种基于忆阻器中电池效应的人工神经元
US20190370652A1 (en) * 2018-06-05 2019-12-05 Lightelligence, Inc. Optoelectronic computing systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754646B1 (en) * 2001-09-25 2004-06-22 Ruibo Wang Optical pulse-coupled artificial neurons
CN107425114A (zh) * 2017-03-22 2017-12-01 北京大学 一种垂直结构异源电子突触器件及其制备方法
US20190370652A1 (en) * 2018-06-05 2019-12-05 Lightelligence, Inc. Optoelectronic computing systems
CN109447250A (zh) * 2018-09-14 2019-03-08 华中科技大学 一种基于忆阻器中电池效应的人工神经元

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MATTHEW D. PICKETT等: "A scalable neuristor built with Mott memristors", 《NATURE MATERIALS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112434802A (zh) * 2020-11-06 2021-03-02 北京大学 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法
CN112434802B (zh) * 2020-11-06 2022-05-20 北京大学 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法
US11868868B2 (en) 2020-11-06 2024-01-09 Peking University Method for implementing adaptive stochastic spiking neuron based on ferroelectric field effect transistor

Also Published As

Publication number Publication date
CN111244270B (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
Park et al. Neuromorphic speech systems using advanced ReRAM-based synapse
CN109447250B (zh) 一种基于忆阻器中电池效应的人工神经元
Kuzum et al. Synaptic electronics: materials, devices and applications
Covi et al. HfO2-based memristors for neuromorphic applications
Seo et al. Analog memory and spike-timing-dependent plasticity characteristics of a nanoscale titanium oxide bilayer resistive switching device
US10740672B2 (en) Capacitative artificial neural networks
Kuzum et al. Energy efficient programming of nanoelectronic synaptic devices for large-scale implementation of associative and temporal sequence learning
Wang et al. A self-rectification and quasi-linear analogue memristor for artificial neural networks
Mikhaylov et al. One-board design and simulation of double-layer perceptron based on metal-oxide memristive nanostructures
Yan et al. A low-power Si: HfO2 ferroelectric tunnel memristor for spiking neural networks
Nishitani et al. Dynamic observation of brain-like learning in a ferroelectric synapse device
CN107909146B (zh) 基于易失性阈值转变器件的神经元电路
CN111275177B (zh) 一种全忆阻器神经网络及其制备方法和应用
CN109904316B (zh) 一种模拟神经突触的无机-有机/无机杂化双层纳米薄膜忆阻器及其制备方法
US11948618B2 (en) Non-volatile analog resistive memory cells implementing ferroelectric select transistors
Wenger et al. Inherent stochastic learning in CMOS-integrated HfO 2 arrays for neuromorphic computing
CN103430186A (zh) 神经网络电路的学习方法
Lee et al. Simple artificial neuron using an ovonic threshold switch featuring spike-frequency adaptation and chaotic activity
Tu et al. A wide-range operating synaptic device based on organic ferroelectricity with low energy consumption
Boybat et al. Stochastic weight updates in phase-change memory-based synapses and their influence on artificial neural networks
CN111244270B (zh) 一种模拟生物神经元功能的电子器件及方法
Zhou et al. The characteristics of binary spike-time-dependent plasticity in HfO 2-based RRAM and applications for pattern recognition
Milo et al. Resistive switching synapses for unsupervised learning in feed-forward and recurrent neural networks
US11922298B2 (en) Neuron device using spontaneous polarization switching principle
CN111461312B (zh) 一种基于忆阻器随机丢弃神经元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant