CN111221554B - 一种dsp电路结构、dsp在线程序升级方法及装置 - Google Patents
一种dsp电路结构、dsp在线程序升级方法及装置 Download PDFInfo
- Publication number
- CN111221554B CN111221554B CN201911424351.4A CN201911424351A CN111221554B CN 111221554 B CN111221554 B CN 111221554B CN 201911424351 A CN201911424351 A CN 201911424351A CN 111221554 B CN111221554 B CN 111221554B
- Authority
- CN
- China
- Prior art keywords
- signal
- dsp
- interface
- input signal
- signal interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本申请公开了一种DSP电路结构、DSP在线程序升级方法及装置,方法包括:上电后,获取第一输入信号;在第一输入信号符合第一预设值时,控制将RXD信号与TTL‑RX信号接通,将TXD信号与TTL‑TX信号接通;控制将RST信号和XA12信号拉低;若获取到符合第二预设值的第二输入信号,控制将RST信号拉高;基于两个信号接口实现与上位机的数据交互,完成DSP的程序更新。上述方法在实现过程中,通过获取的信号与预设值的比较,确定当前是否存在升级任务,后续又通过检测获取信号的变化确定升级指令,可大幅度避免误操作的产生,且不会对其他工作带来干扰,整个实现过程简单便捷,有利于提升用户的使用体验。
Description
技术领域
本发明涉及软件升级技术,更具体的说,是涉及一种DSP电路结构、DSP在线程序升级方法及装置。
背景技术
DSP(digital signal processor,数字信号处理器)是一种独特的微处理器,是以数字信号来处理大量信息的器件。在DSP的使用过程中,会需要对其内置程序进行更新。
现有技术中,DSP程序升级一般通过三种方式实现,即使用仿真器进行程序下载升级程序、采用IAP(In Application Programming,在应用编程)方式对FLASH程序存储器进行在线编程升级和采用ISP(In System Programing,在系统编程)方式对FLASH程序存储器进行在线编程升级。但上述三种方式都存在各自的缺点,如仿真器下载的方式无法实现在线升级;IAP方式的实现必须首先在DSP上烧写升级服务程序,实现过程也存在误操作概率;ISP方式实现过程需要引出配置线,可能会带来额外的干扰和工作故障。
发明内容
有鉴于此,本发明提供如下技术方案:
一种DSP电路结构,包括DSP和FPGA;
其中,所述DSP和所述FPGA之间设置有TTL-RX信号线路、TTL-TX信号线路、RST信号线路和XA12控制信号线路;
所述FPGA具有RXD信号接口、TXD信号接口,第一信号接口Ctrl1和第二信号接口Ctrl2。
可选的,所述第一信号接口Ctrl1和所述第二信号接口Ctrl2为能够传送两种信号状态的信号接口。
一种DSP在线程序升级方法,应用于上述任意一种DSP电路结构,包括:
上电后,获取第一输入信号,所述第一输入信号通过第一信号接口Ctrl1和第二信号接口Ctrl2传送;
在所述第一输入信号符合第一预设值的情况下,控制将RXD信号接口与TTL-RX信号线路接通,将TXD信号接口与TTL-TX信号线路接通;
控制将RST信号和XA12信号拉低;
确定是否获取到符合第二预设值的第二输入信号,所述第二输入信号通过所述第一信号接口Ctrl1和所述第二信号接口Ctrl2传送,所述第二输入信号与所述第一输入信号不同;
若获取到所述第二输入信号,控制将所述RST信号拉高,进入SCI引导模式;
基于所述RXD信号接口和所述TXD信号接口实现与上位机的数据交互,完成DSP的程序更新。
可选的,所述确定是否获取到符合第二预设值的第二输入信号,包括:
确定在上电后的第一时间段内是否获取到符合第二预设值的第二输入信号。
可选的,在所述确定是否获取到符合第二预设值的第二输入信号后,还包括:
若没有获取到符合第二预设值的第二输入信号,切换为正常工作模式。
可选的,在所述控制将所述RST信号拉高后,还包括:
检测第二时间段内所述RXD信号接口和/或所述TDX信号接口是否存在数据流;
若是,执行所述基于所述RXD信号接口和所述TXD信号接口实现与上位机的数据交互操作;
若否,切换为正常工作模式。
可选的,所述第一输入信号和所述第二输入信号为硬线配置开关信号。
一种DSP在线程序升级装置,应用于上述任意一种DSP电路结构,包括:
信号获取模块,用于在上电后,获取第一输入信号,所述第一输入信号通过第一信号接口Ctrl1和第二信号接口Ctrl2传送;
线路控制模块,用于在所述第一输入信号符合第一预设值的情况下,控制将RXD信号接口与TTL-RX信号线路接通,将TXD信号接口与TTL-TX信号线路接通;
信号控制模块,用于控制将RST信号和XA12信号拉低;
所述信号获取模块还用于:确定是否获取到符合第二预设值的第二输入信号,所述第二输入信号通过所述第一信号接口Ctrl1和所述第二信号接口Ctrl2传送,所述第二输入信号与所述第一输入信号不同;
所述信号控制模块还用于:在获取到所述第二输入信号的情况下,控制将所述RST信号拉高,进入SCI引导模式;
通信控制模块,用于基于所述RXD信号接口和所述TXD信号接口实现与上位机的数据交互,完成DSP的程序更新。
可选返,所述信号获取模块具体用于:确定在上电后的第一时间段内是否获取到符合第二预设值的第二输入信号。
可选的,还包括:
模式切换模块,用于在所述信号获取模块确定没有获取到所述第二输入信号的情况下,切换为正常工作模式。
经由上述的技术方案可知,本发明实施例公开了一种DSP电路结构、DSP在线程序升级方法及装置,方法包括:上电后,获取第一输入信号;在所述第一输入信号符合第一预设值的情况下,控制将RXD信号接口与TTL-RX信号线路接通,将TXD信号接口与TTL-TX信号线路接通;控制将RST信号和XA12信号拉低;确定是否获取到符合第二预设值的第二输入信号;若获取到所述第二输入信号,控制将所述RST信号拉高,进入SCI引导模式;基于所述RXD信号接口和所述TXD信号接口实现与上位机的数据交互,完成DSP的程序更新。上述方法在实现过程中,通过获取的信号与预设值的比较,确定当前是否存在升级任务,后续又通过检测获取信号的变化确定升级指令,可大幅度避免误操作的产生,且不会对其他工作带来干扰,整个实现过程简单便捷,有利于提升用户的使用体验。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例公开的DSP电路结构示意图;
图2为本发明实施例公开的一种DSP在线程序升级方法的流程图;
图3为本发明实施例公开的DSP电路结构具体应用示意图;
图4为本发明实施例公开的另一种DSP在线程序升级方法的流程图;
图5为上位机选择对应的串口的操作窗口示意图;
图6为上位机界面选择编译界面示意图;
图7为上位机实现程序升级进程示意图;
图8为本发明实施例公开的DSP在线程序升级工作流程图;
图9为本发明实施例公开的一种DSP在线程序升级装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例公开的DSP电路结构示意图,参见图1所示,DSP电路结构可以包括DSP和FPGA;其中,DSP和FPGA之间设置有TTL-RX信号线路、TTL-TX信号线路、RST信号线路和XA12控制信号线路;FPGA具有RXD信号接口、TXD信号接口,第一信号接口Ctrl1和第二信号接口Ctrl2。
在DSP在线程序升级的实现中,DSP作为被操作的目标器件,可以通过外部的硬线操作指令,对DSP实现程序的升级或程序的初次加载。
其中,第一信号接口Ctrl1和第二信号接口Ctrl2可以为能够传送两种信号状态的信号接口。具体的,第一信号接口Ctrl1和第二信号接口Ctrl2用于传送外部的硬线指令,通过外部的两个硬线指令实现对程序升级操作的控制,通过外部串口RXD信号接口和TXD信号接口实现程序升级的数据传输。
具体实现中,两个硬线指令仅能为1或0,通过检测硬线指令0→1或1→0的变化操作,结合预先定义的状态,进行升级任务的识别和升级指令的识别。例如,在第一信号接口Ctrl1和第二信号接口Ctrl2输入的信号为“10”时,确定存在程序升级任务;在第一信号接口Ctrl1和第二信号接口Ctrl2输入的信号为“01”时,确定存在升级指令,控制进行升级工作。
本实施例DSP电路结构,在DSP在线程序升级实现中,可以通过检测第一信号接口Ctrl1和第二信号接口Ctrl2输入的信号的变化确定程序升级任务的相关状态和指令,由于输入信号的变化操作的偶然性很小,从而能够降低误操作概率,实现过程中也不会给其他工作带来干扰。
图2为本发明实施例公开的一种DSP在线程序升级方法的流程图,图2所示方法可应用于上述实施例中的DSP电路结构;图3为本发明实施例公开的DSP电路结构具体应用示意图,结合图2和图3所示,DSP在线程序升级方法可以包括:
步骤201:上电后,获取第一输入信号,第一输入信号通过第一信号接口Ctrl1和第二信号接口Ctrl2传送。
实际应用中,在DSP电路结构上电前,相关操作人员就可以配置第一信号接口Ctrl1和第二信号接口Ctrl2的输入信号,由于每个信号接口仅可以配置为“0”状态和“1”状态,因此经由第一信号接口Ctrl1和第二信号接口Ctrl2输入的信号可以包括四种状态,即“00”、“01”、“10”和“11”。相关工作人员可以从中选取一个状态作为指示存在程序升级任务的状态值。
例如,选取“10”状态作为指示存在程序升级任务的状态值,在DSP电路结构上电前,相关操作人员先将配置开关配置为“10”,这样,在DSP电路结构上电后,就可以获取到第一输入信号。
步骤202:在第一输入信号符合第一预设值的情况下,控制将RXD信号接口与TTL-RX信号线路接通,将TXD信号接口与TTL-TX信号线路接通。
沿用上面的例子,在第一输入信号符合第一预设值“10”的情况下,确定存在程序升级任务,这种情况下,可以控制进行升级前的相关准备工作,如控制将RXD信号接口与TTL-RX信号线路接通,将TXD信号接口与TTL-TX信号线路接通,以便于后续DSP和上位机可以直接通过上述接通的线路实现数据通信。
步骤203:控制将RST信号和XA12信号拉低。
升级前的相关准备工作还可以包括控制将RST信号和XA12信号拉低。在对DSP进行程序升级前,首先将DSP复位(后续可以控制其重启);XA12在升级期间也不再传送控制信号,因此将XA12信号拉低。
步骤204:确定是否获取到符合第二预设值的第二输入信号,若获取到,进入步骤205。
其中,第二输入信号通过第一信号接口Ctrl1和第二信号接口Ctrl2传送,第二输入信号与第一输入信号不同。
上述升级前的相关准备工作准备就绪后,检测相关操作人员是否通过第一信号接口Ctrl1和第二信号接口Ctrl2输入第二输入信号。相关工作人员可以预先从“00”、“01”、“10”和“11”中选取一个作为程序升级的指示指令,如选取“01”作为第二预设值,确定这个状态为程序升级的指示指令,则在获取到“01”状态的第二输入信号后,可以控制开启执行程序升级的相关操作。
步骤205:控制将RST信号拉高,进入SCI引导模式。
在对DSP进行程序升级前,需要先进入SCI(Serial Communication Interface,串行通信接口)引导模式。DSP芯片内部约束的SCI引导操作为XA12置低,重新启动DSP,DSP进入外部SCI引导模式,这种模式下通过RXD,TXD将程序下载入DSP内部FLASH中。
步骤206:基于RXD信号接口和TXD信号接口实现与上位机的数据交互,完成DSP的程序更新。
在进入SCI引导模式后,可以从上位机中获取需要更新的程序,实现DSP的程序更新。
本实施例中,第一输入信号和第二输入信号可以为硬线配置开关信号,以便于操作识别。
本实施例DSP在线程序升级方法实现过程中,通过获取的信号与预设值的比较,确定当前是否存在升级任务,后续又通过检测获取信号的变化确定升级指令,可大幅度避免误操作的产生,且不会对其他工作带来干扰,整个实现过程简单便捷,有利于提升用户的使用体验。
上述实施例中,确定是否获取到符合第二预设值的第二输入信号,可以包括:确定在上电后的第一时间段内是否获取到符合第二预设值的第二输入信号。
第一时间段不宜设置的过久,以免DSP电路结构长时间处于控制状态,影响其他工作的正常进行。例如,第一时间段为10秒、15秒,需要保证第一时间段对应的时长足够相关操作人员配置第二输入信号。
图4为本发明实施例公开的另一种DSP在线程序升级方法的流程图,如图4所示,DSP在线程序升级方法可以包括:
步骤401:上电后,获取第一输入信号,第一输入信号通过第一信号接口Ctrl1和第二信号接口Ctrl2传送。
步骤402:在第一输入信号符合第一预设值的情况下,控制将RXD信号接口与TTL-RX信号线路接通,将TXD信号接口与TTL-TX信号线路接通。
步骤403:控制将RST信号和XA12信号拉低。
步骤404:确定是否获取到符合第二预设值的第二输入信号,若获取到,进入步骤405;若没有获取到,进入步骤408。
其中,第二输入信号通过第一信号接口Ctrl1和第二信号接口Ctrl2传送,第二输入信号与第一输入信号不同。
步骤405:控制将RST信号拉高,进入SCI引导模式。
步骤406:检测第二时间段内RXD信号接口和/或TDX信号接口是否存在数据流,若存在,进入步骤407;若不存在,进入步骤408。
步骤407:基于RXD信号接口和TXD信号接口实现与上位机的数据交互,完成DSP的程序更新。
步骤408:切换为正常工作模式。
其中,正常工作模式可以为在不进行程序升级时,DSP电路结构正常进行数据处理的工作模式。
在没有获取到符合第二预设值的第二输入信号的情况下,可以认为上位机侧程序升级的相关工作还没有准备好,或者是相关操作人员误操作导致DSP电路结构收到指示存在程序升级任务的第一输入信号;这时可将DSP电路结构切换为正常工作模式,保证DSP工作的正常进行。
或者在第二时间段内RXD信号接口和/或TDX信号接口不存在数据流的情况下,也可以认为上位机侧程序升级的相关工作还没有准备好,为了避免DSP长时间空置影响工作处理,本实施例中在上述情况下也可以先切换为正常工作模式。
本实施例实现过程中,使用的硬线配置开关控制实现升级指令控制,可以有效的避免正常使用过程中的误操作,保证设备正常运行,有效实现在线升级,便于进行批量产品的维护工作。
在一个具体实现中,结合图3,DSP电路结构使用串口连接上位机,上位机选择对应的串口的操作窗口如图5所示,同时将配置开关置位为10状态,即Ctrl1为高电平,Ctrl2为低电平;然后将设备上电,此时设备会检测到升级准备状态,在10秒内,将配置开关置位为01状态,即Ctrl1为低电平,Ctrl2为高电平,此时设备进入升级准备就绪状态,在10s内,选择编译完成的目标数据文件,即将需要写入DSP的程序文件加载进上位机,之后可以通过上位机传送至DSP。在上位机界面点击program如图6,程序即可顺利加载至DSP中,实现程序升级的操作,如图7,升级完成后,关闭上位机,重新启动设备,设备即按照升级后的代码运行。
在该实现中,配置开关状态有任意一点不满足要求,则程序升级失败,5s后进入正常工作模式,仅在满足所有的配置开关置位的状态及在规定时间内操作,程序升级过程有效,这样能够大幅度避免误操作。若配置开关状态检测顺利,且在10s内未检测到程序升级数据传输,则跳出升级过程,进入正常工作模式。提高了升级可靠性,减少了设备程序维护的复杂度。
图8为本发明实施例公开的DSP在线程序升级工作流程图,结合图8,一个具体实现中,RXD,TXD作为外部RS232的连接串口,对外部烧写的程序数据、程序烧写指令进行接收及握手发送;其中,RS232接口为个人计算机上的通讯接口之一,是由电子工业协会(Electronic Industries Association,EIA)所制定的异步传输标准接口。FPGA在接收到Ctrl1,Ctrl2的配置指令后,若指示需要程序升级,则启动直连过程,在内部信号逻辑中,将RXD接口信号与TTL-RX接口实现内部逻辑相连,将TXD接口信号与TTL-TX接口实现内部逻辑相连;并且,在此时对RST信号进行拉低操作,重新复位DSP,XA12置于低电平,然后RST重新置高,DSP进入外部SCI引导模式,此时,通过RXD、TXD的程序编码即可下载入DSP的内部FLASH之中,实现升级操作。
正常工作状态时,FPGA进行串口的直连操作,即将外部接入的串口直连进入DSP的串口,FPGA不参与其串口操作,不影响设备正常工作。
当有程序升级需求时,将硬线配置开关置位为10模式,此时经过FPGA判断,进入升级准备状态模式,即将DSP的RST脚和XA12脚置低,DSP处于复位模式下;判断10s时间内,是否存在硬线配置开关变为01的状态,若变为01,则认为升级准备就绪,此时将DSP的RST脚置高电平,XA12依然置于低电平,此时DSP进入到SCI引导模式,具备串口程序升级状态,使用上位机进行升级操作,若FPGA在此刻之后5s内,未检测到有串口数据流出现,则认为串口升级失败,无数据传输,系统恢复到正常工作模式,若检测到数据流出现,则进入等待状态,直至数据传输完毕,程序升级成功。
当发生程序升级失败情况时,或未检测到正确的置位信号,或长时间未有串口数据流,均进入正常工作模式,正常工作模式时,将RST置低,XA12置高,DSP复位,然后将RST置高,DSP复位完成,进入正常工作模式。
本实现中,通过对硬线配置开关的状态检测确定程序升级相关状态和指令,并明确约束动作时间,有效滤除掉外部干扰信号可能造成的误升级指令,升级过程分为三个状态阶段,升级准备、升级准备完成、升级就绪,在任一阶段出现不符合的情况,即退出升级过程进入正常工作状态,能够在保证产品批量维护便利性的同时具备极高的可靠性。
对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本发明所必须的。
上述本发明公开的实施例中详细描述了方法,对于本发明的方法可采用多种形式的装置实现,因此本发明还公开了一种装置,下面给出具体的实施例进行详细说明。
图9为本发明实施例公开的一种DSP在线程序升级装置的结构示意图,图9所示装置应用于上述实施例中的DSP电路结构,如图9所示,DSP在线程序升级装置90可以包括:
信号获取模块901,用于在上电后,获取第一输入信号,第一输入信号通过第一信号接口Ctrl1和第二信号接口Ctrl2传送。
线路控制模块902,用于在第一输入信号符合第一预设值的情况下,控制将RXD信号接口与TTL-RX信号线路接通,将TXD信号接口与TTL-TX信号线路接通。
信号控制模块903,用于控制将RST信号和XA12信号拉低。
信号获取模块901还用于:确定是否获取到符合第二预设值的第二输入信号,第二输入信号通过第一信号接口Ctrl1和第二信号接口Ctrl2传送,第二输入信号与第一输入信号不同。
信号控制模块903还用于:在获取到第二输入信号的情况下,控制将RST信号拉高,进入SCI引导模式。
通信控制模块904,用于基于RXD信号接口和TXD信号接口实现与上位机的数据交互,完成DSP的程序更新。
本实施例DSP在线程序升级装置实现过程中,通过获取的信号与预设值的比较,确定当前是否存在升级任务,后续又通过检测获取信号的变化确定升级指令,可大幅度避免误操作的产生,且不会对其他工作带来干扰,整个实现过程简单便捷,有利于提升用户的使用体验。
一个具体实现中,信号获取模块具体可用于:确定在上电后的第一时间段内是否获取到符合第二预设值的第二输入信号。
其他实现中,DSP在线程序升级装置除了上述几个模块,还可以包括模式切换模块,用于在信号获取模块确定没有获取到第二输入信号的情况下,切换为正常工作模式。
DSP在线程序升级装置中各模块的具体实现,可参见方法实施例中相关部分的内容介绍,在此不再重复赘述。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种DSP在线程序升级方法,应用于DSP电路结构,所述DSP电路结构包括DSP和FPGA,其中,所述DSP和所述FPGA之间设置有TTL-RX信号线路、TTL-TX信号线路、RST信号线路和XA12控制信号线路;所述FPGA具有RXD信号接口、TXD信号接口,第一信号接口Ctrl1和第二信号接口Ctrl2,所述第一信号接口Ctrl1和所述第二信号接口Ctrl2为能够传送两种信号状态的信号接口,其特征在于,包括:
上电后,获取第一输入信号,所述第一输入信号通过第一信号接口Ctrl1和第二信号接口Ctrl2传送;
在所述第一输入信号符合第一预设值的情况下,控制将RXD信号接口与TTL-RX信号线路接通,将TXD信号接口与TTL-TX信号线路接通;
控制将RST信号和XA12信号拉低;
确定是否获取到符合第二预设值的第二输入信号,所述第二输入信号通过所述第一信号接口Ctrl1和所述第二信号接口Ctrl2传送,所述第二输入信号与所述第一输入信号不同;
若获取到所述第二输入信号,控制将所述RST信号拉高,进入SCI引导模式;
基于所述RXD信号接口和所述TXD信号接口实现与上位机的数据交互,完成DSP的程序更新。
2.根据权利要求1所述的DSP在线程序升级方法,其特征在于,所述确定是否获取到符合第二预设值的第二输入信号,包括:
确定在上电后的第一时间段内是否获取到符合第二预设值的第二输入信号。
3.根据权利要求1所述的DSP在线程序升级方法,其特征在于,在所述确定是否获取到符合第二预设值的第二输入信号后,还包括:
若没有获取到符合第二预设值的第二输入信号,切换为正常工作模式。
4.根据权利要求1所述的DSP在线程序升级方法,其特征在于,在所述控制将所述RST信号拉高后,还包括:
检测第二时间段内所述RXD信号接口和/或所述TDX信号接口是否存在数据流;
若是,执行所述基于所述RXD信号接口和所述TXD信号接口实现与上位机的数据交互操作;
若否,切换为正常工作模式。
5.根据权利要求1所述的DSP在线程序升级方法,其特征在于,所述第一输入信号和所述第二输入信号为硬线配置开关信号。
6.一种DSP在线程序升级装置,应用于DSP电路结构,所述DSP电路结构包括DSP和FPGA,其中,所述DSP和所述FPGA之间设置有TTL-RX信号线路、TTL-TX信号线路、RST信号线路和XA12控制信号线路;所述FPGA具有RXD信号接口、TXD信号接口,第一信号接口Ctrl1和第二信号接口Ctrl2,所述第一信号接口Ctrl1和所述第二信号接口Ctrl2为能够传送两种信号状态的信号接口,其特征在于,包括:
信号获取模块,用于在上电后,获取第一输入信号,所述第一输入信号通过第一信号接口Ctrl1和第二信号接口Ctrl2传送;
线路控制模块,用于在所述第一输入信号符合第一预设值的情况下,控制将RXD信号接口与TTL-RX信号线路接通,将TXD信号接口与TTL-TX信号线路接通;
信号控制模块,用于控制将RST信号和XA12信号拉低;
所述信号获取模块还用于:确定是否获取到符合第二预设值的第二输入信号,所述第二输入信号通过所述第一信号接口Ctrl1和所述第二信号接口Ctrl2传送,所述第二输入信号与所述第一输入信号不同;
所述信号控制模块还用于:在获取到所述第二输入信号的情况下,控制将所述RST信号拉高,进入SCI引导模式;
通信控制模块,用于基于所述RXD信号接口和所述TXD信号接口实现与上位机的数据交互,完成DSP的程序更新。
7.根据权利要求6所述的DSP在线程序升级装置,其特征在于,所述信号获取模块具体用于:确定在上电后的第一时间段内是否获取到符合第二预设值的第二输入信号。
8.根据权利要求7所述的DSP在线程序升级装置,其特征在于,还包括:
模式切换模块,用于在所述信号获取模块确定没有获取到所述第二输入信号的情况下,切换为正常工作模式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911424351.4A CN111221554B (zh) | 2019-12-31 | 2019-12-31 | 一种dsp电路结构、dsp在线程序升级方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911424351.4A CN111221554B (zh) | 2019-12-31 | 2019-12-31 | 一种dsp电路结构、dsp在线程序升级方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111221554A CN111221554A (zh) | 2020-06-02 |
CN111221554B true CN111221554B (zh) | 2023-03-24 |
Family
ID=70810759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911424351.4A Active CN111221554B (zh) | 2019-12-31 | 2019-12-31 | 一种dsp电路结构、dsp在线程序升级方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111221554B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113721958B (zh) * | 2021-08-30 | 2024-04-02 | 易事特集团股份有限公司 | 整流侧dsp与逆变侧dsp共用端口升级程序的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103116175A (zh) * | 2013-01-18 | 2013-05-22 | 东南大学 | 基于dsp和fpga的嵌入式导航信息处理器 |
CN103457478A (zh) * | 2012-06-05 | 2013-12-18 | 林桂 | 基于dsp和fpga的级联式多电平变频器控制系统 |
CN104216324A (zh) * | 2014-09-09 | 2014-12-17 | 中国电子科技集团公司第三十八研究所 | 合成孔径雷达任务管理控制器及其相关方法 |
CN106909425A (zh) * | 2017-03-03 | 2017-06-30 | 中国电子科技集团公司第五十四研究所 | 一种dsp和fpga系统在线升级方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10509176B2 (en) * | 2016-06-25 | 2019-12-17 | Teilch, LLC | Deformable mirror and capacitive actuator array controller |
-
2019
- 2019-12-31 CN CN201911424351.4A patent/CN111221554B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103457478A (zh) * | 2012-06-05 | 2013-12-18 | 林桂 | 基于dsp和fpga的级联式多电平变频器控制系统 |
CN103116175A (zh) * | 2013-01-18 | 2013-05-22 | 东南大学 | 基于dsp和fpga的嵌入式导航信息处理器 |
CN104216324A (zh) * | 2014-09-09 | 2014-12-17 | 中国电子科技集团公司第三十八研究所 | 合成孔径雷达任务管理控制器及其相关方法 |
CN106909425A (zh) * | 2017-03-03 | 2017-06-30 | 中国电子科技集团公司第五十四研究所 | 一种dsp和fpga系统在线升级方法 |
Non-Patent Citations (3)
Title |
---|
Remote updating for DSP and FPGA programs;Zhang Xin等;《IET International Radar Conference 2015》;20160421;1-5 * |
基于DSP和FPGA的通用控制器设计;刘鹏鹏;《电子设计工程》;20111105;170-172 * |
基于FPGA和DSP的通用多功能PXI板卡设计与实现;王旭;《中国优秀硕士学位论文全文数据库 信息科技辑》;20170315;I137-382 * |
Also Published As
Publication number | Publication date |
---|---|
CN111221554A (zh) | 2020-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110781085B (zh) | 一种游戏自动化测试方法、装置、终端和计算机存储介质 | |
CN109614126B (zh) | 一种嵌入式系统在线程序升级方法及装置 | |
CN102945173A (zh) | 用户程序在线升级系统和升级方法 | |
US20100174834A1 (en) | Software Install Automation | |
CN111221554B (zh) | 一种dsp电路结构、dsp在线程序升级方法及装置 | |
CN109086175B (zh) | 一种板卡测试方法及装置 | |
CN115827111A (zh) | 服务器启动项的调整方法和装置、存储介质及电子装置 | |
CN112346768A (zh) | 一种多芯片平台并机升级方法、装置及电子设备 | |
CN113190279B (zh) | 一种预启动功能控制方法、系统及介质 | |
US20040128655A1 (en) | Method, system, and article of manufacture for debugging utilizing screen pattern recognition and breakpoints | |
CN110459260B (zh) | 自动测试切换装置、方法和系统 | |
CN112822254A (zh) | 数据采集传输系统及远程在线升级、调配参数的方法 | |
CN110908733B (zh) | 工作模式确定方法及装置、控制方法及装置 | |
CN110244986B (zh) | 浏览器配置方法和装置 | |
CN116541026A (zh) | 一种自适应芯片厂商位流的烧录方法、装置、设备、介质 | |
CN110688136A (zh) | 一种应用程序更新方法及装置 | |
CN113434467B (zh) | 网络文件传输方法、装置及计算机可读存储介质 | |
CN114217831A (zh) | 一种嵌入式系统的多功能软件升级方法及系统 | |
CN111309358A (zh) | 一种cpld固件升级方法、装置、设备及可读存储介质 | |
CN111142976A (zh) | 一种逻辑代码执行方法、装置、服务器和介质 | |
CN112732291B (zh) | 一种产品功能开发方法、装置、存储介质及电子装置 | |
CN112787839A (zh) | 端口描述的修改方法及装置 | |
CN112947275B (zh) | 一种手持编程器及其控制方法 | |
CN109445829A (zh) | 一种产品软件程序升级方法、装置及系统 | |
CN220773576U (zh) | 一种固件升级系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |