CN111198827B - 页表预取方法及装置 - Google Patents
页表预取方法及装置 Download PDFInfo
- Publication number
- CN111198827B CN111198827B CN201811366170.6A CN201811366170A CN111198827B CN 111198827 B CN111198827 B CN 111198827B CN 201811366170 A CN201811366170 A CN 201811366170A CN 111198827 B CN111198827 B CN 111198827B
- Authority
- CN
- China
- Prior art keywords
- page table
- prefetch
- fetching
- page
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明提供一种页表预取方法及装置。所述方法包括：当页表快速查询表缺失时，触发页表转换；判断页表所在位置的存储器的属性；根据取回的数据状态判断预取页表是否合法；若预取页表合法，则保存预取页表，否则丢弃预取页表。本发明能够在一定程度上降低页表缺失的概率，从而提高处理器的综合性能。
Description
技术领域
本发明涉及处理器技术领域，尤其涉及一种页表预取方法及装置。
背景技术
页表主要有两方面用途：第一是能够提供虚拟地址到物理地址的映射关系，这样可以让操作系统灵活使用虚拟地址，而不用过多考虑底层的物理分配。第二是能够对地址空间进行读写保护。早期的处理器采用软件的方式进行页表的转换，虽然可以降低处理器设计的复杂度和降低处理器的面积，但是效率很低。随着集成电路制造技术的进步，当代处理器都会采用硬件加速的方式进行页表转换，同时会在处理器内部实现页表快速查询表，以加快页表转换速度。随着处理器的运行频率不断提高，以及应用对处理器的运算能力要求不断提高，页表缺失对于系统整体的性能的影响很大。由于页表快速查询表的容量有限，页表缺失是不可避免的，所以如何降低页表缺失的概率是需要重点解决的问题。
目前，更多的方案关注如何有效地将页表转换中需要的数据预取到数据缓存(Data Cache)中，可以间接地在一定程度上减小页表缺失的代价。对于如何直接预取页表，还没有相应的方案。
现有技术集中在如何有效地将页表转换中需要的数据预取到数据缓存中，意图能在一定程度上减小页表缺失的代价。但是处理器内的数据访问样本比较多，有取指、数据读写、页表转换等，如何将所需要的页表转换数据预取到数据缓存中，并不容易做到。
为了能够加速页表(Page Table)的转换，目前的处理器都会在内部实现页表快速查询表(Translation Lookup-aside Buffer)，它缓存了虚拟地址到物理地址的映射关系。但是由于芯片面积、功耗、成本的约束，页表快速查询表的容量是有限的，所以总会出现页表缺失的情况。页表缺失对于处理器性能影响较大，因此如何能降低页表缺失的概率是处理器设计中需要重点考虑的问题。
发明内容
本发明提供的页表预取方法及装置，能够在一定程度上降低页表缺失的概率，从而提高处理器的综合性能。
第一方面，本发明提供一种页表预取方法，包括：
当页表快速查询表缺失时，触发页表转换；
判断页表所在位置的存储器的属性；
根据取回的数据状态判断预取页表是否合法；
若预取页表合法，则保存预取页表，否则丢弃预取页表。
可选地，所述存储器的属性分为三类：可缓存的、不可缓存的和外设；对于属性为可缓存的，选择突发访问数据量为半个缓存行或者整个缓存行；对于属性为不可缓存的，数据访问量根据处理器的外部总线宽度而定；对于属性为外设的，不进行页表预取。
可选地，所述根据取回的数据状态判断预取页表是否合法包括：
对于最后一级不是L3，如果预取回的数据不是块描述符，而是表描述符或者无效输入，则判定所述预取页表不合法；
对于最后一级不是L3，如果预取回的数据有页表错误，则判定所述预取页表不合法；
对于最后一级是L3，如果目标描述符含有连续位，则判定所述预取页表不合法；
对于最后一级是L3，如果预取数据含有连续位，则判定所述预取页表不合法；
对于最后一级是L3，如果预取数据是页描述符，但是有页表错误，则判定所述预取页表不合法。
可选地，所述方法还包括：
对所述预取页表进行管理。
可选地，所述对所述预取页表进行管理包括以下一个或多个：
预取页表在上电复位后，将其状态置为无效状态；
在页表转换过程中，如果有页表错误，不保存预取页表；
当接收到任何将页表快速查询表置为无效状态的指令时，将预取页表置为无效；
当接收到任何配置与页表转换相关的系统寄存器操作时，将预取页表置为无效；
在每一次产生预取页表时，将之前所有预取页表进行覆盖。
第二方面，本发明提供一种页表预取装置，包括：
触发单元，用于当页表快速查询表缺失时，触发页表转换；
第一判断单元，用于判断页表所在位置的存储器的属性；
第二判断单元，用于根据取回的数据状态判断预取页表是否合法；
保存单元，用于当所述第二判断单元判断预取页表合法时，保存预取页表；
丢弃单元，用于当所述第二判断单元判断预取页表不合法时，丢弃预取页表。
可选地，所述存储器的属性分为三类：可缓存的、不可缓存的和外设；对于属性为可缓存的，选择突发访问数据量为半个缓存行或者整个缓存行；对于属性为不可缓存的，数据访问量根据处理器的外部总线宽度而定；对于属性为外设的，不进行页表预取。
可选地，所述第二判断单元，用于按照如下方式判断预取页表是否合法：
对于最后一级不是L3，如果预取回的数据不是块描述符，而是表描述符或者无效输入，则判定所述预取页表不合法；
对于最后一级不是L3，如果预取回的数据有页表错误，则判定所述预取页表不合法；
对于最后一级是L3，如果目标描述符含有连续位，则判定所述预取页表不合法；
对于最后一级是L3，如果预取数据含有连续位，则判定所述预取页表不合法；
对于最后一级是L3，如果预取数据是页描述符，但是有页表错误，则判定所述预取页表不合法。
可选地，所述装置还包括：
管理单元，用于对所述预取页表进行管理。
可选地，所述管理单元，用于按照以下方式中的一个或多个对所述预取页表进行管理：
预取页表在上电复位后，将其状态置为无效状态；
在页表转换过程中，如果有页表错误，不保存预取页表；
当接收到任何将页表快速查询表置为无效状态的指令时，将预取页表置为无效；
当接收到任何配置与页表转换相关的系统寄存器操作时，将预取页表置为无效；
在每一次产生预取页表时，将之前所有预取页表进行覆盖。
本发明实施例提供的页表预取方法及装置，当页表快速查询表缺失时，触发页表转换，然后判断页表所在位置的存储器的属性，并根据取回的数据状态判断预取页表是否合法，若预取页表合法，则保存预取页表，否则丢弃预取页表，从而能够直接进行页表预取，在一定程度上降低页表缺失的概率，从而提高处理器的综合性能。
附图说明
图1为本发明实施例提供的页表预取方法的流程图；
图2为本发明实施例提供的预取页表示意图；
图3为本发明实施例提供的页表预取装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种页表预取方法，如图1所示，所述方法包括：
S11、当页表快速查询表缺失时，触发页表转换。
S12、判断页表所在位置的存储器的属性。
S13、根据取回的数据状态判断预取页表是否合法。
S13、若预取页表合法，则保存预取页表，否则丢弃预取页表。
本发明实施例提供的页表预取方法，当页表快速查询表缺失时，触发页表转换，然后判断页表所在位置的存储器的属性，并根据取回的数据状态判断预取页表是否合法，若预取页表合法，则保存预取页表，否则丢弃预取页表，从而能够直接进行页表预取，在一定程度上降低页表缺失的概率，从而提高处理器的综合性能。
下面对本发明实施例页表预取方法进行详细说明。
在页表转换过程中，需要访问存储器(memory)，获得页表描述符，从而进行页表的转换。那么在访问存储器时，在某种条件下，可以根据不同的存储器属性，通过存储器的突发(burst)访问，多读回一些数据。这些数据如果符合一定的条件，可以直接作为预取的页表，如图2所示。
目标页表21是当前页表转换所要给出的目标页表，即当前程序需要的页表。
预取页表22是存储器访问时，多读回的数据，即作为预取页表。此例中存储器的突发的数据量为256比特，每一项页表的数据宽度为64比特，所以预取页表为三项。
由于处理器的一次突发访问的数据量通常不会超过一个缓存行(cacheline)，因此相对来说多读回的数据量不大，那么预取的页表可以直接存在Flop-Array(寄存器组成的阵列)中。当然，如果数据量很大，可以选择存在SRAM(Static Random-Access Memory，静态随机存取存储器)中。
页表预取的详细流程如下：
首先，开始做页表转换。通常页表快速查询表缺失后，会触发页表转换。
然后，判断页表所在位置的存储器的属性。
ARMv8-A架构处理器的存储器属性可以大体分为三类：Cacheable(可缓存的)、Non-Cacheable(不可缓存的)和Device(外设)。对于Cacheable属性，可以选择突发访问数据量为半个缓存行或者整个缓存行；对于Non-Cacheable属性，数据访问量可以根据处理器的外部总线宽度而定；对于Device属性，为了避免不可预测的系统行为，不进行页表预取。
接着，根据取回的数据状态进行判断是否需要这些数据以及是否需要产生页表错误(page fault)。
最后，如果存在页表错误或者取回的数据不符合协议，那么需要将数据丢弃；如果取回的数据有效，那么可以将预取的数据整合后存入Flop-Array中。
下面介绍计算预取页表数量的方式。
ARMv8-A架构支持Stage1和Stage2两级页表转换，如果处理器不支持虚拟化，Stage2转换就不会开启。并且，Stage1和Stage2都支持三种粒度(granule)：4KB、16KB和64KB。每一种粒度的页表大小和页表转换方式不尽相同。本发明针对只有Stage1、Stage1与Stage2都需要两种情况，提出计算页表预取数量的方法。此方法针对页表转换时存储器的突发访问数据量最多为256-bit的情况。
只有Stage1时，页表预取数量计算方法如表1所示。
表1只有Stage1时的页表预取数量
Stage1和Stage2都有时，页表预取数量计算方法如表2所示。
表2Stage1和Stage2都有时的页表预取数量
识别不合法预取页表的原则：
对于不合法的预取页表，要能够识别并丢弃。如果不合法的页表被保存下来，那么系统会产生不可预知的问题。识别不合法预取页表的原则如下：
(1)对于最后一级不是L3，如果预取回的数据不是块描述符(block descriptor)，而是表描述符(table descriptor)或者无效输入(invalid entry)，那么此为不合法页表。
(2)对于最后一级不是L3，如果预取回的数据有页表错误，那么此为不合法页表。
(3)对于最后一级是L3，如果目标描述符含有连续(contiguous)位，那么预取回的页表为不合法页表。
(4)对于最后一级是L3，如果预取数据含有连续位，那么此为不合法页表。
(5)对于最后一级是L3，如果预取数据是页描述符(page descriptor)，但是有页表错误，那么此为不合法页表。
预取页表的管理：
预取页表的设计是一种预测性的设计，一方面能够降低页表缺失的概率，另外一方面也会带来一些不可预知的问题。因此要能够对预取页表进行严谨的管理。具体管理方法包括以下一个或多个：
预取页表在上电复位后，将其状态置为无效状态；
在页表转换过程中，如果有页表错误，不保存预取页表；
当接收到任何将页表快速查询表置为无效状态的指令时，将预取页表置为无效；
当接收到任何配置与页表转换相关的系统寄存器操作时，将预取页表置为无效；
在每一次产生预取页表时，将之前所有预取页表进行覆盖。
本发明实施例还提供一种页表预取装置，如图3所示，所述装置包括：
触发单元11，用于当页表快速查询表缺失时，触发页表转换；
第一判断单元12，用于判断页表所在位置的存储器的属性；
第二判断单元13，用于根据取回的数据状态判断预取页表是否合法；
保存单元14，用于当所述第二判断单元13判断预取页表合法时，保存预取页表；
丢弃单元15，用于当所述第二判断单元13判断预取页表不合法时，丢弃预取页表。
本发明实施例提供的页表预取装置，当页表快速查询表缺失时，触发页表转换，然后判断页表所在位置的存储器的属性，并根据取回的数据状态判断预取页表是否合法，若预取页表合法，则保存预取页表，否则丢弃预取页表，从而能够直接进行页表预取，在一定程度上降低页表缺失的概率，从而提高处理器的综合性能。
可选地，所述存储器的属性分为三类：可缓存的、不可缓存的和外设；对于属性为可缓存的，选择突发访问数据量为半个缓存行或者整个缓存行；对于属性为不可缓存的，数据访问量根据处理器的外部总线宽度而定；对于属性为外设的，不进行页表预取。
可选地，所述第二判断单元13，用于按照如下方式判断预取页表是否合法：
对于最后一级不是L3，如果预取回的数据不是块描述符，而是表描述符或者无效输入，则判定所述预取页表不合法；
对于最后一级不是L3，如果预取回的数据有页表错误，则判定所述预取页表不合法；
对于最后一级是L3，如果目标描述符含有连续位，则判定所述预取页表不合法；
对于最后一级是L3，如果预取数据含有连续位，则判定所述预取页表不合法；
对于最后一级是L3，如果预取数据是页描述符，但是有页表错误，则判定所述预取页表不合法。
可选地，所述装置还包括：
管理单元，用于对所述预取页表进行管理。
可选地，所述管理单元，用于按照以下方式中的一个或多个对所述预取页表进行管理：
预取页表在上电复位后，将其状态置为无效状态；
在页表转换过程中，如果有页表错误，不保存预取页表；
当接收到任何将页表快速查询表置为无效状态的指令时，将预取页表置为无效；
当接收到任何配置与页表转换相关的系统寄存器操作时，将预取页表置为无效；
在每一次产生预取页表时，将之前所有预取页表进行覆盖。
本领域普通技术人员可以理解实现上述方法实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (8)
1.一种页表预取方法，其特征在于，包括：
当页表快速查询表缺失时，触发页表转换；
判断页表所在位置的存储器的属性，根据存储器的属性进行页表预取；
根据取回的数据状态判断预取页表是否合法；
若预取页表合法，则保存预取页表，否则丢弃预取页表；
所述根据取回的数据状态判断预取页表是否合法包括：对于最后一级不是L3，如果预取回的数据不是块描述符，而是表描述符或者无效输入，则判定所述预取页表不合法；对于最后一级不是L3，如果预取回的数据有页表错误，则判定所述预取页表不合法；对于最后一级是L3，如果目标描述符含有连续位，则判定所述预取页表不合法；对于最后一级是L3，如果预取数据含有连续位，则判定所述预取页表不合法；对于最后一级是L3，如果预取数据是页描述符，但是有页表错误，则判定所述预取页表不合法。
2.根据权利要求1所述的方法，其特征在于，所述存储器的属性分为三类：可缓存的、不可缓存的和外设；对于属性为可缓存的，选择突发访问数据量为半个缓存行或者整个缓存行；对于属性为不可缓存的，数据访问量根据处理器的外部总线宽度而定；对于属性为外设的，不进行页表预取。
3.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：
对所述预取页表进行管理。
4.根据权利要求3所述的方法，其特征在于，所述对所述预取页表进行管理包括以下一个或多个：
预取页表在上电复位后，将其状态置为无效状态；
在页表转换过程中，如果有页表错误，不保存预取页表；
当接收到任何将页表快速查询表置为无效状态的指令时，将预取页表置为无效；
当接收到任何配置与页表转换相关的系统寄存器操作时，将预取页表置为无效；
在每一次产生预取页表时，将之前所有预取页表进行覆盖。
5.一种页表预取装置，其特征在于，包括：
触发单元，用于当页表快速查询表缺失时，触发页表转换；
第一判断单元，用于判断页表所在位置的存储器的属性，根据存储器的属性进行页表预取；
第二判断单元，用于根据取回的数据状态判断预取页表是否合法；
保存单元，用于当所述第二判断单元判断预取页表合法时，保存预取页表；
丢弃单元，用于当所述第二判断单元判断预取页表不合法时，丢弃预取页表；
所述第二判断单元，还用于按照如下方式判断预取页表是否合法：对于最后一级不是L3，如果预取回的数据不是块描述符，而是表描述符或者无效输入，则判定所述预取页表不合法；对于最后一级不是L3，如果预取回的数据有页表错误，则判定所述预取页表不合法；对于最后一级是L3，如果目标描述符含有连续位，则判定所述预取页表不合法；对于最后一级是L3，如果预取数据含有连续位，则判定所述预取页表不合法；对于最后一级是L3，如果预取数据是页描述符，但是有页表错误，则判定所述预取页表不合法。
6.根据权利要求5所述的装置，其特征在于，所述存储器的属性分为三类：可缓存的、不可缓存的和外设；对于属性为可缓存的，选择突发访问数据量为半个缓存行或者整个缓存行；对于属性为不可缓存的，数据访问量根据处理器的外部总线宽度而定；对于属性为外设的，不进行页表预取。
7.根据权利要求5或6所述的装置，其特征在于，所述装置还包括：
管理单元，用于对所述预取页表进行管理。
8.根据权利要求7所述的装置，其特征在于，所述管理单元，用于按照以下方式中的一个或多个对所述预取页表进行管理：
预取页表在上电复位后，将其状态置为无效状态；
在页表转换过程中，如果有页表错误，不保存预取页表；
当接收到任何将页表快速查询表置为无效状态的指令时，将预取页表置为无效；
当接收到任何配置与页表转换相关的系统寄存器操作时，将预取页表置为无效；
在每一次产生预取页表时，将之前所有预取页表进行覆盖。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811366170.6A CN111198827B (zh) | 2018-11-16 | 2018-11-16 | 页表预取方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811366170.6A CN111198827B (zh) | 2018-11-16 | 2018-11-16 | 页表预取方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111198827A CN111198827A (zh) | 2020-05-26 |
| CN111198827B true CN111198827B (zh) | 2022-10-28 |
Family
ID=70743890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811366170.6A Active CN111198827B (zh) | 2018-11-16 | 2018-11-16 | 页表预取方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111198827B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1604055A (zh) * | 2003-09-30 | 2005-04-06 | 国际商业机器公司 | 利用永久历史页表数据预取数据到高速缓存的装置和方法 |
| CN106168929A (zh) * | 2015-07-02 | 2016-11-30 | 威盛电子股份有限公司 | 选择性预取物理接续快取线至包含被载入分页表的快取线 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7383391B2 (en) * | 2005-05-18 | 2008-06-03 | International Business Machines Corporation | Prefetch mechanism based on page table attributes |
| CN101355428B (zh) * | 2008-09-11 | 2010-12-08 | 上海交通大学 | 采用增量检验来保护数据完整性的方法 |
| US8161246B2 (en) * | 2009-03-30 | 2012-04-17 | Via Technologies, Inc. | Prefetching of next physically sequential cache line after cache line that includes loaded page table entry |
| US9720843B2 (en) * | 2012-12-28 | 2017-08-01 | Intel Corporation | Access type protection of memory reserved for use by processor logic |
| KR102100161B1 (ko) * | 2014-02-04 | 2020-04-14 | 삼성전자주식회사 | Gpu 데이터 캐싱 방법 및 그에 따른 데이터 프로세싱 시스템 |
| GB2528842B (en) * | 2014-07-29 | 2021-06-02 | Advanced Risc Mach Ltd | A data processing apparatus, and a method of handling address translation within a data processing apparatus |
| CN105786717B (zh) * | 2016-03-22 | 2018-11-16 | 华中科技大学 | 软硬件协同管理的dram-nvm层次化异构内存访问方法及系统 |
-
2018
- 2018-11-16 CN CN201811366170.6A patent/CN111198827B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1604055A (zh) * | 2003-09-30 | 2005-04-06 | 国际商业机器公司 | 利用永久历史页表数据预取数据到高速缓存的装置和方法 |
| CN106168929A (zh) * | 2015-07-02 | 2016-11-30 | 威盛电子股份有限公司 | 选择性预取物理接续快取线至包含被载入分页表的快取线 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111198827A (zh) | 2020-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102448124B1 (ko) | 가상 주소들을 사용하여 액세스된 캐시 | |
| JP3577331B2 (ja) | キャッシュメモリシステムおよびマイクロプロセッサ内の命令を操作するための方法 | |
| JP4486750B2 (ja) | テンポラリ命令及び非テンポラリ命令用の共用キャッシュ構造 | |
| US7917701B2 (en) | Cache circuitry, data processing apparatus and method for prefetching data by selecting one of a first prefetch linefill operation and a second prefetch linefill operation | |
| US7805588B2 (en) | Caching memory attribute indicators with cached memory data field | |
| US7908439B2 (en) | Method and apparatus for efficient replacement algorithm for pre-fetcher oriented data cache | |
| US6782453B2 (en) | Storing data in memory | |
| KR101485651B1 (ko) | 메모리 액세스를 정확하게 예측하기 위한 영역 기반 기술 | |
| US6175906B1 (en) | Mechanism for fast revalidation of virtual tags | |
| US20160140042A1 (en) | Instruction cache translation management | |
| CN112416817B (zh) | 预取方法、信息处理装置、设备以及存储介质 | |
| CN109219804B (zh) | 非易失内存访问方法、装置和系统 | |
| US20100011165A1 (en) | Cache management systems and methods | |
| CN105446898B (zh) | 用于数据处理的装置及方法 | |
| JP3262519B2 (ja) | 第２レベルキャッシュの古いラインの除去によるプロセッサのメモリ性能の強化方法及びシステム | |
| US6959363B2 (en) | Cache memory operation | |
| US6948032B2 (en) | Method and apparatus for reducing the effects of hot spots in cache memories | |
| KR102482516B1 (ko) | 메모리 어드레스 변환 | |
| CN108874691B (zh) | 数据预取方法和内存控制器 | |
| US8661169B2 (en) | Copying data to a cache using direct memory access | |
| CN108874690B (zh) | 数据预取的实现方法和处理器 | |
| CN111198827B (zh) | 页表预取方法及装置 | |
| US20040148469A1 (en) | Method and apparatus for predicting hot spots in cache memories | |
| JP7311959B2 (ja) | 複数のデータ・タイプのためのデータ・ストレージ | |
| Park et al. | Analysis of memory access latency considering page faults and TLB misses in NVM storage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |