CN111180000B

CN111180000B - 用于存储器裸片电力管理的感测和调谐

Info

Publication number: CN111180000B
Application number: CN201911083815.XA
Authority: CN
Inventors: F·巴德瑞尔; T·H·金斯利; B·崔
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2018-11-09
Filing date: 2019-11-07
Publication date: 2023-11-24
Anticipated expiration: 2039-11-07
Also published as: US20200258563A1; US11081161B2; US20220068347A1; CN111180000A; US20200152255A1; US11721386B2; US11133053B2; CN117524292A; US20240005978A1

Abstract

本申请案是针对用于存储器裸片电力管理的感测和调谐。存储器裸片可包含存储器单元阵列和一或多个电压传感器。每一电压传感器可与所述存储器单元阵列在同一衬底上，且可感测在与所述阵列相关联的位置处的电压。所述电压传感器可产生一或多个模拟电压信号，所述模拟电压信号可转换成所述存储器裸片上的一或多个数字信号。在一些情况下，可使用所述存储器裸片上的振荡器和计数器将所述模拟电压信号转换成数字信号。所述数字信号可提供到电力管理集成电路PMIC，所述PMIC可基于所述数字信号调整供应到所述阵列的电压。

Description

用于存储器裸片电力管理的感测和调谐

交叉参考

本专利申请案要求2018年11月9日由巴德利埃(Badrieh)等提交的标题为“用于存储器裸片电力管理的感测和调谐(SENSING AND TUNING FOR MEMORY DIE POWERMANAGEMENT)”的第16/185,464号美国专利申请案的优先权，所述美国专利申请案让渡给本受让人且明确地以全文引用的方式并入本文中。

技术领域

技术领域涉及用于存储器裸片电力管理的感测和调谐。

背景技术

下文大体上涉及包含至少一个存储器装置的系统，且更具体来说涉及用于存储器裸片电力管理的感测和调谐的技术。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过程序设计存储器装置的不同状态来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储多于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器装置可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源周期性地刷新，否则可随时间推移而丢失其存储的状态。在一些存储器系统中，可以使用电力管理集成电路(PMIC)来管理存储器装置的电力应用。

发明内容

描述一种方法。所述方法可包含：通过衬底上的第一传感器感测在与衬底上的存储器阵列相关联的位置处的第一电压；基于所感测的第一电压产生指示在所述位置处所感测的第一电压的数字反馈信号；以及将数字反馈信号传输到电力管理集成电路(PMIC)以用于调整供应到存储器阵列的第二电压。

描述一种设备。所述设备可包含衬底上的存储器单元阵列、衬底上在与存储器单元阵列相关联的位置处的电压传感器，以及反馈组件，所述反馈组件与电压传感器耦合且经配置以：从电压传感器接收模拟信号，基于模拟信号产生数字反馈信号，且将数字反馈信号传输到电力管理集成电路，所述电力管理集成电路经配置以将供应电压提供到存储器单元阵列。

描述一种方法。所述方法可包含：通过电力管理集成电路(PMIC)接收指示在与存储器单元阵列相关联的位置处所感测的电压的数字反馈信号，所述存储器单元阵列和所述位置在衬底上；将数字反馈信号映射到对应电压；确定所述对应电压是高于还是低于电压阈值；以及基于所述确定调整提供到存储器单元阵列的供应电压。

附图说明

图1说明如本文所揭示的支持用于存储器裸片电力管理的感测和调谐的系统的实例。

图2说明如本文所揭示的支持用于存储器裸片电力管理的感测和调谐的存储器裸片的实例。

图3说明如本文所揭示的支持用于存储器裸片电力管理的感测和调谐的存储器系统的实例。

图4说明如本文所揭示的支持用于存储器裸片电力管理的感测和调谐的存储器系统的电路的实例。

图5说明如本文所揭示的支持用于存储器裸片电力管理的感测和调谐的时序图的实例。

图6示出如本文所揭示的支持用于存储器裸片电力管理的感测和调谐的控制器的框图。

图7和8示出说明如本文所揭示的支持用于存储器裸片电力管理的感测和调谐的方法的流程图。

具体实施方式

一些存储器装置可使用电力管理集成电路(PMIC)来对装置上的存储器裸片供应电压。PMIC可为包含存储器裸片的封装的部分。在一些情况下，PMIC可在与存储器阵列不同的裸片或衬底上。

在一些情况下，可在存储器装置的引脚处(例如，在输入/输出端子处)使用电压传感器以帮助调节供应电压。由于定位，此类传感器无法获得靠近存储器阵列或在存储器阵列自身内的操作条件。在存储器阵列处、附近或内部的操作条件可能与在装置的引脚处测得的操作条件相当不同。在一些情况下，存储器阵列中的恶劣操作条件会造成存储器装置的性能降级，或在一些情况下会造成存储器装置故障。举例来说，如果在存储器阵列处、附近或内部的电压、电流或温度超过某些阈值条件，那么存储器装置可能故障。

装置可经配置以通过管理供应到存储器阵列的电力或调节供应到存储器阵列的电压来避免或减轻故障。一些电压调节可依赖于感测存储器装置的引脚处的操作条件且基于这些条件调整供应电压。然而，如上所述，较靠近存储器阵列的操作条件可能比引脚处的操作条件差。因此，监视在存储器阵列处、附近或内部的操作条件可提供相对于在引脚处或在存储器裸片外的其它位置处的感测的益处。举例来说，此类监视可以潜在地用以向PMIC提供反馈信号以使PMIC能够基于存储器阵列的内部(例如，裸片上)条件调谐供应电压(例如，提供供应电压的较好调节)。此类监视还可用以将反馈信号提供到主机处理器或热调节系统(例如，冷却风扇等)以使此类元件能够比使用存储器装置的引脚处的感测更有效地调节存储器装置的其它方面。

感测较靠近存储器阵列(例如在存储器阵列附近或内部的裸片上的位置)的操作条件以产生反馈信号可能存在一些挑战。举例来说，传感器可产生可能需要从裸片发射(例如，到PMIC、到主机控制器、到热调节器等)的模拟信号。发射此信号可造成对存储器裸片或存储器装置添加额外导电线(例如，发源于感测位置的导电线)或用以向PMIC或主机提供反馈信号的额外输入/输出引脚。另外，噪声(例如，失真)可能在裸片上由于热条件、寄生条件、自电容和互电容和/或来自其它裸片上信号或组件的干扰而在发射期间引入到反馈信号中，从而潜在地使反馈信号降级或破坏反馈信号。

用于减轻引入到反馈信号的裸片上噪声的影响的一个方法可以是将反馈信号从模拟信号转换到数字信号，如本文中所描述。数字反馈信号可对来自裸片上噪声源的干扰较不敏感，且可保存所感测电压信息。在一些情况下，在存储器裸片上可使用裸片上振荡器和计数器将模拟信号转换到数字反馈信号，如本文中所描述。此方法可实现在存储器阵列处、附近或内部(例如，在存储器裸片上)的操作条件的准确反馈，进而潜在地使裸片外或芯片外组件(例如PMIC、控制器或其它组件)能够实施新的或更好的调节算法。

本文中描述用于存储器裸片电力管理的感测和调谐的技术。这些技术可包含通过衬底上(例如，存储器裸片上)的第一传感器感测衬底上的存储器阵列的位置处的电压，且至少部分地基于所感测电压产生指示在所述位置所感测的第一电压的数字反馈信号，且将数字反馈信号发射到PMIC以用于调整供应到存储器阵列的第二电压。

本发明的特征最初是在图1和2中的存储器系统的情境下描述。本发明的特征是在图3至5中的情境存储器系统、电路和时序图中描述。本发明的这些和其它特征进一步通过参考图6至8来图示和描述，这些图包含涉及用于存储器裸片电力管理的感测和调谐的技术的设备图和流程图。

图1说明根据本文所揭示的方面的利用一或多个存储器装置的系统100的实例。系统100可以包含外部存储器控制器105、存储器装置110以及耦合外部存储器控制器105与存储器装置110的多个通道115。系统100可以包含一或多个存储器装置，但为易于描述，可以将所述一或多个存储器装置描述为单个存储器装置110。

系统100可以包含电子装置的方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可以是便携式电子装置的实例。系统100可以是计算机、笔记本计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等等的实例。存储器装置110可以是经配置以存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例中，系统100经配置以用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。

系统100的至少部分可以是主机装置的实例。此主机装置可以是使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它静止或便携式电子装置等等。在一些情况下，主机装置可以指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下，外部存储器控制器105可称为主机或主机装置。在一些实例中，系统100是图形卡。

在一些情况下，存储器装置110可以是配置成与系统100的其它组件通信并提供可供系统100使用或引用的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置成与至少一种或多种不同类型的系统100合作。系统100的组件和存储器装置110之间的传信可用来支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100和存储器装置110之间的时钟传信和同步、定时惯例和/或其它因素。

存储器装置110可以经配置以存储用于系统100的组件的数据。在一些情况下，存储器装置110可以充当系统100的从属型装置(例如，响应于且执行通过外部存储器控制器105由系统100提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可以包含两个或更多个存储器裸片160以支持数据存储的所需或指定容量。包含两个或更多个存储器裸片的存储器装置110可被称作多裸片存储器或封装(也被称作多芯片存储器或封装)。

系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可以使用总线140与彼此电子连通。

处理器120可经配置以控制系统100的至少部分。处理器120可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可以是这些类型组件的组合。在这些情况下，处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。

BIOS组件125可以是包含作为固件操作的BIOS的软件组件，它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、闪存器或任何其它非易失性存储器中的程序或软件。

外围组件130可以是可集成到系统100中或与所述系统集成的任何输入装置或输出装置，或用于此类装置的接口。实例可以包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡插槽，例如外围组件互连(PCI)或加速图形端口(AGP)插槽。外围组件130可以是所属领域的技术人员理解为外围设备的其它组件。

I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或与所述系统集成的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。

输入145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包括用户接口或与其它装置接口或在其它装置之间。在一些状况下，输入145可以是经由一或多个外围组件130与系统100介接的外围设备，或可由I/O控制器135管理。

输出150可表示在系统100外部的装置或信号，其配置成从系统100或其组件中的任一个接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等等。在一些状况下，输出150可以是经由一或多个外围组件130与系统100介接的外围设备，或可由I/O控制器135管理。

系统100的组件可由经设计以执行其功能的通用或专用电路系统构成。这可包含配置成执行本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)以及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元经配置以存储至少一位数字数据。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。

存储器装置110可以是二维(2D)存储器单元阵列的实例或可以是三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可堆叠在彼此之上。在一些情况下，3D存储器装置中的存储器裸片160-N可称为叠组、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如，二连、三连、四连、五连、六连、七连、八连)。这相比于单个2D存储器装置可增加可定位于衬底上的存储器单元的数量，又可减少生产成本或增加存储器阵列的性能，或这两者。在一些3D存储器装置中，不同叠组可共享至少一个共同存取线以使得一些叠组可共享字线、数字线和/或板线中的至少一个。

装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。因此，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件和软件，且可经配置以接收、发射或执行与存储器装置110有关的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、所述一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。

举例来说，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些数据的写入命令，或指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况下，装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制和发射信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器或类似物。

本地存储器控制器165(例如，存储器裸片160的本地)可经配置以控制存储器裸片160的操作。并且，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收和发射数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文所描述的各种功能。因而，本地存储器控制器165可配置成与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。

外部存储器控制器105可经配置以实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的通信。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络，使得系统100的组件可能不需要知道存储器装置的操作细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或变换在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些状况下，外部存储器控制器105可包含产生共同(源)数据时钟信号的共同数据时钟。

在一些状况下，外部存储器控制器105或系统100的其它组件或本文中所描述的其功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件，或其某一组合。虽然将外部存储器控制器105描绘为在存储器装置110外部，但在一些情况下，外部存储器控制器105或本文所描述的其功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件，或其某一组合。在一些情况下，外部存储器控制器105可跨越处理器120和存储器装置110分布以使得外部存储器控制器105的部分由处理器120实施且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样，在一些情况下，本文归于装置存储器控制器155或本地存储器控制器165的一或多个功能在一些情况下可由外部存储器控制器105(与处理器120分开或包含于所述处理器中)执行。

系统100的组件可使用多个通道115与存储器装置110交换信息。在一些实例中，通道115可实现外部存储器控制器105与存储器装置110之间的通信。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输介质(例如，导体)。举例来说，通道115可包含第一端子，所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可经配置以充当通道的部分。

在一些情况下，端子的引脚或衬垫可为通道115的信号路径的部分。额外信号路径可与通道的端子耦合以用于在系统100的组件内路由信号。举例来说，存储器装置110可包含信号路径(例如，存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部)，所述信号路径将信号从通道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。

通道115(和相关联的信号路径和端子)可专用于传达特定类型的信息。在一些状况下，通道115可以是聚合通道，且因此可包含多个个别通道。举例来说，数据通道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。

在一些情况下，通道115可包含一或多个命令和地址(CA)通道186。CA通道186可经配置以在外部存储器控制器105与存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA通道186可包含具有所需数据的地址的读取命令。在一些状况下，CA通道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些状况下，CA通道186可包含八个或九个信号路径。

在一些情况下，通道115可包含一或多个时钟信号(CK)通道188。CK通道188可经配置以在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每一时钟信号可经配置以在高状态与低状态之间振荡，且协调外部存储器控制器105和存储器装置110的动作。在一些情况下，时钟信号可以是差分输出(例如，CK_t信号和CK_c信号)且可相应地配置CK通道188的信号路径。在一些情况下，时钟信号可为单端的。在一些情况下，时钟信号可以是1.5GHz信号。CK通道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或者存储器装置110的其它系统范围内的操作的定时参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟产生，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管或类似物)。

在一些情况下，通道115可包含一或多个数据(DQ)通道190。数据通道190可经配置以在外部存储器控制器105与存储器装置110之间传送数据和/或控制信息。举例来说，数据通道190可传送将写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据通道190可传送可使用不同调制方案(例如，NRZ、PAM4)进行调制的信号。

在一些状况下，通道115可包含可专用于其它目的的一或多个其它通道192。这些其它通道192可包含任何数量的信号路径。

在一些情况下，其它通道192可包含一或多个写入时钟信号(WCK)通道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供通常用于存储器装置110的存取操作的时序参考(例如，用于读取和写入操作两者的定时参考)。因此，写入时钟信号WCK也可被称作数据时钟信号WCK。WCK通道可经配置以在外部存储器控制器105与存储器装置110之间传送共同数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可以是差分输出(例如，WCK_t信号和WCK_c信号)且可相应地配置WCK通道的信号路径。WCK通道可包含任何数量的信号路径。数据时钟信号WCK可由数据时钟产生，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管或类似物)。

在一些情况下，其它通道192可包含一或多个错误检测码(EDC)通道。EDC通道可经配置以传送错误检测信号，例如校验和，以改进系统可靠性。EDC通道可包含任何数量的信号路径。

通道115可使用不同架构耦合外部存储器控制器105与存储器装置110。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅中介层等高密度中介层，或形成于有机衬底中的通道，或其某一组合。举例来说，在一些情况下，信号路径可至少部分地包含高密度中介层，例如硅中介层或玻璃中介层。

在一些情况下，存储器装置110可经配置以使用存储器装置110的一或多个反馈引脚将数字反馈信号传输到PMIC(或其它装置)。反馈引脚可使用导电反馈路径与PMIC耦合。在一些情况下，数字反馈信号可指示在存储器阵列处由一或多个电压传感器所感测的电压。在一些情况下，电压传感器可位于与存储器阵列相同的裸片上；例如，电压传感器可在与存储器阵列相同的衬底上。

图2说明根据本发明的各种实例的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些情况下，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备或者是其一部分。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可以可编程以存储两个或更多个状态。举例来说，存储器单元205可经配置以每次存储一位数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多电平存储器单元)可经配置以每次存储多于一位数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。

存储器单元205可存储表示电容器中的可编程状态的电荷。DRAM架构可包含电容器，所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件是可能的。举例来说，可采用非线性电介质材料。

可通过激活或选择例如字线210和/或数字线215等存取线而在存储器单元205上执行例如读取和写入等操作。在一些情况下，数字线215也可被称作位线。对存取线、字线和数字线或其类似物的引用可互换，但不失去理解或操作。激活或选择字线210或数字线215可包含将电压施加到相应线。

存储器裸片200可包含布置成网格状图案的存取线(例如，字线210和数字线215)。存储器单元205可定位于字线210和数字线215的相交点处。通过偏置字线210和数字线215(例如，对字线210或数字线215施加电压)，可在其相交点处存取单个存储器单元205。

可通过行解码器220或列解码器225控制存取存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于接收的行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于接收的列地址激活数字线215。举例来说，存储器裸片200可包含经标记为WL_1至WL_M的多个字线210以及经标记为DL_1至DL_N的多个数字线215，其中M和N取决于存储器阵列的大小。因此，通过激活字线210和数字线215，例如WL_1和DL_3，可存取其相交点处的存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可称为存储器单元205的地址。

存储器单元205可包含逻辑存储组件，例如电容器230和切换组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的第一节点可与切换组件235耦合，且电容器230的第二节点可与电压源240耦合。在一些情况下，电压源240可为单元板参考电压，例如Vpl，或可接地，例如Vss。在一些情况下，电压源240可以是与板线驱动器耦合的板线的实例。切换组件235可以是选择性地建立或取消建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。

选择或取消选择存储器单元205可通过激活或去活切换组件235而实现。电容器230可使用切换组件235与数字线215电子连通。举例来说，当切换组件235经去活时电容器230可与数字线215隔离，且当切换组件235被激活时电容器230可与数字线215耦合。在一些情况下，切换组件235是晶体管且可通过对晶体管栅极施加电压来控制其操作，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，切换组件235可以是p型晶体管或n型晶体管。字线210可与切换组件235的栅极电子连通，且可基于施加于字线210的电压而激活/去活切换组件235。

字线210可以是与存储器单元205电子连通的导电线，其用以对存储器单元205执行存取操作。在一些架构中，字线210可与存储器单元205的切换组件235的栅极电子连通，且可经配置以控制存储器单元的切换组件235。在一些架构中，字线210可与存储器单元205的电容器的节点电子连通，且存储器单元205可不包含切换组件。

数字线215可以是连接存储器单元205与感测组件245的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的切换组件235可经配置以耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可与数字线215电子连通(例如，恒定)。

感测组件245可经配置以检测存储在存储器单元205的电容器230上的状态(例如，电荷)，且基于存储状态确定存储器单元205的逻辑状态。由存储器单元205存储的电荷在一些情况下可能是极小的。因此，感测组件245可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可检测在读取操作期间数字线215的电荷的小改变，且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器单元205的电容器230可输出信号(例如，排放电荷)到其对应的数字线215。所述信号可使数字线215的电压改变。感测组件245可经配置以将跨越数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)进行比较。感测组件245可基于所述比较确定存储器单元205的存储状态。

举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，那么感测组件245可确定存储器单元205的存储状态是逻辑1，并且如果数字线215具有比参考信号250低的电压，那么感测组件245可确定存储器单元205的存储状态是逻辑0。感测组件245可包含各种晶体管或放大器以检测和放大信号的差。检测到的存储器单元205的逻辑状态可通过列解码器225输出作为输出255。在一些情况下，感测组件245可为另一组件(例如，列解码器225、行解码器220)的部分。在一些情况下，感测组件245可与行解码器220或列解码器225电子连通。

本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225和感测组件245中的一或多个可与本地存储器控制器260并置。本地存储器控制器260可经配置以从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转换为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且响应于执行所述一或多个操作将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可产生行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的施加电压或电流的振幅、形状或持续时间可经调整或变化，且针对在操作存储器裸片200中论述的各种操作可为不同的。

在一些情况下，存储器裸片200可经配置以使用存储器裸片200的一或多个反馈引脚将反馈信号传输到PMIC。反馈引脚可使用导电反馈路径与PMIC耦合。在一些情况下，数字反馈信号可指示在存储器阵列处由一或多个电压传感器所感测的电压。在一些情况下，电压传感器可位于与存储器阵列相同的裸片上；例如，电压传感器可在与存储器阵列相同的衬底上。

在一些情况下，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所需逻辑状态。在一些情况下，多个存储器单元205可在单个写入操作期间经编程。本地存储器控制器260可识别将执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，对字线210或数字线215施加电压)，以存取目标存储器单元205。本地存储器控制器260可在写入操作期间对数字线215施加特定信号(例如，电压)以在存储器单元205的电容器230中存储特定状态(例如，电荷)，所述特定状态(例如，电荷)可指示所需逻辑状态。

在一些情况下，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可识别将执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，对字线210或数字线215施加电压)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号传送到感测组件245。感测组件245可放大所述信号。本地存储器控制器260可启动感测组件245(例如，锁存感测组件)且进而将从存储器单元205接收的信号与参考信号250进行比较。基于所述比较，感测组件245可确定存储在存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器260可将存储在存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)。

图3说明支持用于存储器裸片电力管理的感测和调谐的存储器系统300的实例。存储器系统300可包含PMIC 305、包含存储器阵列315的存储器装置310，以及在PMIC 305与存储器装置310之间的反馈路径320和供应路径325。在存储器系统300的实例中，反馈路径320和/或供应路径325可以是耦合PMIC 305与存储器装置310的导电线的实例。存储器装置310可以是参考图1所描述的存储器装置110的实例。存储器阵列315可以是参考图1所描述的存储器阵列170的实例。

PMIC 305可包含供应接口335、互连集成电路340、逻辑345、低压差调节器(LDO)350、355、电力供应器(SWA、SWB)360、365(例如，切换调节器)，以及多次可编程存储器(MTB)370。供应接口335可经配置以接收用以激活PMIC 305的电力且通过PMIC 305分布到存储器系统的其它组件(例如，存储器装置310)。互连集成电路340可以是经配置以耦合PMIC 305与其它组件的总线的实例。在一些情况下，互连集成电路340可包含经配置以用于从另一组件接收串行时钟的引脚。逻辑345可包含模/数转换器、数/模转换器、振荡器或其它组件，或其组合。在一些实例中，逻辑345可用于对存储器系统中的其它组件提供反馈。

低压差调节器350、355可用于将电力(例如，DC电力)输出到存储器系统的存储器装置，包含存储器装置310。在一些情况下，低压差调节器350、355可用以调节输出电压。电力供应器360、365可用于将电力输出到存储器系统的存储器装置，包含存储器装置310。PMIC 305可包含任何数量的低压差调节器(例如，一、二、三、四、五、六、七、八)，或可包含任何数量的电力供应器(例如，一、二、三、四、五、六、七、八)，或任何数量的低压差调节器和电力供应器两者。

多次可编程存储器370可以是由PMIC 305使用以用于执行本文所描述的功能的任何类型的存储器。在一些情况下，多次可编程存储器370可以是电可擦除可编程只读存储器(EEPROM)或其它类型的存储器技术的实例。多次可编程存储器370可用于保护电路，改进通电序列或断电序列的可靠性，设定输出电压，设定输出下拉电阻，或其它功能，或其任何组合。

存储器装置310可包含至少一个反馈引脚330。反馈路径320可耦合存储器装置310的反馈引脚330与PMIC 305。反馈路径320可包含建立存储器装置310与PMIC 305之间的通信链路的一或多个线的任何集合。反馈路径320可直接耦合存储器装置310和PMIC 305，意味着反馈路径320可建立两个组件之间的连接，所述连接允许使用导电线在组件之间路由信号。供应路径325可使PMIC 305能够将供应电压提供到例如存储器装置310。

本文提供用于在反馈引脚330和反馈路径320上传输数字反馈信号的技术，所述技术可由PMIC 305(和/或另一装置，例如主机处理器)使用以调节供应到存储器装置310(例如，在供应路径325上)的电压或调节存储器装置310的另一操作方面。

图4说明支持用于存储器裸片电力管理的感测和调谐的存储器系统的电路400的实例。电路400可以是参考图3所描述的存储器系统300的一或多个组件的实例。电路400可包含存储器裸片405，所述存储器裸片包含存储器阵列410、放大器415和反馈组件420中的一些或全部。存储器裸片405可在例如衬底上。电路400包含PMIC 450，所述PMIC在一些情况下可位于与例如存储器裸片405不同的裸片(例如，衬底)上。替代地，PMIC 450的电路中的一些或全部可位于存储器裸片405上。

电路400包含反馈路径440，所述反馈路径可用以将数字反馈信号从反馈组件420提供到PMIC 450。在一些情况下，数字反馈信号可在反馈引脚445上提供到PMIC 450。

电路400可包含一或多个电阻器460-a、460-b、460-c、460-d以及一或多个开关470-a、470-b、470-c、470-d。所述一或多个电阻器可表示可用于感测与存储器阵列410相关联的一或多个位置455-a、455-b、455-c、455-d处的电压的一或多个电压传感器。在一些情况下，位置455可在存储器裸片405上可位于存储器阵列410处或附近或在存储器阵列410内(例如，在由存储器阵列410使用的区域内)的位置。在一些情况下，电阻器460可在导电路径475-a、475-b、475-c、475-d上与位置455耦合，进而提供存储器裸片405上的电压感测。在一些情况下，额外或替代组件或装置可以用作存储器裸片405上的电压传感器。虽然电路400描绘四(4)组电阻器460、导电路径475和开关470以实现存储器裸片405上的四(4)个位置455处的电压感测，但存储器裸片可包含更多或更少电压传感器。举例来说，存储器裸片可包含单个位置455处的单个电压传感器，或可包含对应(不同)位置455处的六(6)个、七(7)个、八(8)个或更多个电压传感器。

每一开关470可由对应开关控制信号465-a、465-b、465-c、465-d激活(例如，闭合)以选择用于电压感测的特定位置。在一些情况下，开关470可以是或可包含晶体管，例如图4中示出的p型晶体管。在一些情况下，开关470可为n型晶体管。

在操作中，一或多个导电路径475和电阻器460可用以连续地或间歇地感测存储器阵列410的一或多个对应位置455处的电压。可激活一或多个控制信号465以闭合一或多个对应开关470，且进而当样本控制信号490经激活时选择可由取样电路485进行取样的模拟电压信号。经取样模拟电压信号可保持在电容器480上，所述电容器可与放大器415耦合且充当用于放大器的参考电压。在一些情况下，放大器415可使用额外相对高的电压供应(例如，提供例如13V的V_PP供应)以驱动放大器415。

放大器415可调节(例如，放大和/或平滑)所感测的模拟电压信号(例如，保持在电容器480上)且使用经调节模拟电压信号来驱动振荡器425。在一些情况下，放大器415可进而充当用于振荡器425的临时电力供应。模拟电压信号可表示在存储器阵列410中的一或多个位置处由电压传感器所感测的电压。

在一些情况下，振荡器425可输出包含具有脉冲频率的一系列脉冲的信号，如参考图5更详细描述。每一脉冲可包含从低电压到高电压的转变和/或从高电压到低电压的转变。脉冲频率可为在给定持续时间上的脉冲数量(例如，数目)，所述给定持续时间例如一秒、一毫秒、一纳秒等时间周期。脉冲频率可基于从放大器415接收的模拟电压信号的电压而改变(例如，增加或减小)。举例来说，较高模拟电压信号可使脉冲频率增加，而较低模拟电压信号可使脉冲频率减小。因此，振荡器的脉冲频率可提供模拟电压信号的电压的指示，并且因此还可以提供在存储器阵列410的位置所感测的电压的指示。

振荡器425可输出模拟振荡器信号(例如，频率取决于模拟电压信号的一系列脉冲)，所述模拟振荡器信号可提供到计数器430；即，振荡器425可驱动计数器430。计数器430可在给定持续时间中对振荡器信号中的脉冲数量进行计数。计数器430可以是例如8位计数器、9位计数器或某一其它类型的计数器。计数器430可由计数器控制信号435激活以致使计数器430开始在给定持续时间中对模拟振荡器信号的脉冲数量进行计数。可在所述持续时间已过去之后将计数器控制信号435去活，以致使计数器430停止对脉冲数量进行计数。计数器430可基于计数器控制信号435经去活而输出指示在所述持续时间中计数的脉冲数量的数字反馈信号。所述数字反馈信号可指示在存储器阵列410处所感测的电压。在一些情况下，计数器430可在反馈路径440和反馈引脚445上将数字反馈信号提供到PMIC 450。

在一些情况下，数字反馈信号可能比模拟信号对噪声更不敏感，并且因此更可能由PMIC准确接收。举例来说，在不使用反馈组件420的情况下，可使用模拟信号将反馈信息提供到PMIC 450。在此情况下，所述模拟信号可能由于例如寄生条件、自电容和互电容和/或来自存储器裸片上的其它裸片上信号或组件的干扰而在其行进经过存储器裸片时被噪声破坏或失真。此类失真可降低反馈信号的准确性，且对应地可降低PMIC 450的电压调节的准确性。相比之下，即使存在噪声，数字反馈信号也可保持其准确性；例如，数字反馈信号可对裸片上噪声源较不敏感。

在一些情况下，振荡器425可经预先表征以确定输入振荡器电压到输出脉冲频率的映射。在一些情况下，此映射可受半导体工艺变化的影响；例如，所述映射针对不同存储器裸片405上的振荡器可为不同的。在一些情况下，可在用于存储器裸片405的初始测试协议期间，通过(例如)施加某一范围的电压并确定振荡器的输出信号的对应脉冲频率来表征振荡器425。在一些情况下，可在封装、出售和/或在产品内操作存储器裸片405之前完成此映射。

PMIC 450可从计数器430接收数字反馈信号。PMIC 450可使用上述映射将数字反馈信号映射到电压，且确定所述电压是高于还是低于电压阈值，所述电压阈值可例如为与操作存储器阵列相关联的所要电压。PMIC 450可基于所述确定调整供应到存储器裸片405和/或存储器阵列410的电压。举例来说，如果数字反馈信号指示存储器阵列410处的所感测电压高于电压阈值(例如，脉冲数量高于阈值或所需脉冲数量)，那么PMIC 450可减小提供到存储器裸片405和/或存储器阵列410的供应电压。如果数字反馈信号指示存储器阵列410处的所感测电压低于电压阈值(例如，脉冲数量低于阈值或所需脉冲数量)，那么PMIC 450可增加提供到存储器裸片405和/或存储器阵列410的供应电压。

在一些情况下，存储器裸片405可包含可对来自存储器阵列410处的多个位置455的多个所感测电压执行操作的额外电路。此类电路可例如确定多个所感测电压的平均，以使得模拟电压信号提供在存储器阵列410处所感测的平均电压的指示。此电路可例如确定或选择多个所感测电压中的最小电压或最大电压以使得模拟电压信号提供最小或最大所感测电压的指示。以此方式，提供到PMIC 450的数字反馈信号可提供在存储器阵列410的多个位置的操作条件(例如，电压)的指示，进而使PMIC 450能够相应地调整供应电压。

在一些情况下，电路400可包含存储器裸片405上的额外电路，所述电路可使用本文所描述的振荡器425的预先表征映射将由计数器430计数的脉冲数量映射到对应估计电压(例如，在位置处所感测的电压的估计)。在此情况下，替代于脉冲数量的指示或除了脉冲数量的指示外，反馈信号可包含预期电压的指示。

在一些情况下，振荡器425的速度可由存储器裸片405上的额外电路控制或确定，而不是直接由放大器415驱动。在这些情况下，存储器裸片405上的控制器或其它元件可基于所感测电压设定振荡器速度，以使得振荡器的脉冲频率始终或经常足够高以当在合理短时间周期(例如，具有合理少量的延迟)上进行计数时实现频率的准确确定。

在一些情况下，电路400可包含可用以控制对位置处的电压进行感测的持续时间(例如，控制取样时间)的额外电路。在这些情况下，可基于所感测电压的期望特性将取样时间调整为较短或较长，所述期望特性例如是否期望捕获瞬时(或几乎瞬时)电压样本或是否期望捕获时间平均电压。

在一些情况下，电路400可包含可使用例如傅立叶变换将所感测电压分解为频谱谐波(频调)的额外电路。在这些情况下，替代于脉冲数量或除了脉冲数量外，反馈信号可包含例如所感测电压的傅立叶分量。在一些情况下，PMIC 450可使用此频谱信息(傅立叶分量)以基于由反馈信号指示的个别谐波选择性地调整或调谐供应电压。

图5说明支持用于存储器裸片电力管理的感测和调谐的存储器系统的时序图500。时序图500描绘在存储器系统的操作期间随时间t的电路400的例如模拟信号中可见的各种电压V，所述存储器系统例如相对于图1和3描述的存储器系统100、300。

时序图500包含模拟电压信号505的电压(例如，振荡器的输入信号)和振荡器信号510的电压(例如，振荡器的输出信号)。模拟电压信号505可提供到振荡器(例如，振荡器425)，所述振荡器可响应于接收到模拟电压信号505而输出振荡器信号510。

模拟电压信号505可表示在与存储器阵列相关联的较多位置中的一个(例如，在位置455)处所感测的电压。模拟电压信号505可最初表示第一电压，且可在时间t₁减小到第二电压。振荡器信号510可包含一系列脉冲515，其频率可基于模拟电压信号505的电压。

在一些情况下，可在时间t₀通过激活计数器控制信号(例如，计数器控制信号435)而激活计数器(例如，计数器430)，以开始在时间周期(TP)520内对振荡器信号510的脉冲515的数量进行计数。如时序图500中所描绘，振荡器信号510的脉冲频率(例如，每秒或其它持续时间的脉冲515的数量)可基于所感测电压(例如，模拟电压信号505)而改变。举例来说，在第一时间周期520-a期间，计数器可计数四个脉冲。在模拟电压信号505在时间t₁减小之后，振荡器信号510的脉冲频率可减小以使得在第二时间周期520-b上计数的脉冲515的数量可为两个脉冲，这可少于在第一时间周期520-a上计数的脉冲数量。

在一些实例中，计数器可基于上升沿525(例如，从较低电压到较高电压的转变)的数量在时间周期520期间对脉冲515进行计数。即，每一上升沿525可经计数为脉冲515。在一些实例中，计数器可基于下降沿530(例如，从较高电压到较低电压的转变)的数量对脉冲515进行计数。即，每一下降沿530可经计数为脉冲515。在一些情况下，计数器可基于上升沿525和随后的下降沿530的成对的数量而对脉冲515进行计数。即，每一对上升沿525和下降沿530可经计数为脉冲515。

在图5中描绘的实例中，时间周期520-a、520-b可相同(例如，具有相同持续时间、恒定)，无论模拟电压信号505的值如何。在其它实例中，时间周期520可取决于模拟电压信号505的值。大体来说，可存在与选择所述时间周期相关联的折衷：较短时间周期可减少与将数字反馈信号提供到PMIC相关联的时延(因为在所述时间周期期间过去较少时间)，但也可能降低数字反馈信号的准确性(因为在所述时间周期期间可能计数较少脉冲，并且因此降低分辨率或准确性)。相比之下，较长时间周期可增加数字反馈信号的时延，但可增加数字反馈信号的准确性。在一些情况下，当脉冲频率相对高时较短时间周期可为适当的，而当脉冲频率相对低时较长时间周期可为适当的。

在一些情况下，控制器(例如，装置存储器控制器155)可基于与数字反馈信号相关联的准确性阈值确定所述时间周期(并且因此确定何时激活和去活计数器控制信号435)。准确性阈值可基于例如可在某一准确性、错误率或百分比内实现振荡器的脉冲频率确定的最小时间量和/或最小脉冲量。准确性阈值可包含例如脉冲量、错误率、失真量、或某一其它准确性指示。在一些情况下，准确性阈值可称为失真阈值。

在一些情况下，控制器可基于与数字反馈信号相关联的时延阈值确定所述时间周期。时延阈值可基于例如当在存储器阵列处感测电压时与当数字反馈信号传输到例如PMIC时之间的最大时延。时延阈值可包含例如时间量。

在一些情况下，控制器(例如，本地存储器控制器165)可基于模拟电压信号505的值确定所述时间周期(并且因此确定何时激活和去活计数器控制信号435)。举例来说，存储器控制器可基于当前或先前模拟电压信号或者当前或先前数字反馈信号而增加或减小所述时间周期(例如，变为具有较长或较短持续时间)。因此，所述时间周期可以是恒定持续时间，或可基于存储器裸片上的各种操作条件动态地调整所述时间周期。在一些情况下，控制器可部分地基于预期或预测操作条件而不是所感测操作条件来确定所述时间周期。在一些情况下，控制器可从一组预配置时间周期选择时间周期。

在一些情况下，PMIC(例如，PMIC 305、450)可使用映射以基于指示脉冲频率的数字反馈信号确定存储器阵列的位置处的电压是高于还是低于所要电压。在一些情况下，PMIC可基于存储器阵列处的电压是高于还是低于电压阈值的确定而调整(例如，增加或减小)用于存储器装置的供应电压。在一些情况下，PMIC可使用例如逻辑345等逻辑电路确定电压是高于还是低于电压阈值，且可使用例如低压差调节器350、355调整供应电压。

图6示出支持如本文中所描述的用于存储器裸片电力管理的感测和调谐的存储器系统(例如，包含存储器装置和PMIC的存储器系统)或PMIC的控制器605的框图600。控制器605可以是本文所描述的控制器105、155、165、260和/或逻辑345的方面的实例。控制器605可包含反馈管理器610、映射管理器615、确定管理器620和电压调整管理器625。这些模块中的每一个可直接或间接地彼此通信(例如，在一或多个总线上)。

反馈管理器610可在PMIC处接收数字反馈信号，所述数字反馈信号指示在与存储器单元阵列相关联的位置处所感测的电压。存储器单元阵列和所述位置可在同一衬底上；例如，在同一存储器裸片上。在一些情况下，在反馈引脚(例如，反馈引脚330)和反馈路径(例如，反馈路径320)上从存储器装置(例如，存储器装置310)接收数字反馈信号。

映射管理器615可将数字反馈信号映射到对应电压。在一些情况下，映射管理器615可使用一组预定数据将数字反馈信号映射到对应电压，所述预定数据表征对振荡器的输入电压信号(例如，表示感测位置处的电压的对振荡器425的输入)与包含具有脉冲频率的脉冲串的输出振荡器信号(例如，由振荡器425输出的信号)之间的关系。

确定管理器620可确定对应电压是高于还是低于电压阈值。在一些情况下，确定管理器620可通过比较对应电压与电压阈值而确定对应电压是高于还是低于电压阈值。在一些情况下，电压阈值可以是存储器装置可操作的最大可接受电压或最小可接受电压。在一些情况下，电压阈值可以是电压范围；例如，存储器装置可操作的可接受电压的范围。

电压调整管理器625可基于对应电压是高于还是低于电压阈值的确定而调整供应到存储器裸片和/或存储器单元阵列的供应电压。在一些情况下，如果对应电压高于电压阈值，那么电压调整管理器625可减小供应电压。在一些情况下，如果对应电压低于电压阈值，那么电压调整管理器625可增加供应电压。在一些情况下，电压调整管理器可使用一或多个低压差调节器(例如，低压差调节器350、355)、一或多个电力供应器(例如，电力供应器360、365)和/或供应接口(例如，供应接口335)调整供应电压。

图7示出说明支持如本文中所描述的用于存储器裸片电力管理的感测和调谐的方法700的流程图。方法700的操作可由如本文中所描述的存储器装置或其组件(例如，存储器装置的控制器)实施。举例来说，方法700的操作可由参考图1至5所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件执行下文描述的功能。另外或替代地，存储器装置可使用专用硬件执行下文描述的功能的方面。

在705，存储器装置可使用衬底上的第一传感器感测衬底上的存储器阵列的位置处的第一电压。在一些实例中，可使用与存储器阵列的位置(例如，位置455)耦合的导电路径(例如，导电路径475)和电阻器(例如，电阻器460)执行705的操作的方面，如参考图4所描述。在一些实例中，作为感测位置处的电压的方法的部分，存储器装置的存储器控制器可通过激活或断言对应开关控制信号(例如，控制信号465)而激活一或多个开关(例如，开关470)。

在710，存储器装置可基于所感测的第一电压产生指示在所述位置处所感测的第一电压的数字反馈信号。在一些实例中，可由放大器(例如，放大器415)、振荡器(例如，振荡器425)和/或计数器(例如，计数器430)执行710的操作的方面，如参考图4至5所描述。在一些实例中，作为产生数字反馈信号的部分，存储器装置的存储器控制器可使用计数器控制信号(例如，计数器控制信号435)激活或去活计数器以开始使计数器开始或停止在一时间周期内对由振荡器输出的脉冲数量进行计数。

在715，存储器装置可将数字反馈信号传输到PMIC以用于调整供应到存储器阵列的第二电压。在一些实例中，可使用反馈引脚(例如，反馈引脚330、445)和反馈路径(例如，反馈路径320、440)执行715的操作的方面，如参考图3至4所描述。

在一些实例中，如本文中所描述的设备可执行例如方法700的方法。所述设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：通过衬底上的第一传感器感测衬底上的存储器阵列的位置处的第一电压；基于所感测的第一电压产生指示在所述位置处所感测的第一电压的数字反馈信号；以及将数字反馈信号传输到PMIC以用于调整供应到存储器阵列的第二电压。

本文所描述的方法700和设备的一些实例还可包含用于产生指示第一电压的模拟电压信号的操作、特征、构件或指令，其中数字反馈信号是基于所述模拟电压信号而产生。

本文所描述的方法700和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：基于所感测的第一电压而调整由衬底上的振荡器输出的信号的脉冲频率，并确定在一时间周期内由振荡器输出的信号的脉冲数量，其中数字反馈信号是基于所述脉冲数量而产生。

本文所描述的方法700和设备的一些实例还可包含用于基于与数字反馈信号相关联的准确性阈值而确定所述时间周期的操作、特征、构件或指令。

本文所描述的方法700和设备的一些实例还可包含用于基于与数字反馈信号相关联的时延阈值而确定所述时间周期的操作、特征、构件或指令。

本文所描述的方法700和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：将数字反馈信号映射到对应电压；确定所述对应电压是高于还是低于所要电压；以及基于所述确定调整第二电压。

本文所描述的方法700和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：使用衬底上的第二传感器感测在与存储器阵列相关联的第二位置处的第三电压，其中产生数字反馈信号是基于所感测的第一电压和所感测的第三电压。

本文所描述的方法700和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：确定所感测的第一电压和所感测的第三电压的平均值，其中产生数字反馈信号是基于所感测的第一电压和所感测的第三电压的所述平均值。本文所描述的方法700和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：确定所感测的第一电压和所感测的第三电压的最大值或最小值，其中产生数字反馈信号是基于所感测的第一电压和所感测的第三电压的所述最大值或最小值。

图8示出说明支持如本文中所描述的用于存储器裸片电力管理的感测和调谐的方法800的流程图。方法800的操作可由如本文中所描述的PMIC或其组件(例如，PMIC的逻辑电路)实施。举例来说，方法800的操作可由参考图1至5所描述的PMIC执行。在一些实例中，PMIC可执行指令集以控制PMIC的功能元件执行下文描述的功能。另外或替代地，PMIC可使用专用硬件执行下文描述的功能的方面。

在805，PMIC可接收(例如，从存储器装置)指示在与存储器单元阵列相关联的位置处所感测的电压的数字反馈信号，所述存储器单元阵列和所述位置在衬底上。可根据参考图3至6所描述的方法执行805的操作。在一些实例中，805的操作的方面可由参考图6所描述的PMIC反馈管理器执行。

在810，PMIC可将数字反馈信号映射到对应电压。可根据参考图3至6所描述的方法执行810的操作。在一些实例中，810的操作的方面可由参考图6所描述的PMIC映射管理器执行。

在815，PMIC可确定对应电压是高于还是低于阈值电压。可根据参考图3至6所描述的方法执行815的操作。在一些实例中，815的操作的方面可由参考图6所描述的PMIC确定管理器执行。

在820，PMIC可基于所述确定调整提供到存储器单元阵列的供应电压。可根据参考图3至6所描述的方法执行820的操作。在一些实例中，820的操作的方面可由参考图6所描述的PMIC电压调整管理器执行。

在一些实例中，如本文中所描述的设备可执行例如方法800的方法。所述设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：接收指示在与存储器单元阵列相关联的位置处所感测的电压的数字反馈信号，所述存储器单元阵列和所述位置在衬底上；将数字反馈信号映射到对应电压；确定所述对应电压是高于还是低于阈值电压；以及基于所述确定调整提供到存储器单元阵列的供应电压。

在本文所描述的方法800和设备的一些实例中，所述数字反馈信号包括由衬底上的振荡器输出的信号的脉冲数量的指示，且所述数字反馈信号是从衬底上的计数器接收。

在本文所描述的方法800和设备的一些实例中，所述位置在存储器单元阵列内。

描述一种设备。所述设备可包含处理器、与所述处理器电子连通的存储器以及存储在存储器中的指令。所述指令可由所述处理器执行以使所述设备：通过衬底上的第一传感器感测在与衬底上的存储器阵列相关联的位置处的第一电压；基于所感测的第一电压产生指示在所述位置处所感测的第一电压的数字反馈信号；以及将数字反馈信号传输到电力管理集成电路(PMIC)以用于调整供应到存储器阵列的第二电压。

描述另一设备。所述设备可包含：用于通过衬底上的第一传感器感测在与衬底上的存储器阵列相关联的位置处的第一电压的构件；用于基于所感测的第一电压产生指示在所述位置处所感测的第一电压的数字反馈信号的构件；以及用于将数字反馈信号传输到电力管理集成电路(PMIC)以用于调整供应到存储器阵列的第二电压的构件。

描述了一种存储代码的非暂时性计算机可读媒体。所述代码可包含可由处理器执行以进行以下操作的指令：通过衬底上的第一传感器感测在与衬底上的存储器阵列相关联的位置处的第一电压；基于所感测的第一电压产生指示在所述位置处所感测的第一电压的数字反馈信号；以及将数字反馈信号传输到电力管理集成电路(PMIC)以用于调整供应到存储器阵列的第二电压。

本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例还可包含用于产生指示所述第一电压的模拟电压信号的操作、特征、构件或指令，其中所述数字反馈信号可基于模拟电压信号而产生。

本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例还可包含用于以下操作的操作、特征、构件或指令：基于所感测的第一电压调整由衬底上的振荡器输出的信号的脉冲频率；以及确定在一时间周期内由振荡器输出的信号的脉冲数量，其中数字反馈信号可基于所述脉冲数量而产生。

本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例还可包含用于基于与数字反馈信号相关联的准确性阈值确定所述时间周期的操作、特征、构件或指令。

本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例还可包含用于基于与数字反馈信号相关联的时延阈值确定时间周期的操作、特征、构件或指令。

本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例还可包含用于以下操作的操作、特征、构件或指令：将数字反馈信号映射到对应电压；确定所述对应电压是可高于还是低于电压阈值；以及基于所述确定调整第二电压。

本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例还可包含用于使用衬底上的第二传感器感测在与存储器阵列相关联的第二位置处的第三电压的操作、特征、构件或指令，其中产生数字反馈信号可基于所感测的第一电压和所感测的第三电压。

本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例还可包含用于确定所感测的第一电压和所感测的第三电压的平均值的操作、特征、构件或指令，其中产生数字反馈信号可基于所感测的第一电压和所感测的第三电压的所述平均值。

本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例还可包含用于确定所感测的第一电压和所感测的第三电压的最大值或最小值的操作、特征、构件或指令，其中产生数字反馈信号可基于所感测的第一电压和所感测的第三电压的所述最大值或最小值。

描述一种设备。所述设备可包含处理器、与所述处理器电子连通的存储器以及存储在存储器中的指令。所述指令可由所述处理器执行以使所述设备：通过电力管理集成电路(PMIC)接收指示在与存储器单元阵列相关联的位置处所感测的电压的数字反馈信号，所述存储器单元阵列和所述位置在衬底上；将数字反馈信号映射到对应电压；确定所述对应电压是高于还是低于电压阈值；以及基于所述确定调整提供到存储器单元阵列的供应电压。

描述另一设备。所述设备可包含：用于通过电力管理集成电路(PMIC)接收指示在与存储器单元阵列相关联的位置处所感测的电压的数字反馈信号的构件，所述存储器单元阵列和所述位置在衬底上；用于将数字反馈信号映射到对应电压的构件；用于确定所述对应电压是高于还是低于电压阈值的构件；以及用于基于所述确定调整提供到存储器单元阵列的供应电压的构件。

描述了一种存储代码的非暂时性计算机可读媒体。所述代码可包含可由处理器执行以进行以下操作的指令：通过电力管理集成电路(PMIC)接收指示在与存储器单元阵列相关联的位置处所感测的电压的数字反馈信号，所述存储器单元阵列和所述位置在衬底上；将数字反馈信号映射到对应电压；确定所述对应电压是高于还是低于电压阈值；以及基于所述确定调整提供到存储器单元阵列的供应电压。

在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，所述数字反馈信号包含由衬底上的振荡器输出的信号的脉冲数量的指示，且所述数字反馈信号可从衬底上的计数器接收。

在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，所述位置可在存储器单元阵列内。

在一些实例中，所述反馈组件可包含用于经配置以基于模拟信号调整信号的脉冲频率的振荡器以及与振荡器耦合且经配置以在第一时间周期上对信号的脉冲数量进行计数的计数器的操作、特征、构件或指令，其中所述数字反馈信号包含所述脉冲数量的指示。

设备的一些实例可包含电力管理集成电路，所述电力管理集成电路可经配置以接收数字反馈信号且基于数字反馈信号调整提供到存储器单元阵列的供应电压。

一些实例还可包含将所述脉冲数量映射到对应电压，确定所述对应电压是可高于还是低于阈值电压，且其中可基于所述确定调整提供到存储器单元阵列的供应电压。

在一些实例中，所述反馈组件可包含用于与电压传感器耦合且经配置以基于模拟信号提供参考电压的电容器以及与所述电容器和振荡器耦合的放大器的操作、特征、构件或指令，所述放大器经配置以基于由电容器提供的参考电压驱动振荡器。

所述设备的一些实例可包含与存储器单元阵列且与反馈组件耦合的第二传感器，其中所述反馈组件可经配置以从第二传感器接收第二模拟信号且基于第二模拟信号产生数字反馈信号。

一些实例还可包含所述反馈组件的至少一部分可在衬底上。

在一些实例中，电压传感器可在存储器单元阵列内。

应注意，上文所描述的方法描述可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自方法中的两个或多于两个的方面。

可使用多种不同技术和技艺中的任一者来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。

术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些情况下，可例如使用例如开关或晶体管等一或多个中间组件中断所连接组件之间的信号流动一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传送，在闭路关系中，信号能够通过导电路径在组件之间传送。当例如控制器的组件将其它组件耦合在一起时，组件发起允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在断路，那么它们彼此隔离。例如，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文中所使用的术语“层”是指几何结构的分层或薄片。每一层可具有三个维度(例如，高度、宽度和深度)且可覆盖表面的至少一部分。举例来说，层可以是三维结构，其中两个维度大于第三维度，例如薄膜。层可包含不同元件、组件和/或材料。在一些情况下，一个层可由两个或两个以上子层组成。在附图中的一些中，出于说明的目的而描绘三维层的两个维度。然而，所属领域的技术人员将认识到，层在本质上为三维的。

如本文中所使用，术语“电极”可指电导体，且在一些情况下，可用作到存储器单元或存储器阵列的其它组件的电触点。电极可包含迹线、导线、导电线、导电层等，其提供存储器阵列的元件或组件之间的导电路径。

如本文中所使用，术语“短接”是指其中在组件之间经由激活所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。例如，短接到第二组件的第一组件可在这两个组件之间的开关关闭时与第二组件交换信号。因此，短接可以是实现电子连通的组件(或线路)之间的电荷流动的动态操作。

本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含(但不限于)磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂手段来执行掺杂。

本文所论述的开关组件或晶体管可表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料，例如金属，连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如简并)半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分隔开。如果沟道是n型(即，大多数载流子是信号)，那么FET可称为n型FET。如果沟道是p型(即，大多数载流子是空穴)，那么FET可称为p型FET。沟道可被绝缘栅极氧化物端封。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“去活”。

本文结合附图阐述的实施方式描述实例配置，且并不表示可实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含特定细节，以便提供对所描述技术的理解。然而，可在没有这些具特定细节的情况下实践这些技术。在一些例子中，以框图的形式展示众所周知的结构和装置以免混淆所描述实例的概念。

在附图中，类似组件或特征可具有相同的参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。如果在说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中之任一者。

可使用多种不同技术和技艺中的任一者来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本文中的公开内容所描述的各种说明性块、组件和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它此类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软体实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体发射。其它实例和实施方案在本发明和所附权利要求书的范围内。举例来说，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。并且，如本文中所使用，短语“基于”不应被理解为提及一组封闭条件。举例来说，在不脱离本发明的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可以包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、压缩光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文所使用，磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常以磁性方式复制数据，而光盘使用激光以光学方式复制数据。以上各者的组合也包含在计算机可读媒体的范围内。

提供本文中的描述使得所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将易于了解对本发明的各种修改，且本文中界定的一般原理可应用于其它变体而不脱离本发明的范围。因此，本发明不限于本文所述的实例和设计，而是被赋予与本文所揭示的原理和新颖特征一致的最宽范围。

Claims

1.一种操作存储器设备的方法，其包括：

通过存储器裸片上的第一传感器感测在与所述存储器裸片上的存储器阵列相关联的位置处的第一电压；

通过所述存储器裸片上的反馈组件且至少部分地基于所感测的所述第一电压产生指示在所述位置处所感测的所述第一电压的数字反馈信号；

将所述数字反馈信号从所述反馈组件传输到所述存储器裸片的引脚；

将所述数字反馈信号从所述存储器裸片的所述引脚传输到电力管理集成电路PMIC以用于调整供应到所述存储器阵列的第二电压；以及

至少部分地基于所述数字反馈信号与电压阈值的比较来调整所述第二电压。

2.根据权利要求1所述的方法，其进一步包括：

产生指示所述第一电压的模拟电压信号，其中所述数字反馈信号是至少部分地基于所述模拟电压信号而产生。

3.根据权利要求1所述的方法，其进一步包括：

至少部分地基于所感测的所述第一电压调整由所述存储器裸片上的振荡器输出的信号的脉冲频率；以及

确定在一时间周期内由所述振荡器输出的所述信号的脉冲数量，其中所述数字反馈信号是至少部分地基于所述脉冲数量而产生。

4.根据权利要求3所述的方法，其进一步包括：

至少部分地基于与所述数字反馈信号相关联的准确性阈值确定所述时间周期。

5.根据权利要求3所述的方法，其进一步包括：

至少部分地基于与所述数字反馈信号相关联的时延阈值确定所述时间周期。

6.根据权利要求1所述的方法，其中调整所述第二电压进一步包括：

将所述数字反馈信号映射到对应电压；

确定所述对应电压是高于还是低于所述电压阈值；以及

至少部分地基于所述确定调整所述第二电压。

7.根据权利要求1所述的方法，其进一步包括：

使用所述存储器裸片上的第二传感器感测在与所述存储器阵列相关联的第二位置处的第三电压，其中产生所述数字反馈信号是至少部分地基于所感测的所述第一电压和所感测的所述第三电压。

8.根据权利要求7所述的方法，其进一步包括：

确定所感测的所述第一电压和所感测的所述第三电压的平均值，其中产生所述数字反馈信号是至少部分地基于所感测的所述第一电压和所感测的所述第三电压的所述平均值。

9.根据权利要求7所述的方法，其进一步包括：

确定所感测的所述第一电压和所感测的所述第三电压的最大值或最小值，其中产生所述数字反馈信号是至少部分地基于所感测的所述第一电压和所感测的所述第三电压的所述最大值或所述最小值。

10.一种存储器设备，其包括：

存储器裸片上的存储器单元阵列；

所述存储器裸片的引脚；

电压传感器，其在所述存储器裸片上位于与所述存储器单元阵列相关联的位置处；以及

所述存储器裸片上的反馈组件，所述反馈组件与所述引脚和所述电压传感器耦合且经配置以：

从所述电压传感器接收模拟信号；

至少部分地基于所述模拟信号产生数字反馈信号；以及

将所述数字反馈信号传输到所述引脚；

其中所述存储器设备经配置以：

将所述数字反馈信号从所述存储器裸片的所述引脚传输到电力管理集成电路，所述电力管理集成电路经配置以将供应电压提供到所述存储器单元阵列且至少部分地基于所述数字反馈信号调整提供到所述存储器单元阵列的所述供应电压。

11.根据权利要求10所述的存储器设备，其中所述反馈组件包括：

振荡器，其经配置以基于所述模拟信号调整信号的脉冲频率；以及

计数器，其与所述振荡器耦合且经配置以对在第一时间周期内所述信号的脉冲数量进行计数，其中所述数字反馈信号包括所述脉冲数量的指示。

12.根据权利要求11所述的存储器设备，其进一步包括：

经配置以接收所述数字反馈信号的所述电力管理集成电路。

13.根据权利要求12所述的存储器设备，其中所述电力管理集成电路经配置以：

将所述脉冲数量映射到对应电压；以及

确定所述对应电压是高于还是低于阈值电压；

其中至少部分地基于所述确定而调整提供到所述存储器单元阵列的所述供应电压。

14.根据权利要求11所述的存储器设备，其中所述反馈组件包括：

电容器，其与所述电压传感器耦合且经配置以至少部分地基于所述模拟信号提供参考电压；以及

放大器，其与所述电容器和所述振荡器耦合，所述放大器经配置以至少部分地基于由所述电容器提供的所述参考电压驱动所述振荡器。

15.根据权利要求10所述的存储器设备，其进一步包括：

所述存储器裸片上的第二传感器，所述第二传感器与所述存储器单元阵列和所述反馈组件耦合，其中所述反馈组件经配置以从所述第二传感器接收第二模拟信号且至少部分地基于所述第二模拟信号产生所述数字反馈信号。

16.根据权利要求10所述的存储器设备，其中所述电压传感器在所述存储器单元阵列内。

17.一种操作存储器设备的方法，其包括：

通过电力管理集成电路PMIC接收指示在与存储器单元阵列相关联的位置处所感测的电压的数字反馈信号，所述存储器单元阵列和所述位置在衬底上；

将所述数字反馈信号映射到对应电压；

确定所述对应电压是高于还是低于电压阈值；以及

至少部分地基于所述确定调整提供到所述存储器单元阵列的供应电压。

18.根据权利要求17所述的方法，其中所述数字反馈信号包括由所述衬底上的振荡器输出的信号的脉冲数量的指示，且所述数字反馈信号是从所述衬底上的计数器接收。

19.根据权利要求17所述的方法，其中所述位置在所述存储器单元阵列内。