CN111179825A - 显示装置的电压调整模块、电压调整方法和显示装置 - Google Patents

Abstract

本发明实施例公开了一种显示装置的电压调整模块、电压调整方法和显示装置。显示装置的电压调整模块包括电压侦测单元和电压校准单元；所述显示装置包括多级移位寄存器；所述电压侦测单元包括控制端、输入端和输出端，所述电压侦测单元的控制端接入控制信号，所述电压侦测单元的输入端与至少一级所述移位寄存器的电路节点电连接；所述电压侦测单元的输出端与所述电压校准单元的输入端电连接；所述电压校准单元用于根据侦测到的所述移位寄存器的电路节点的电压，调整输入至所述移位寄存器的电源信号，以使所述移位寄存器输出的电压满足预设电压范围。本发明实施例提升了显示面板的显示品质，避免显示面板出现闪点或闪屏的现象。

Description

显示装置的电压调整模块、电压调整方法和显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种显示装置的电压调整模块、电压调整方法和显示装置。

背景技术

随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。尤其是显示面板的显示画质，始终是消费者和面板生产厂商对显示面板的品质衡量的重要指标之一。

有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板具有发光亮度高、体积轻薄、响应速度快，而且易于实现彩色显示和大屏幕显示等优点，具有广阔的应用前景。然而，现有的显示面板容易出现闪点或闪屏等显示异常的现象，影响了用户的体验。

发明内容

本发明实施例提供一种显示装置的电压调整模块、电压调整方法和显示装置，以提升显示面板的显示品质，避免显示面板出现闪点或闪屏的现象。

为实现上述技术目的，本发明实施例提供了如下技术方案：

一种显示装置的电压调整模块，包括：电压侦测单元和电压校准单元；

所述显示装置包括多级移位寄存器；所述电压侦测单元包括控制端、输入端和输出端，所述电压侦测单元的控制端接入控制信号，所述电压侦测单元的输入端与至少一级所述移位寄存器的电路节点电连接，所述电压侦测单元的输出端与所述电压校准单元的输入端电连接；

所述电压校准单元用于根据侦测到的所述移位寄存器的电路节点的电压，调整输入至所述移位寄存器的电源信号，以使所述移位寄存器输出的电压满足预设电压范围。

从上述技术方案可以看出，本发明实施例通过提供一种电压调整模块，电压调整模块包括电压侦测单元和电压校准单元，电压侦测单元的输入端与至少一级移位寄存器的电路节点电连接，电压侦测单元的输出端与电压校准单元的输入端电连接，实现了对显示装置中移位寄存器的电路节点的电压侦测，并对移位寄存器的电源信号进行校准，补偿了薄膜晶体管的漏电流漂移，提升了移位寄存器的驱动稳定性，有利于实现对发光元件的稳定控制，从而改善了显示面板容易出现的闪点或闪屏等异常现象的问题。

进一步地，所述电压侦测单元包括薄膜晶体管，所述薄膜晶体管的控制端作为所述电压侦测单元的控制端，所述薄膜晶体管的第一端作为所述电压侦测单元的输入端，所述薄膜晶体管的第二端作为所述电压侦测单元的输出端。其中，扫描驱动电路通常集成在显示面板上，扫描驱动电路中的薄膜晶体管可以与像素电路中的薄膜晶体管在同一工艺步骤中制作而成，以有利于降低成本。本发明实施例设置电压侦测单元包括薄膜晶体管，该薄膜晶体管可以与扫描驱动电路中的薄膜晶体管在同一工艺中制作而成，从而有利于降低制作成本。

进一步地，所述电压侦测单元的输入端与最后一级所述移位寄存器的电路节点电连接。移位寄存器输出的异常信号会进行逐级传递，最后一级移位寄存器能够体现整个扫描驱动电路的异常情况，也就是说，最后一级移位寄存器是对前级移位寄存器中薄膜晶体管的漏电流的积累，具备代表性。因此，本发明实施例对最后一级移位寄存器的电路节点进行侦测，能够更加准确地侦测扫描驱动电路是否输出异常，提升了电压校准的准确性。另外，本发明实施例只需要在最后一级移位寄存器处设置连接线，简化了显示面板中信号线的布设，以及电压校准单元只需要将最后一级移位寄存器的电路节点的电压与预设电压范围进行比较，从而简化了电压校准单元的控制逻辑。

进一步地，所述移位寄存器的电路节点包括输入节点、输出节点和下拉控制节点中的至少一种。优选地，电路节点为下拉控制节点。本发明实施例设置电压侦测单元与下拉控制节点电连接，能够侦测出上级移位寄存器中薄膜晶体管的漏电流对输出信号的影响。另外，下拉控制节点用于控制下拉薄膜晶体管的导通和截止。因此，本发明实施例设置电压侦测单元与下拉控制节点电连接，通过调节电源信号的大小，确保下拉控制节点的电压在预设电压范围内，从而能够确保下拉薄膜晶体管能够稳定地打开或者稳定地关闭，从而增强了电压调整模块确定的电源信号的电压的准确性。

进一步地，所述多级移位寄存器构成发光控制电路；所述电源信号为高电平信号。经发明人研究发现，发光控制电路中的薄膜晶体管的漏电流对显示面板的显示质量具有较大的影响。且发光控制电路的高电平电源信号可以用来弥补发光控制电路中的薄膜晶体管的漏电流，因此，本发明实施例对发光控制电路中的高电平信号进行侦测和校准，以较好地弥补发光控制电路中的薄膜晶体管的漏电流，进一步提升了发光控制电路的驱动稳定性，从而提升了显示面板的显示品质。

相应地，本发明还提供了一种显示装置，包括：如本发明任意实施例所述的电压调整模块。

进一步地，所述显示装置还包括显示面板，多级所述移位寄存器和所述电压侦测单元设置于所述显示面板上；所述电压侦测单元包括薄膜晶体管，所述薄膜晶体管的第一端与至少一级所述移位寄存器的电路节点电连接；

驱动芯片，所述驱动芯片邦定于所述显示面板上，所述电压校准单元集成于所述驱动芯片内；所述显示面板还包括电压侦测信号线和控制信号线，所述电压侦测信号线的一端与所述薄膜晶体管的第二端电连接，所述电压侦测信号线的另一端与所述驱动芯片电连接；所述控制信号线的一端与所述薄膜晶体管的控制端电连接，所述控制信号线的另一端与所述驱动芯片电连接。

相应地，本发明还提供了一种显示装置的电压调整方法。显示装置包括多级移位寄存器和电压侦测单元；所述电压侦测单元包括控制端、输入端和输出端，所述电压侦测单元的控制端接入控制信号，所述电压侦测单元的输入端与至少一级所述移位寄存器的电路节点电连接；所述电压侦测单元的输出端与电压校准单元电连接；

该显示装置的电压调整方法包括：

所述电压校准单元控制所述电压侦测单元导通，侦测至少一级所述移位寄存器的电路节点的电压；

所述电压校准单元比较所述电路节点的电压和预设电压范围的大小，若所述电路节点的电压位于所述预设电压范围之外，则调整输入至所述移位寄存器的电源信号，以使所述移位寄存器输出的电压满足所述预设电压范围。

进一步地，若所述电路节点的电压位于所述预设电压范围之内，则确定当前移位寄存器的电源信号为设定电源信号。

进一步地，在确定当前移位寄存器的电源信号为设定电源信号之后，还包括：

将所述设定电源信号烧录至驱动芯片；

对显示面板进行良率监测。

本发明实施例通过提供一种电压调整模块，电压调整模块包括电压侦测单元和电压校准单元，电压侦测单元的输入端与至少一级移位寄存器的电路节点电连接，电压侦测单元的输出端与电压校准单元的输入端电连接，实现了对显示装置中移位寄存器的电路节点的电压侦测，并对移位寄存器的电源信号进行校准，补偿了薄膜晶体管的漏电流漂移，提升了移位寄存器的驱动稳定性，有利于实现对发光元件的稳定控制，从而改善了显示面板容易出现的闪点或闪屏等异常现象的问题。

附图说明

图1为现有的一种显示装置的结构示意图；

图2为本发明实施例提供的一种薄膜晶体管的漏电流和电源信号的对应关系的曲线示意图；

图3为本发明实施例提供的一种显示装置的电压调整模块与显示装置连接的示意图；

图4为本发明实施例提供的另一种电压调整模块与显示装置连接的示意图；

图5为本发明实施例提供的又一种电压调整模块与显示装置连接的示意图；

图6为本发明实施例提供的一种移位寄存器的电路示意图；

图7为本发明实施例提供的一种移位寄存器的驱动方法的时序图；

图8为本发明实施例提供的一种显示装置的结构示意图；

图9为本发明实施例提供的一种显示装置的电压调整方法的流程示意图；

图10为本发明实施例提供的另一种显示装置的电压调整方法的流程示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，现有的显示面板会出现闪点或闪屏等显示异常的现象。发明人对该技术问题进行研究发现，显示面板的显示画面与扫描驱动电路的控制信号的电压相关，具体分析如下。

图1为现有的一种显示装置的结构示意图。参见图1，显示装置包括时序控制器110、数据驱动器120、扫描驱动电路(包括栅极驱动电路130和发光控制电路140)和像素150(包括发光元件和像素电路)等。其中，时序控制器110用于向数据驱动器120、栅极驱动电路130和发光控制电路140提供控制信号。栅极驱动电路130通过扫描线160与像素电路电连接，发光控制电路140通过发光控制线170与像素电路电连接，数据驱动器120通过数据线180与像素电路电连接，以控制像素电路逐行工作，继而驱动发光元件逐行发光。这样，当扫描驱动电路(包括栅极驱动电路130和发光控制电路140)输出信号异常时，会导致发光元件的发光异常。

进一步地，扫描驱动电路的控制信号包括脉冲信号和电源信号(包括第一电源信号和第二电源信号)，脉冲信号在高电平和低电平之间交替变化，第一电源信号和第二电源信号分别保持恒定的高电平和低电平。扫描驱动电路包括级联连接的移位寄存器，移位寄存器包括薄膜晶体管和电容。移位寄存器能够在脉冲信号和电源信号的控制下，将输入的脉冲信号移位输出，从而控制像素150逐行发光。

然而，现有的OLED显示面板的工艺不稳定，不同批次的显示面板中的薄膜晶体管的特性差异较大，漏电流的差异较大，产生漂移。图2为本发明实施例提供的一种薄膜晶体管的漏电流和电源信号的对应关系的曲线示意图。参见图2，示例性地，电源信号为高电平VGH，随着薄膜晶体管的漏电流Ioff的增大，需要提供较低的VGH。当薄膜晶体管的漏电流为i1时，对应电源信号的电压为v1，能够确保移位寄存器正常工作；当薄膜晶体管的漏电流大于i1时，对应电源信号的电压小于v1；当薄膜晶体管的漏电流小于i1时，对应电源信号的电压大于v1。在现有技术中，不同批次的显示面板的电源信号(包括第一电源信号和第二电源信号)均设定为固定值，当扫描驱动电路的电源信号的电压与薄膜晶体管的漏电流不匹配时，会导致移位寄存器的工作异常，从而导致发光元件显示异常，显示面板出现闪点或闪屏等异常现象。

有鉴于此，本发明实施例提供了一种显示装置的电压调整模块。该电压调整模块可以是与显示装置独立的电路结构，仅用于在模组检测阶段，对显示装置的移位寄存器的电源信号进行校准；该电压调整模块还可以是集成在显示装置中，用于在显示面板的使用过程中，实时对移位寄存器的电源信号进行校准。

图3为本发明实施例提供的一种显示装置的电压调整模块与显示装置连接的示意图。参见图3，电压校准单元32包括电压侦测单元31和电压校准单元32。显示装置20包括多级移位寄存器21；电压侦测单元31包括控制端31A、输入端31B和输出端31C，电压侦测单元31的控制端31A接入控制信号(图3中示例性地，电压侦测单元31的控制端31A接入的控制信号由电压校准单元32的控制信号端32A提供，即电压校准单元32控制电压侦测单元31的导通和关闭)，电压侦测单元31的输入端31B与至少一级移位寄存器21的电路节点电连接，电压侦测单元31的输出端31C与电压校准单元32的输入端32B电连接；电压校准单元32用于根据侦测到的移位寄存器21的电路节点的电压，调整输入至移位寄存器21的电源信号，以使移位寄存器21输出的电压满足预设电压范围。

其中，多级移位寄存器21可以构成栅极驱动电路230，多级移位寄存器21可以构成发光控制电路240。移位寄存器21的电路节点根据作用不同，可以划分为输入节点、输出节点和控制节点。其中，输入节点是指移位寄存器21的输入端，输出节点是指移位寄存器21的输出端，控制节点是指移位寄存器21中起到控制作用的节点，具体是指移位寄存器21中与薄膜晶体管的栅极连接的节点。在移位寄存器21中，电源信号经薄膜晶体管后输出至移位寄存器21的输出端，因此，输出节点的电压能够体现薄膜晶体管的漏电流情况。由于多级移位寄存器21的连接方式为级联连接，下一级移位寄存器21的输入端与上一级移位寄存器21的输出端电连接，因此，下一级移位寄存器21的输入节点和控制节点也能够体现薄膜晶体管的漏电流情况。电压侦测单元31用于根据电压校准单元32的控制，将其输入端31B和输出端31C导通，从而将移位寄存器21的电路节点的电压输出至电压校准单元32。

示例性地，电压校准单元32的工作过程为，在模组检测阶段，电压校准单元32控制电压侦测单元31导通，侦测至少一级移位寄存器21的电路节点的电压；电压校准单元32比较电路节点的电压和预设电压范围的大小，若电路节点的电压位于预设电压范围之外，则调整输入至移位寄存器21的电源信号，以使移位寄存器21输出的电压满足预设电压范围。其中，预设电压范围是指能够满足移位寄存器21正常工作的电路节点的电压范围，该电压范围例如可以通过试验得到。

本发明实施例通过提供一种电压调整模块30，电压调整模块30包括电压侦测单元31和电压校准单元32，电压侦测单元31的输入端31B与至少一级移位寄存器21的电路节点电连接，电压侦测单元31的输出端31C与电压校准单元32的输入端32B电连接，实现了对显示装置20中移位寄存器的电路节点的电压侦测，并对移位寄存器的电源信号进行校准，补偿了薄膜晶体管的漏电流漂移，提升了移位寄存器的驱动稳定性，有利于实现对发光元件的稳定控制，从而改善了显示面板容易出现的闪点或闪屏等异常现象的问题。

图4为本发明实施例提供的另一种电压调整模块与显示装置连接的示意图。参见图4，在上述各实施例的基础上，可选地，电压侦测单元31包括晶体管，晶体管的控制端作为电压侦测单元31的控制端，晶体管的第一端作为电压侦测单元31的输入端，晶体管的第二端作为电压侦测单元31的输出端。其中，扫描驱动电路通常集成在显示面板上，扫描驱动电路中的薄膜晶体管可以与像素电路中的薄膜晶体管在同一工艺步骤中制作而成，以有利于降低成本。本发明实施例设置电压侦测单元31包括薄膜晶体管，该薄膜晶体管可以与扫描驱动电路中的薄膜晶体管在同一工艺中制作而成，从而有利于进一步降低显示面板的制作成本。

图5为本发明实施例提供的又一种电压调整模块与显示装置连接的示意图。继续参见图5，在本发明的一种实施方式中，可选地，电压侦测单元31的输入端与最后一级移位寄存器21的电路节点电连接。其中，移位寄存器21的连接方式为级联连接，也就是说，前一级移位寄存器21的输出信号为后一级移位寄存器21的输入信号。当前一级的移位寄存器21的输出信号输出异常时，后一级的移位寄存器21的输出信号随之发生异常。由此可见，移位寄存器21输出的异常信号会进行逐级传递，最后一级移位寄存器21能够体现整个扫描驱动电路的异常情况，也就是说，最后一级移位寄存器21是对前级移位寄存器21中薄膜晶体管的漏电流的积累，具备代表性。因此，本发明实施例对最后一级移位寄存器21的电路节点进行侦测，能够更加准确地侦测扫描驱动电路是否输出异常，提升了电压校准的准确性。另外，本发明实施例只需要在最后一级移位寄存器21处设置连接线，简化了显示面板中信号线的布设，以及电压校准单元32只需要将最后一级移位寄存器21的电路节点的电压与预设电压范围进行比较，从而简化了电压校准单元32的控制逻辑。

需要说明的是，在上述实施例中示例性地示出了电压侦测单元31仅与最后一级移位寄存器21的电路节点的电压进行侦测，并非对本发明的限定。示例性地，在其他实施例中，还可以设置电压侦测单元31与至少两极移位寄存器21的电路节点分别进行侦测，电压校准单元32将至少两个电路节点的电压取平均值后与预设电压范围进行比较，或者电压校准单元32将至少两个电路节点的电压分别与至少两个预设电压范围进行比较，然后确定移位寄存器的电源信号的电压值。

图6为本发明实施例提供的一种移位寄存器的电路示意图。参见图6，在上述各实施例的基础上，可选地，移位寄存器21的电路节点包括输入节点、输出节点和下拉控制节点N1中的至少一种。优选地，电路节点为下拉控制节点N1。其中，输入节点用于输入上级移位寄存器21的输出信号，输出节点用于输出本级移位寄存器21的输出信号，下拉控制节点N1用于控制移位寄存器21中的下拉薄膜晶体管的导通和截止。

如图6所示，示例性地，移位寄存器21包括第一控制单元21A、第二控制单元21B和发光控制单元21C，第一控制单元21A分别与输入信号EIN、第一时钟信号CK1以及第一电源VGL连接，第一控制单元21A的输出端为下拉控制节点N1。第一控制单元21A用于在输入信号EIN、第一时钟信号CK1以及第一电源VGL的作用下在下拉控制节点N1输出第一控制信号。第二控制单元21B分别与下拉控制节点N1、第二时钟信号CK2以及第二电源VGH连接，第二控制单元21B的输出端为上拉控制节点N3。第二控制单元21B用于在下拉控制节点N1、第二时钟信号CK2以及第二电源VGH的作用下在上拉控制节点N3输出第二控制信号。发光控制单元21C分别与下拉控制节点N1、上拉控制节点N3、第一电源VGL以及第二电源VGH连接，第一控制信号和第二控制信号可以输入至发光控制单元21C，发光控制单元21C用于在第一控制信号以及第二控制信号的作用下输出发光控制信号EOUT。多个级联的移位寄存器21构成发光控制电路。

继续参见图6，具体地，第一控制单元21A包括：第一薄膜晶体管M1、第二薄膜晶体管M2和第三薄膜晶体管M3；第二控制单元21B包括：第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6、第七薄膜晶体管M7、第八薄膜晶体管M8和第一电容C1；发光控制单元21C包括：第九薄膜晶体管M9、第十薄膜晶体管M10、第二电容C2以及第三电容C3；电压侦测单元31包括：第十一薄膜晶体管M11。其中，第九薄膜晶体管M9为上拉薄膜晶体管，第九薄膜晶体管M9导通时，移位寄存器21的输出端输出第二电源VGH(高电平信号)；第十薄膜晶体管M10为下拉薄膜晶体管，第十薄膜晶体管M10导通时，移位寄存器21的输出端输出第一电源VGL(低电平信号)。

图7为本发明实施例提供的一种移位寄存器的驱动方法的时序图。参见图7，在本发明的一种实施方式中，可选地，移位寄存器21的工作周期包括六个阶段，分别为第一阶段t1、第二阶段t2、第三阶段t3、第四阶段t4、第五阶段t5和第六阶段t6。

在第一阶段t1：输入信号EIN为低电平，第一时钟信号CK1为低电平，第二时钟信号CK2为高电平。第一薄膜晶体管M1和第三薄膜晶体管M3导通，输入信号EIN通过第一薄膜晶体管M1作用在下拉控制节点N1，使得下拉控制节点N1为低电平，第二薄膜晶体管M2、第八薄膜晶体管M8以及第十薄膜晶体管M10导通。第一时钟信号CK1通过第二薄膜晶体管M2作用在第二节点N2，且第一电源VGL通过第三薄膜晶体管M3作用在第一节点N2，使得第一节点N2的电压为低电平，第四薄膜晶体管M4和第六薄膜晶体管M6导通。由于第二时钟信号CK2的作用，第五薄膜晶体管M5和第七薄膜晶体管M7截止。由于第八薄膜晶体管M8导通，第二电源VGH通过第八薄膜晶体管M8作用在上拉控制节点N3，使得上拉控制节点N3为高电平，第九薄膜晶体管M9截止。这样，在第一阶段t1，由于第九薄膜晶体管M9截止，第十薄膜晶体管M10导通，第一电源VGL可以通过第十薄膜晶体管M10输出，移位寄存器21的发光控制信号EOUT为低电平。控制信号Nscan为高电平，第十一薄膜晶体管M11截止，侦测电压VSEN为低电平。

在第二阶段t2：输入信号EIN为低电平，第一时钟信号CK1为高电平，第二时钟信号CK2为高电平。由于第一时钟信号CK1的作用，第一薄膜晶体管M1和第三薄膜晶体管M3截止。对于下拉控制节点N1而言，由于第三电容C3另一端的第二时钟信号CK2的电压保持不变，因此，下拉控制节点N1将维持第一阶段t1的低电平不变，第二薄膜晶体管M2、第八薄膜晶体管M8和第十薄膜晶体管M10仍处于导通状态。第一时钟信号CK1通过第二薄膜晶体管M2作用在第一节点N2，使得第一节点N2为高电平，第四薄膜晶体管M4和第六薄膜晶体管M6截止。由于第二时钟信号CK2的作用，第五薄膜晶体管M5以及第七薄膜晶体管M7仍截止。由于第八薄膜晶体管M8导通，上拉控制节点N3在第二电源VGH的作用下保持高电平不变，第九薄膜晶体管M9仍截止。这样，在第二阶段t2，由于第九薄膜晶体管M9截止，第十薄膜晶体管M10导通，第一电源VGL可以通过第十薄膜晶体管M10输出，即移位寄存器21的发光控制信号EOUT为低电平。控制信号Nscan为高电平，第十一薄膜晶体管M11截止，侦测电压VSEN为低电平。

在第三阶段t3：输入信号EIN为低电平，第一时钟信号CK1为高电平，第二时钟信号CK2为低电平，再由低电平变为高电平。此时，由于第一时钟信号CK1的作用，第一薄膜晶体管M1和第三薄膜晶体管M3截止。

当第二时钟信号CK2为低电平时，第五薄膜晶体管M5和第七薄膜晶体管M7导通。由于第三电容C3的自举作用，下拉控制节点N1的电压降低，并变为比第二阶段t2的电平更低的低电平，第二薄膜晶体管M2、第八薄膜晶体管M8和第十薄膜晶体管M10导通。第一时钟信号CK1通过第二薄膜晶体管M2作用在第一节点N2，使得第一节点N2仍为高电平，第四薄膜晶体管M4和第六薄膜晶体管M6截止。由于第八薄膜晶体管M8导通，第二电源VGH通过第八薄膜晶体管M8作用在上拉控制节点N3，使得上拉控制节点N3仍为高电平，第九薄膜晶体管M9截止。这样，由于第九薄膜晶体管M9截止，第十薄膜晶体管M10导通，第一电源VGL可以通过第十薄膜晶体管M10输出，即移位寄存器21的发光控制信号EOUT为低电平。

当第二时钟信号CK2由低电平变为高电平时，第五薄膜晶体管M5和第七薄膜晶体管M7截止，此时，由于第三电容C3的自举作用，下拉控制节点N1的电压升高，但仍为低电平，在下拉控制节点N1的作用下，第二薄膜晶体管M2、第八薄膜晶体管M8和第十薄膜晶体管M10仍导通。在第一时钟信号CK1的作用下，第一薄膜晶体管M1和第三薄膜晶体管M3仍处于截止状态，第一时钟信号CK1通过第二薄膜晶体管M2作用在第一节点N2，使得第一节点N2为高电平，第四薄膜晶体管M4和第六薄膜晶体管M6截止。第二电源VGH通过第八薄膜晶体管M8作用在上拉控制节点N3，使得上拉控制节点N3为高电平，第九薄膜晶体管M9仍截止。这样，由于第九薄膜晶体管M9仍截止，第十薄膜晶体管M10仍导通，因此，第一电源VGL可以通过第十薄膜晶体管M10输出，即移位寄存器21的发光控制信号EOUT为低电平。

综上所述，在第三阶段t3，移位寄存器21的发光控制信号EOUT为低电平。控制信号Nscan为高电平，第十一薄膜晶体管M11截止，侦测电压VSEN为低电平。

在第四阶段t4：输入信号EIN为高电平，第一时钟信号CK1为低电平，再由低电平变为高电平，第二时钟信号CK2输出高电平。

当第一时钟信号CK1为低电平时，第一薄膜晶体管M1和第三薄膜晶体管M3导通，输入信号EIN通过第一薄膜晶体管M1作用在下拉控制节点N1，使得下拉控制节点N1为高电平，第二薄膜晶体管M2、第八薄膜晶体管M8和第十薄膜晶体管M10截止。第一电源VGL通过第三薄膜晶体管M3作用在第一节点N2，使得第一节点N2为低电平，第四薄膜晶体管M4和第六薄膜晶体管M6导通。由于第二时钟信号CK2的作用，第五薄膜晶体管M5和第七薄膜晶体管M7截止。由于第八薄膜晶体管M8截止，在第二电容C2的存储作用下，上拉控制节点N3保持第三阶段t3的高电平不变，第九薄膜晶体管M9截止。这样，由于第九薄膜晶体管M9和第十薄膜晶体管M10均截止，因此，发光控制信号EOUT保持第三阶段t3的低电平不变。

当第一时钟信号CK1为高电平时，第一薄膜晶体管M1和第三薄膜晶体管M3截止，下拉控制节点N1将保持高电平不变，第一节点N2将保持低电平不变，上拉控制节点N3将保持高电平不变，此时，第二薄膜晶体管M2、第八薄膜晶体管M8和第十薄膜晶体管M10仍截止，第四薄膜晶体管M4和第六薄膜晶体管M6仍导通，第九薄膜晶体管M9仍截止。由于第二时钟信号CK2的作用，第五薄膜晶体管M5和第七薄膜晶体管M7截止。这样，由于第九薄膜晶体管M9和第十薄膜晶体管M10均截止，发光控制信号EOUT保持第三阶段t3的低电平不变。

综上所述，在第四阶段t4，移位寄存器21的发光控制信号EOUT为低电平。控制信号Nscan为高电平，第十一薄膜晶体管M11截止，侦测电压VSEN为低电平。

在第五阶段t5：输入信号EIN为高电平，第一时钟信号CK1为高电平，由高电平变为低电平，再由低电平变为高电平，第二时钟信号CK2为低电平，由低电平变为高电平，由高电平变为低电平，再由低电平变为高电平。

当第一时钟信号CK1为高电平，且第二时钟信号CK2为低电平时，第一薄膜晶体管M1和第三薄膜晶体管M3截止，第五薄膜晶体管M5和第七薄膜晶体管M7导通。由于第一电容C1的自举作用，第一节点N2的电压降低，变为比第四阶段t4的电平更低的低电平，第四薄膜晶体管M4和第六薄膜晶体管M6导通。由于第六薄膜晶体管M6和第七薄膜晶体管M7均导通，第二时钟信号CK2可以通过第六薄膜晶体管M6和第七薄膜晶体管M7作用在上拉控制节点N3，使得上拉控制节点N3为低电平，第九薄膜晶体管M9导通。同时，由于第四薄膜晶体管M4和第五薄膜晶体管M5导通，第二电源VGH通过第四薄膜晶体管M4和第五薄膜晶体管M5作用在下拉控制节点N1，使得下拉控制节点N1为高电平，第二薄膜晶体管M2、第八薄膜晶体管M8和第十薄膜晶体管M10截止。由于第九薄膜晶体管M9导通，第十薄膜晶体管M10截止，因此，第二电源VGH可以通过第九薄膜晶体管M9输出，即移位寄存器21的发光控制信号EOUT为高电平。

当第二时钟信号CK2由低电平变为高电平，且第一时钟信号CK1仍为高电平时，根据上述第四阶段t4的描述，下拉控制节点N1仍保持高电平不变，上拉控制节点N3仍保持低电平不变。

当第一时钟信号CK1由高电平变为低电平，且第二时钟信号CK2仍为高电平时，基于上述第四阶段t4的描述，下拉控制节点N1仍保持高电平不变，上拉控制节点N3仍保持低电平不变。

同理，当第一时钟信号CK1由低电平变为高电平，第二时钟信号CK2由高电平变为低电平，再由低电平变为高电平时，下拉控制节点N1仍保持高电平不变，上拉控制节点N3仍保持低电平不变。

综上，在第五阶段t5，第一时钟信号CK1的电平和第二时钟信号CK2的电平均发生变化时，下拉控制节点N1将保持高电平不变，上拉控制节点N3将保持低电平不变，因此，第九薄膜晶体管M9导通，第十薄膜晶体管M10截止，第二电源VGH可以通过第九薄膜晶体管M9输出，即移位寄存器21的发光控制信号EOUT为高电平。控制信号Nscan为低电平，第十一薄膜晶体管M11导通，侦测电压VSEN为高电平。

在第六阶段t6：输入信号EIN为低电平，第一时钟信号CK1为低电平，第二时钟信号CK2为高电平。移位寄存器21的工作原理可以参见第一阶段t1的描述，这里不再重复说明。在第六阶段t6，移位寄存器21的发光控制信号EOUT为低电平。控制信号Nscan为高电平，第十一薄膜晶体管M11截止，侦测电压VSEN为低电平。

由上述分析可知，输入信号EIN通过第一薄膜晶体管M1作用在下拉控制节点N1，因此，输入信号EIN的电压大小决定了下拉控制节点N1的电压大小。因此，本发明实施例设置电压侦测单元31与下拉控制节点N1电连接，能够侦测出上级移位寄存器21中薄膜晶体管的漏电流对输出信号EOUT的影响。另外，下拉控制节点N1用于控制下拉薄膜晶体管的导通和截止。因此，本发明实施例设置电压侦测单元31与下拉控制节点N1电连接，通过调节电源信号的大小，确保下拉控制节点N1的电压在预设电压范围内，从而能够确保下拉薄膜晶体管能够稳定地打开或者稳定地关闭，从而增强了电压校准单元32确定的电源信号的电压的准确性。

需要说明的是，在上述实施例中，示例性地示出了在下拉控制节点N1为高电平时，控制信号Nscan控制第十一薄膜晶体管M11导通，并非对本发明的限定。在其他实施例中，还可以根据需要设定第十一薄膜晶体管M11的导通时机，例如，在下拉控制节点N1为低电平时，控制信号Nscan控制第十一薄膜晶体管M11导通，以侦测下拉控制节点N1的低电平。

在上述各实施例的基础上，可选地，多级移位寄存器21构成发光控制电路，电源信号为高电平信号。其中，发光控制电路通过发光控制信号线控制像素电路，从而控制发光元件的发光时间。经发明人研究发现，发光控制电路中的薄膜晶体管的漏电流对显示面板的显示质量具有较大的影响。且发光控制电路的高电平电源信号可以用来弥补发光控制电路中的薄膜晶体管的漏电流，因此，本发明实施例对发光控制电路中的高电平信号进行侦测和校准，以较好地弥补发光控制电路中的薄膜晶体管的漏电流，进一步提升了发光控制电路的驱动稳定性，从而提升了显示面板的显示品质。

本发明实施例还提供了一种显示装置，该显示装置例如可以是手机、平板电脑、电脑、家用电器显示屏、可穿戴设备、汽车应用显示屏和VR/AR等。图8为本发明实施例提供的一种显示装置的结构示意图。参见图8，该显示装置20包括如本发明任意实施例所提供的电压校准单元32，其技术原理和产生的效果类似，这里不再赘述。

继续参见图8，在上述各实施例的基础上，可选地，显示装置20还包括：显示面板20A和驱动芯片20B。多级移位寄存器21和电压侦测单元31设置于显示面板20A上；电压侦测单元31包括薄膜晶体管，薄膜晶体管的第一端与至少一级移位寄存器21的电路节点电连接。驱动芯片20B邦定于显示面板20A上，电压校准单元32集成于驱动芯片20B内；显示面板20A还包括电压侦测信号线23和控制信号线24，电压侦测信号线23的一端与薄膜晶体管的第二端电连接，电压侦测信号线23的另一端与驱动芯片20B电连接；控制信号线24的一端与薄膜晶体管的控制端电连接，控制信号线24的另一端与驱动芯片20B电连接。其中，电压校准单元32可以采用软件和/或硬件的方式实现，本发明实施例不做限定。

本发明实施例设置移位寄存器21和电压侦测单元31集成在显示面板20A上，移位寄存器21和电压侦测单元31中的薄膜晶体管可以与像素电路中的薄膜晶体管在同一工艺步骤中制作而成，以有利于降低成本。

本发明实施例还提供了一种显示装置的电压调整方法，该显示装置可以是本发明任意实施例所提供的显示装置，该电压调整方法可以由电压调整模块执行，该电压调整方法可应用于显示装置的模组工艺阶段，还可以应用于显示装置的正常显示阶段。图9为本发明实施例提供的一种显示装置的电压调整方法的流程示意图。参见图9，该显示装置的电压调整方法包括以下步骤：

S110、电压校准单元控制电压侦测单元导通，侦测至少一级移位寄存器的电路节点的电压。

S120、电压校准单元比较电路节点的电压是否位于预设电压范围内。

S130、若电路节点的电压位于预设电压范围之外，则调整输入至移位寄存器的电源信号，以使移位寄存器输出的电压满足预设电压范围。

S140、若电路节点的电压位于预设电压范围之内，则确定当前移位寄存器的电源信号为设定电源信号。

本发明实施例采用电压调整模块比较电路节点的电压和预设电压范围的大小，若电路节点的电压位于预设电压范围之外，则调整输入至移位寄存器的电源信号，以使移位寄存器输出的电压满足预设电压范围，实现了对显示装置中移位寄存器的电路节点的电压侦测，并对移位寄存器的电源信号进行校准，补偿了薄膜晶体管的漏电流漂移，提升了移位寄存器的驱动稳定性，有利于实现对发光元件的稳定控制，从而改善了显示面板出现的闪点或闪屏等异常现象的问题。

图10为本发明实施例提供的另一种显示装置的电压调整方法的流程示意图。参见图10，在本发明的一种实施方式中，可选地，该电压调整方法应用于显示装置的模组工艺阶段，此时，电压调整模块的电压校准单元可以是显示装置以外的电路模块，在后续工艺中，显示装置不包括该电压调整模块的电压校准单元。以及，电压调整模块的电压侦测单元可以集成在显示面板上，在后续工艺中，电压侦测单元保留在显示面板上；或者电压调整模块的电压侦测单元可以是显示装置以外的电路模块，在后续工艺中，显示装置不包括该电压调整模块的电压侦测单元。

该显示装置的电压调整方法包括以下步骤：

S210、电压校准单元控制电压侦测单元导通，侦测至少一级移位寄存器的电路节点的电压。

S220、电压校准单元比较电路节点的电压是否位于预设电压范围内。

S230、若电路节点的电压位于预设电压范围之外，则调整输入至移位寄存器的电源信号，以使移位寄存器输出的电压满足预设电压范围。

S240、若电路节点的电压位于预设电压范围之内，则确定当前移位寄存器的电源信号为设定电源信号。

S250、将设定电源信号烧录至驱动芯片。

其中，烧录至驱动芯片的电源信号为固定电源信号，在显示装置正常显示过程中，该电源信号的电压不再变化。与现有技术相比，本发明实施例无需对驱动芯片进行多次烧录电源信号，有利于降低生产成本。以及，本发明实施例可以实现针对每个显示面板分别进行电路节点的侦测和校准，能够确保每个显示面板中的移位寄存器的驱动稳定性，避免了不同批次和同一批次中不同显示面板的薄膜晶体管的漏电流偏移不同带来的显示差异。

S260、对显示面板进行良率监测。

其中，在S250之后，对显示面板进行良率监测，有利于提升显示面板出厂的良率。本发明实施例针对每一显示面板进行电压校准，能够确保每个显示面板中的移位寄存器的驱动稳定性，从而提升了显示面板出厂的良率。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种显示装置的电压调整模块，其特征在于，包括电压侦测单元和电压校准单元；

所述显示装置包括多级移位寄存器；

所述电压侦测单元包括控制端、输入端和输出端，所述电压侦测单元的控制端接入控制信号，所述电压侦测单元的输入端与至少一级所述移位寄存器的电路节点电连接，所述电压侦测单元的输出端与所述电压校准单元的输入端电连接；

所述电压校准单元用于根据侦测到的所述移位寄存器的电路节点的电压，调整输入至所述移位寄存器的电源信号，以使所述移位寄存器输出的电压满足预设电压范围。

2.根据权利要求1所述的显示装置的电压调整模块，其特征在于，所述电压侦测单元包括薄膜晶体管，所述薄膜晶体管的控制端作为所述电压侦测单元的控制端，所述薄膜晶体管的第一端作为所述电压侦测单元的输入端，所述薄膜晶体管的第二端作为所述电压侦测单元的输出端。

3.根据权利要求1所述的显示装置的电压调整模块，其特征在于，所述电压侦测单元的输入端与最后一级所述移位寄存器的电路节点电连接。

4.根据权利要求1所述的显示装置的电压调整模块，其特征在于，所述移位寄存器的电路节点包括输入节点、输出节点和下拉控制节点中的至少一种。

5.根据权利要求1所述的显示装置的电压调整模块，其特征在于，所述多级移位寄存器构成发光控制电路；所述电源信号为高电平信号。

6.一种显示装置，其特征在于，包括：如权利要求1～5任一项所述的电压调整模块。

7.根据权利要求6所述的显示装置，其特征在于，还包括：

显示面板，多级所述移位寄存器和所述电压侦测单元设置于所述显示面板上；所述电压侦测单元包括薄膜晶体管，所述薄膜晶体管的第一端与至少一级所述移位寄存器的电路节点电连接；

驱动芯片，所述驱动芯片邦定于所述显示面板上，所述电压校准单元集成于所述驱动芯片内；所述显示面板还包括电压侦测信号线和控制信号线，所述电压侦测信号线的一端与所述薄膜晶体管的第二端电连接，所述电压侦测信号线的另一端与所述驱动芯片电连接；所述控制信号线的一端与所述薄膜晶体管的控制端电连接，所述控制信号线的另一端与所述驱动芯片电连接。

8.一种显示装置的电压调整方法，其特征在于，所述显示装置包括多级移位寄存器和电压侦测单元；所述电压侦测单元包括控制端、输入端和输出端，所述电压侦测单元的控制端接入控制信号，所述电压侦测单元的输入端与至少一级所述移位寄存器的电路节点电连接；所述电压侦测单元的输出端与电压校准单元电连接；

所述电压调整方法包括：

所述电压校准单元控制所述电压侦测单元导通，侦测至少一级所述移位寄存器的电路节点的电压；

所述电压校准单元比较所述电路节点的电压和预设电压范围的大小，若所述电路节点的电压位于所述预设电压范围之外，则调整输入至所述移位寄存器的电源信号，以使所述移位寄存器输出的电压满足所述预设电压范围。

9.根据权利要求8所述的显示装置的电压调整方法，其特征在于，若所述电路节点的电压位于所述预设电压范围之内，则确定当前移位寄存器的电源信号为设定电源信号。

10.根据权利要求9所述的显示装置的电压调整方法，其特征在于，在确定当前移位寄存器的电源信号为设定电源信号之后，还包括：

将所述设定电源信号烧录至驱动芯片；

对显示面板进行良率监测。

Images