CN111175571A - 用于功率计的锁相环自动匹配选择电路 - Google Patents
用于功率计的锁相环自动匹配选择电路 Download PDFInfo
- Publication number
- CN111175571A CN111175571A CN201911371750.9A CN201911371750A CN111175571A CN 111175571 A CN111175571 A CN 111175571A CN 201911371750 A CN201911371750 A CN 201911371750A CN 111175571 A CN111175571 A CN 111175571A
- Authority
- CN
- China
- Prior art keywords
- resistor
- capacitor
- phase
- circuit
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 34
- 230000003750 conditioning effect Effects 0.000 claims abstract description 26
- 238000005070 sampling Methods 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims description 136
- 230000000737 periodic effect Effects 0.000 claims description 11
- 230000002441 reversible effect Effects 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 6
- 230000009471 action Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 102220187649 rs145044428 Human genes 0.000 description 1
- 102220093060 rs201570725 Human genes 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种用于功率计的锁相环自动匹配选择电路，包括电源，外接电压、电流输入信号，通道选择电路，输入信号频率调理电路，锁相环倍频电路，输入信号检测电路，锁相环匹配选择电路；外接电压、电流输入信号连接通道选择电路的输入端；通道选择电路的输出端连接输入信号频率调理电路的输入端；输入信号频率调理电路的输出端连接锁相环倍频电路、输入信号检测电路的输入端；输入信号检测电路的输出端连接锁相环匹配选择电路的输入端；锁相环匹配选择电路的输出端连接锁相环倍频电路部分的控制端；锁相环倍频电路部分的输出作为ADC采样的触发信号。本发明无需软件编程参与，以硬件方式实现锁相环自动匹配选择，解决了传统单一锁相环电路锁定频宽范围小，稳定度低等缺陷，提高了数字功率计测量的效率与准确度。
Description
技术领域
本发明涉及电子电路技术领域，尤其是一种用于功率计的锁相环自动匹配选择电路。
背景技术
随着现代电力电子行业的飞速发展,电源类、负载类产品越来越多，大部分电力电子系统都离不开电源、负载，由于电源的转换效率、负载功耗等相关问题直接影响相关产品的性能，这就需要用专用的测量仪器检测这些系统的能耗使用情况，因此对于家电制造厂商使用数字功率计对电源产品、家电产品的检测的需求加大；对数字功率计检测产品速度要求也进一步提高。
数字功率计需要同时采样整周期内输入电压、电流信号的瞬时值，利用数值计算公式通过整周期的采样瞬时值计算输入电压、电流的有效值、峰值、功率及功率因数等其它数值，最终通过计算值定性分析被测件的性能指标。
为了完整准确的采样到整周期内输入电压、电流信号的瞬时值，数字功率计主要采用以下两种方式：第一种基于定时器的软件控制方式，专利CN201621367496.7“一种减小功率计算误差的装置”，采用了双A/D的单片机对电压与电流信号进行同步采样，该专利实际操作中，采样方式为定时器采样，必须根据所采样信号的频率及对一个采样周期所需求的采样点的个数来确定定时器的定时周期，通过定时器触发ADC采样完成整周期瞬时值采样；第二种基于PLL锁相环硬件电路的软件控制方法，此方式首先需通过频率检测电路检测输入信号频率值，若信号存在则锁相环电路将此频率信号作为PLL锁相环的同步源进行精确锁定，倍频后的信号作为ADC的采样触发同步信号；若信号频率不存在或者信号频率超出此锁相环所决定的锁相频宽范围，则锁相环的锁相频率由自身外部电路及芯片自身性能决定，以一个固定的信号作为ADC的采样触发同步信号(所谓锁相，就是利用输入信号与输出信号的相位误差自动调节输出相位，使输出信号频率自动跟踪输入信号频率，从而完成两个信号的相位同步，自动跟踪功能，锁相环具有锁相频宽参数，只能对一定频宽内的信号进行锁相，超出此范围的频率信号锁相性能变差，甚至失锁)。
但是由于软件程序存在运行的不稳定性，并且对于频率较高的输入信号，定时器的定时时间较短，存在定时时延、定时精度降低的不足，同时此定时器采样方式受限于输入信号频率的限制，必须根据输入信号频率准确配置定时周期，取样点数；目前PLL锁相环硬件电路方法同样存在不足，由于锁相环器件的本身特性无法做到对宽频率范围信号的准确锁相，因此只能锁相一定频宽内的频率信号，并且随着频率范围增大，锁相稳定度与精度降低，甚至失锁；因此以上列出基于两种方式的不足一方面影响ADC采样及时性与准确性，另一方面测量频率信号额外花费测量时间，影响仪器测试速度，有违客户生产线上对于测试速度的需求。
发明内容
本发明要解决的技术问题是：提供一种用于功率计的锁相环自动匹配选择电路，解决了传统单一锁相环电路锁定频宽范围小，稳定度低等缺陷，一定程度上提高了数字功率计测量的效率与准确度。
本发明解决其技术问题所采用的技术方案是：一种用于功率计的锁相环自动匹配选择电路，包括电源，外接电压输入信号，外接电流输入信号，通道选择电路，输入信号频率调理电路，锁相环倍频电路，输入信号检测电路，锁相环匹配选择电路；电源为通道选择电路部分，输入信号频率调理电路部分，锁相环倍频电路部分，输入信号检测电路部分提供电源；外接电压输入信号，外接电流输入信号连接通道选择电路部分的输入端；通道选择电路部分的输出端连接输入信号频率调理电路部分的输入端；输入信号频率调理电路部分的输出端连接锁相环倍频电路部分、输入信号检测电路部分的输入端；输入信号检测电路部分的输出端连接锁相环匹配选择电路部分的输入端；锁相环匹配选择电路部分的输出端连接锁相环倍频电路部分的控制端；锁相环倍频电路部分的输出作为ADC采样的触发信号。
进一步的说，本发明所述的通道选择电路部分负责选择外接电压输入信号或者外接电流输入信号，包括第一模拟开关，外接电压输入信号，外接电流输入信号；外接电压输入信号，外接电流输入信号分别连接第一模拟开关的两个输入端。
再进一步的说，本发明所述的输入信号频率调理电路部分负责将输入的周期信号调理为同频率的方波信号，包括电源+5V，第一电阻，第一电容，第一对二极管，第二电阻，第三电阻，第二电容，第一运算放大器，第一稳压管，第二稳压管，第四电阻，第三电容，第二对二级管，第五电阻，第二运算放大器，第六电阻，第七电阻，第四电容；第一电阻的一端连接第一模拟开关的输出端，第一电阻的另一端连接第一电容、第一对二级管、第二电容、第三电阻的一端、第一稳压管的阳极，第一电阻的另一端同时连接第一运算放大器的反向端，第一对二级管的另一端连接第二电阻的一端，第一对二级管的另一端同时连接第一运算放大器的同向端，第二电阻的另一端连接数字信号地GND，第一稳压管的阴极连接第二稳压管阳极，第一运算放大器的输出端连接第二电容、第三电阻的另一端、第二稳压管的阳极，第一运算放大器的输出端同时连接第四电阻的一端，第四电阻的另一端连接第三电容、第二对二级管的一端，第四电阻的另一端同时连接第二运算放大器的同向端，第三电容的另一端连接数字信号地GND，第二对二级管的另一端连接第五电阻的一端，第二对二级管的另一端同时连接第二运算放大器的反向端，第五电阻的另一端连接数字信号地GND，第二运算放大器的输出端连接第六电阻、第七电阻的一端，第六电阻的另一端连接电源+5V，第七电阻的另一端连接第四电容的一端，第四电容的另一端连接数字信号地GND。
再进一步的说，本发明所述的输入信号检测电路部分主要基于LM567音频解码器进行搭建，负责检测是否存在指定频宽内的输入信号，包括电源+5V，第五电容，第八电阻，第三稳压管，第四稳压管，第九电阻，第十电阻，第十一电阻，第三运算放大器，第十二电阻，第十三电阻，第六电容，第七电容，第八电容，第九电容，第一音频解码器，第十四电阻，第十五电阻，第十电容,第二十三电阻，第二十四电阻，第十五电容，第十六电容，第十三电容，第十四电容，第二音频解码器，第二十五电阻，第二十六电阻，第十七电容；第五电容的一端连接第四电容的一端，第五电容的另一端连接第八电阻的一端，第八电阻的另一端连接第三稳压管的阴极、第四稳压管的阳极、第九电阻的一端，第八电阻的另一端同时连接第三运算放大器的反向端，第三稳压管的阳极连接数字信号地GND，第四稳压管的阴极连接数字信号地GND，第九电阻的另一端连接数字信号地GND，第十电阻的一端连接数字信号地GND，第十电阻的另一端连接第十一电阻的一端，第十电阻的另一端同时连接第三运算放大器的同向端，第三运算放大器的输出端连接第十一电阻的另一端，第三运算放大器的输出端同时连接第十二电阻的一端，第十二电阻的另一端连接第六电容的一端，第六电容的另一端连接第一音频解码器的3脚端，第八电容的一端连接数字信号地GND，第八电容的另一端连接第一音频解码器的2脚端，第九电容的一端连接数字信号地GND，第九电容的另一端连接第一音频解码器的1脚端，第十三电阻的一端连接电源+5V，第十三电阻的另一端连接第一音频解码器的4脚端，第十三电阻的另一端同时连接第七电容的一端，第七电容的另一端连接数字信号地GND，第十四电阻的一端连接电源+5V，第十四电阻的另一端连接第一音频解码器的8脚端，第一音频解码器的7脚端连接数字信号地GND，第十五电阻的一端连接第一音频解码器的5脚端，第十五电阻的另一端连接第一音频解码器的6脚端，第十五电阻的另一端同时连接第十电容的一端，第十电容的另一端连接数字信号地GND，第三运算放大器的输出端同时连接第二十三电阻的一端，第二十三电阻的另一端连接第十五六电容的一端，第十五电容的另一端连接第二音频解码器的3脚端，第十三电容的一端连接数字信号地GND，第十三电容的另一端连接第二音频解码器的2脚端，第十四电容的一端连接数字信号地GND，第十四电容的另一端连接第二音频解码器的1脚端，第二十四电阻的一端连接电源+5V，第二十四电阻的另一端连接第二音频解码器的4脚端，第十三电阻的另一端同时连接第七电容的一端，第七电容的另一端连接数字信号地GND，第二十五电阻的一端连接电源+5V，第二十五电阻的另一端连接第二音频解码器的8脚端，第二音频解码器的7脚端连接数字信号地GND，第十五二十六电阻的一端连接第一音频解码器的5脚端，第二十六电阻的另一端连接第二音频解码器的6脚端，第二十六电阻的另一端同时连接第十七电容的一端，第十七电容的另一端连接数字信号地GND。
再进一步的说，本发明所述的锁相环匹配选择电路部分主要基于一个多路选择模拟开关，负责根据输入信号检测电路部分输出的信号控制锁相环匹配选择电路部分的模拟开关的切换，模拟开关的输出连接锁相环倍频电路部分的匹配引脚，包括电源+5V，-5V，第二模拟开关，第十七电阻，第二十电阻，第二十一电阻，第二十二电阻；第二模拟开关的1脚连接第十七电阻的一端，第十七电阻的另一端连接数字信号地GND；第二模拟开关的5脚连接第二十电阻的一端，第二十电阻的另一端连接数字信号地GND；第二模拟开关的2脚连接第二十一电阻的一端，第二十一电阻的另一端连接数字信号地GND；第二模拟开关的4脚连接第二十二电阻的一端，第二十二电阻的另一端连接数字信号地GND。
再进一步的说，本发明所述的锁相环倍频电路部分负责将输入信号频率调理电路所获得的频率信号调理为指定倍数的频率信号作为ADC采样的触发信号，包括电源+5V，第一计数器，第十一电容，第一锁相环，第十六电阻，第十八电阻，第十九电阻，第十二电容；第一计数器的16脚端连接电源+5V，第一计数器的8脚端、11脚端连接数字信号地GND，第一计数器的13脚端连接第一锁相环的3脚端，第一计数器的10脚端连接第一锁相环的4脚端，第一锁相环的5脚端、8脚端连接数字信号地GND，第十一电容的一端连接第一锁相环的6脚端，第十一电容的另一端连接第一锁相环的7脚端，第一锁相环的16脚端连接电压+5V，第十六电阻的一端连接第一锁相环的13脚端，第十六电阻的另一端连接第一锁相环的9脚端，第十六电阻的另一端同时连接第十九电阻的一端，第十八电阻的另一端连接第一锁相环的11脚端，第十九电阻的另一端连接第十二电容的一端，第十二电容的另一端连接数字信号地GND，第一锁相环的12脚端连接第二模拟开关的3脚端。
再进一步的说，本发明所述的电压输入信号或者电流输入信号通过第一模拟开关进行选择，第一电阻与第一电容组成RC低通滤波电路，第一对二级管对第一运算放大器的同向端与反向端进行保护，第二电阻、第三电阻、第二电容、第一稳压管、第二稳压管、第一运算放大器组成放大电路，放大与稳压后产生输出信号Vsg1；第四电阻、第三电容组成RC滤波电路，第一运算放大器的输出信号经过RC滤波以后送入第二运算放大器的同向端，第二对二级管、第五电阻、第二运算放大器、第六电阻、第七电阻、第四电容搭建成过零比较电路，比较电路输出信号Vsg2；比较器输出的信号Vsg2一方面送入输入信号检测电路部分，经第五电容、第八电阻送入第三运算放大器反向端，第八电阻、第九电阻、第十电阻、第十一电阻、第三运算放大器组成反向放大电路，放大后产生输出信号Vsg3；第六电容、第七电容、第八电容、第九电容、第十电容、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第一音频解码器，第十五电容、第十六电容、第十三电容、第十四电容、第十七电容、第二十三电阻、第二十四电阻、第二十五电阻、第二十六电阻、第二音频解码器组成输入信号检测电路对Vsg3信号进行检测，检测结束产生输出信号Vsg4-1与Vsg4-2；V-sg4-1与Vsg4-2信号送入锁相环匹配选择电路实现对第二模拟开关的控制；比较器输出的信号Vsg2另一方面送入锁相环倍频电路部分，第一计数器、第一锁相环、第十一电容、第十二电容、第十六电阻、第十七电阻、第十八电阻、第十九电阻共同组成锁相环倍频电路，对输入信号Vsg2进行倍频输出Vsg6信号，作为ADC采样触发信号。
再进一步的说，本发明所述的第一模拟开关首先选择电压或者电流输入信号经过第一运算放大器组成的放大电路产生输出信号Vsg1，信号Vsg1经过第二运算放大器搭建成的过零比较电路产生输出信号Vsg2；若电压或者电流输入信号存在，则信号Vsg2为同频率的方波信号，输出信号Vsg2经第三运算放大器组成的放大电路输出与输入信号Vsg2同频不同幅的输出信号Vsg3送入第一音频解码器电路和第二音频解码器电路，若输入信号频率在第一音频解码器电路所检测的范围内，则输入信号Vsg3通过第一音频解码器电路输出低电平信号Vsg4-1，输入信号Vsg3通过第二音频解码器电路输出高电平信号Vsg4-2，低电平信号Vsg4-1与高电平信号Vsg4-2控制第二模拟开关选择第二十一电阻，第二十一电阻与锁相环倍频电路共同决定一个锁相频率范围，实现对此范围内的频率信号进行精确稳定锁相。
再进一步的说，本发明所述的输出信号Vsg3送入第一音频解码器电路和第二音频解码器电路，若输入信号频率在第二音频解码器电路所检测的范围内，则输入信号Vsg3通过第一音频解码器电路输出高电平信号Vsg4-1，输入信号Vsg3通过第二音频解码器电路输出低电平信号Vsg4-2，高电平信号Vsg4-1与低电平信号Vsg4-2控制第二模拟开关选择第二十电阻，第二十电阻与锁相环倍频电路共同决定一个锁相频率范围，实现对此范围内的频率信号进行精确稳定锁相。
再进一步的说，本发明所述的输出信号Vsg3送入第一音频解码器电路和第二音频解码器电路，若输入信号频率不在第一频解码器电路与第二音频解码器电路所检测的范围内，则输入信号Vsg3通过第一音频解码器电路输出高电平信号Vsg4-1，输入信号Vsg3通过第二音频解码器电路输出高电平信号Vsg4-2，高电平信号Vsg4-1与高电平信号Vsg4-2控制第二模拟开关选择第二十一电阻，第二十一电阻与锁相环倍频电路共同决定一个锁相频率范围，实现对此范围内的频率信号进行精确稳定锁相。
本发明主要用于数字功率计及其它需要利用锁相环进行宽频输入信号精确快速锁相同步送入ADC精确采样的领域。通过选用一种音调解码器芯片LM567，搭配外围器件组建一种选频网络，当其接收到一个位于所选频率带内的输入信号时，内部开关接通，输出固定电平；通过选频网络的输出电平信号对模拟开关的快速、准确、实时控制，用于对锁相环倍频电路的外接电阻的切换选择，从而以硬件方式实现对不同频率范围的输入信号选择不同的锁相电路实现快速、准确锁相功能，解决了传统单一锁相环电路锁定频宽范围小，稳定度低等缺陷，一定程度上提高了数字功率计测量的效率与准确度。
本发明的有益效果是：无需软件编程参与，可以以硬件方式实现锁相环自动匹配选择，使检测的输入信号频率范围更宽，倍频速度更快，提高ADC采样触发信号的准确性与实时性，避免了软件方式所存在的程序运行不稳定，程序运行的时延导致触发采样不准确等问题，提高了仪器的测量效率与准确度。
附图说明
图1是本发明的电路原理框图；
图2是本发明的电路原理图。
具体实施方式
现在结合附图和优选实施例对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图1所示的一种用于功率计的锁相环自动匹配选择电路，包括电源，外接电压输入信号，外接电流输入信号，通道选择电路，输入信号频率调理电路，锁相环倍频电路，输入信号检测电路和锁相环匹配选择电路；电源为通道选择电路，输入信号频率调理电路，锁相环倍频电路，输入信号检测电路提供电源；外接电压输入信号，外接电流输入信号连接通道选择电路部分的输入端；通道选择电路的输出端连接输入信号频率调理电路的输入端；通道选择电路基于一个模拟开关对电压输入通道与电流输入通道选择，将模拟开关输出的信号送入输入信号频率调理电路部分；输入信号频率调理电路的输出端连接锁相环倍频电路、输入信号检测电路的输入端；输入信号频率调理电路主要基于一个运算放大器电路与过零比较器电路构建，若输入周期信号存在，则转换成同频率的方波信号输出，若输入周期信号不存在，则稳定电平输出，一方面将输出信号送入输入信号检测电路部分的输入端，另一方面将输出信号送入锁相环倍频电路部分的输入端；输入信号检测电路的输出端连接锁相环匹配选择电路的输入端；输入信号检测电路主要由运算放大器与音频解码器构建，检测输入信号检测电路部分送入的信号存在与否，并且判断输入信号的频率范围，将输出检测结果信号送入锁相环匹配选择电路部分的输入端；锁相环匹配选择电路的输出端连接锁相环倍频电路的控制端；锁相环倍频电路的输出作为ADC采样的触发信号；锁相环匹配选择电路基于一个模拟开关，输入信号检测电路的输出信号送入锁相环匹配选择电路作为模拟开关的最新控制信号；锁相环倍频电路主要基于计数器与锁相环电路搭建，将输入信号频率调理电路的输出信号倍频输出，作为ADC采样的触发信号。
如附图2所示，U1、U9是四选一模拟开关型号为74HCT4052，U2是集成运算放大器芯片型号为LF353，U3是比较器芯片型号为LM311，U4是集成运算放大器芯片型号为AD8512，U5、U10是音频解码器型号为LM567，U7是计数器芯片型号为74HC4040D，U8是锁相环芯片型号为74HC4046，R1至R26是电阻，C1至C17是电容，D1至D2是保护二极管对型号是BAV99，W1至W4是稳压管型号为LM385-1.2V。
工作原理：
U1模拟开关根据控制信号选择电压或电流输入信号V1，假设首先选择电压通道信号，因此模拟开关控制信号为低电平，R1、C1、D1、R2、W1、W2、C2、R3、U2组成反向比例运算放大器，输出信号与输入信号的运算关系为：
若电压通道存在周期电压信号，由于稳压管W1、W2的作用，放大电路U2的输出被钳位在±1.2V，所以放大电路U2的输出为同相周期幅值为1.2V的方波信号；R4、C3、D2、R5、U3、R6、R7、C4组成过零比较电路，运算放大器U3的输出为与输入信号相同周期幅值为0-5V的方波信号；C5为滤波电容，起到隔直通交的作用；R8、W3、W4、R9、R10、R11、U4组成反向比例运算放大器，输出信号与输入信号的运算关系为：
所以运算放大器U4的输出为与输入信号相同周期幅值为200mV的方波信号；C6、C7、C8、C9、C10、R12、R13、R14、R15、U5组成第一音频解码器电路，C15、C16、C13、C14、C17、R23、R24、R25、R26、U10组成第二音频解码器电路，通过外围电阻、电容的组合第一音频解码器电路与第二音频解码器电路可以分部检测各自窄带内信号的存在与否，音频解码器设定检测输入信号中心频率的公式如下：
振荡器中心频率为
f1＝1.1/(R15×C10) (3-1)
f2＝1.1/(R26×C17) (3-1)
根据公式(1)可得电容C10、C17的值为
C10＝1.1/(f1×R15) (4-1)
C17＝1.1/(f2×R26) (4-2)
这里电阻的单位(KΩ)，电容的单位(uF)，f1的单位(KHz)，电阻R15、R26的值应在2至20KΩ范围内，然后再由(4-1)、(4-2)分别确定电容C10、C170的值；C8主要用于确定第一音频解码器的检测带宽，增加C8的值可以减小带宽，减小C8的值可以增加带宽，C9主要用于确定输出开关延时，一般C9大致为C8的2倍，C8一般为C10的2倍；C13主要用于确定第二音频解码器的检测带宽，增加C13的值可以减小带宽，减小C13的值可以增加带宽，C14主要用于确定输出开关延时，一般C14大致为C9的2倍，C13一般为C17的2倍，在此根据电路阻容元器件值可以确定振荡器中心频率：
f1＝1.1/(R15×C10)＝1.1/(4.7KΩ×4.7uF)≈0.05KHz＝50Hz
f2＝1.1/(R15×C17)＝1.1/(4.7KΩ×0.47uF)≈0.5KHz＝500Hz
如果输入周期信号频率在以f1为中心频率的频宽内，则第一音频解码器输出稳定低电平信号，第二音频解码器输出稳定高电平信号；输入周期信号频率在以f2为中心频率的频宽内，则第二音频解码器输出稳定低电平信号，第一音频解码器输出稳定高电平信号；第一音频解码器与第二音频解码器的输出信号作为锁相环匹配选择电路的控制信号。
锁相环芯片U8的外接引脚电阻与电容共同决定锁相环的中心频率及锁相频宽，包含R16、R17、R18、R20、R21、R22、C11；在此为R17、R20、R21、R22可选，选择不同的电阻将与锁相环芯片U8及其它电阻电容R16、R18、C11决定不同的锁相环的中心频率及锁相频宽。
若存在周期信号，且频率范围在第一音频解码器电路所确定的中心频率范围内及R21与U8所确定的锁相环的锁相频宽内(在此第一音频解码器电路所确定的中心频率范围在R21与U8所确定的锁相环的锁相频宽内)；由于稳压管W1、W2的作用，放大电路U2的输出被钳位在±1.2V，所以放大电路U2的输出为同相周期幅值为1.2V的方波信号；运算放大器U3的输出为与输入信号相同周期幅值为0-5V的方波信号；运算放大器U4的输出为与输入信号相同周期且幅值为200mV的方波信号；在此由于信号存在且频率在第一音频解码器电路所确定的中心频率范围内，则第一音频解码器U5输出低电平，第二音频解码器U10输出高电平，两个输出信号共同控制锁相环匹配选择电路的模拟开关，选择外接电阻R21组成此频宽内的精准锁相电路。
若存在周期信号，且频率范围在第二音频解码器电路所确定的中心频率范围内及R20与U8所确定的锁相环的锁相频宽内(在此第二音频解码器电路所确定的中心频率范围在R20与U8所确定的锁相环的锁相频宽内)；由于稳压管W1、W2的作用，放大电路U2的输出被钳位在±1.2V，所以放大电路U2的输出为同相周期幅值为1.2V的方波信号；运算放大器U3的输出为与输入信号相同周期幅值为0-5V的方波信号；运算放大器U4的输出为与输入信号相同周期且幅值为200mV的方波信号；在此由于信号存在且频率在第二音频解码器电路所确定的中心频率范围内，则第二音频解码器U10输出低电平，第一音频解码器U5输出高电平，两个输出信号共同控制锁相环匹配选择电路的模拟开关，选择外接电阻R20组成此频宽内的精准锁相电路。
若存在周期信号，且频率范围既不在第二音频解码器电路所确定的中心频率范围内及R20与U8所确定的锁相环的锁相频宽内(在此第二音频解码器电路所确定的中心频率范围在R20与U8所确定的锁相环的锁相频宽内)也不在第一音频解码器电路所确定的中心频率范围内及R21与U8所确定的锁相环的锁相频宽内(在此第一音频解码器电路所确定的中心频率范围在R21与U8所确定的锁相环的锁相频宽内)；由于稳压管W1、W2的作用，放大电路U2的输出被钳位在±1.2V，所以放大电路U2的输出为同相周期幅值为1.2V的方波信号；运算放大器U3的输出为与输入信号相同周期幅值为0-5V的方波信号；运算放大器U4的输出为与输入信号相同周期且幅值为200mV的方波信号；在此由于信号频率不在第一与第二音频解码器电路所确定的中心频率范围内，则第一音频解码器U5输出高电平，第二音频解码器U10输出高电平，两个输出信号共同控制锁相环匹配选择电路的模拟开关，选择外接电阻R22组成此频宽内的精准锁相电路。
于是通过多个音频解码器电路检测不同频率范围的输入信号，完成对锁相环外接电阻的硬件自动选择功能，达到实时、快速、精准的自动锁相效果。
以上说明书中描述的只是本发明的具体实施方式，各种举例说明不对本发明的实质内容构成限制，所属技术领域的普通技术人员在阅读了说明书后可以对以前所述的具体实施方式做修改或变形，而不背离发明的实质和范围。
Claims (10)
1.一种用于功率计的锁相环自动匹配选择电路，其特征在于：包括电源，外接电压输入信号，外接电流输入信号，通道选择电路，输入信号频率调理电路，锁相环倍频电路，输入信号检测电路，锁相环匹配选择电路；电源为通道选择电路部分，输入信号频率调理电路部分，锁相环倍频电路部分，输入信号检测电路部分提供电源；外接电压输入信号，外接电流输入信号连接通道选择电路部分的输入端；通道选择电路部分的输出端连接输入信号频率调理电路部分的输入端；输入信号频率调理电路部分的输出端连接锁相环倍频电路部分、输入信号检测电路部分的输入端；输入信号检测电路部分的输出端连接锁相环匹配选择电路部分的输入端；锁相环匹配选择电路部分的输出端连接锁相环倍频电路部分的控制端；锁相环倍频电路部分的输出作为ADC采样的触发信号。
2.如权利要求1所述的用于功率计的锁相环自动匹配选择电路，其特征在于：所述的输入信号频率调理电路部分负责将输入的周期信号调理为同频率的方波信号，包括电源+5V，第一电阻，第一电容，第一对二极管，第二电阻，第三电阻，第二电容，第一运算放大器，第一稳压管，第二稳压管，第四电阻，第三电容，第二对二级管，第五电阻，第二运算放大器，第六电阻，第七电阻，第四电容；第一电阻的一端连接第一模拟开关的输出端，第一电阻的另一端连接第一电容、第一对二级管、第二电容、第三电阻的一端、第一稳压管的阳极，第一电阻的另一端同时连接第一运算放大器的反向端，第一对二级管的另一端连接第二电阻的一端，第一对二级管的另一端同时连接第一运算放大器的同向端，第二电阻的另一端连接数字信号地GND，第一稳压管的阴极连接第二稳压管阳极，第一运算放大器的输出端连接第二电容、第三电阻的另一端、第二稳压管的阳极，第一运算放大器的输出端同时连接第四电阻的一端，第四电阻的另一端连接第三电容、第二对二级管的一端，第四电阻的另一端同时连接第二运算放大器的同向端，第三电容的另一端连接数字信号地GND，第二对二级管的另一端连接第五电阻的一端，第二对二级管的另一端同时连接第二运算放大器的反向端，第五电阻的另一端连接数字信号地GND，第二运算放大器的输出端连接第六电阻、第七电阻的一端，第六电阻的另一端连接电源+5V，第七电阻的另一端连接第四电容的一端，第四电容的另一端连接数字信号地GND。
3.如权利要求2所述的用于功率计的锁相环自动匹配选择电路，其特征在于：所述的输入信号检测电路部分主要基于LM567音频解码器进行搭建，负责检测是否存在指定频宽内的输入信号，包括电源+5V，第五电容，第八电阻，第三稳压管，第四稳压管，第九电阻，第十电阻，第十一电阻，第三运算放大器，第十二电阻，第十三电阻，第六电容，第七电容，第八电容，第九电容，第一音频解码器，第十四电阻，第十五电阻，第十电容,第二十三电阻，第二十四电阻，第十五电容，第十六电容，第十三电容，第十四电容，第二音频解码器，第二十五电阻，第二十六电阻，第十七电容；第五电容的一端连接第四电容的一端，第五电容的另一端连接第八电阻的一端，第八电阻的另一端连接第三稳压管的阴极、第四稳压管的阳极、第九电阻的一端，第八电阻的另一端同时连接第三运算放大器的反向端，第三稳压管的阳极连接数字信号地GND，第四稳压管的阴极连接数字信号地GND，第九电阻的另一端连接数字信号地GND，第十电阻的一端连接数字信号地GND，第十电阻的另一端连接第十一电阻的一端，第十电阻的另一端同时连接第三运算放大器的同向端，第三运算放大器的输出端连接第十一电阻的另一端，第三运算放大器的输出端同时连接第十二电阻的一端，第十二电阻的另一端连接第六电容的一端，第六电容的另一端连接第一音频解码器的3脚端，第八电容的一端连接数字信号地GND，第八电容的另一端连接第一音频解码器的2脚端，第九电容的一端连接数字信号地GND，第九电容的另一端连接第一音频解码器的1脚端，第十三电阻的一端连接电源+5V，第十三电阻的另一端连接第一音频解码器的4脚端，第十三电阻的另一端同时连接第七电容的一端，第七电容的另一端连接数字信号地GND，第十四电阻的一端连接电源+5V，第十四电阻的另一端连接第一音频解码器的8脚端，第一音频解码器的7脚端连接数字信号地GND，第十五电阻的一端连接第一音频解码器的5脚端，第十五电阻的另一端连接第一音频解码器的6脚端，第十五电阻的另一端同时连接第十电容的一端，第十电容的另一端连接数字信号地GND，第三运算放大器的输出端同时连接第二十三电阻的一端，第二十三电阻的另一端连接第十五六电容的一端，第十五电容的另一端连接第二音频解码器的3脚端，第十三电容的一端连接数字信号地GND，第十三电容的另一端连接第二音频解码器的2脚端，第十四电容的一端连接数字信号地GND，第十四电容的另一端连接第二音频解码器的1脚端，第二十四电阻的一端连接电源+5V，第二十四电阻的另一端连接第二音频解码器的4脚端，第十三电阻的另一端同时连接第七电容的一端，第七电容的另一端连接数字信号地GND，第二十五电阻的一端连接电源+5V，第二十五电阻的另一端连接第二音频解码器的8脚端，第二音频解码器的7脚端连接数字信号地GND，第十五二十六电阻的一端连接第一音频解码器的5脚端，第二十六电阻的另一端连接第二音频解码器的6脚端，第二十六电阻的另一端同时连接第十七电容的一端，第十七电容的另一端连接数字信号地GND。
4.如权利要求3所述的用于功率计的锁相环自动匹配选择电路，其特征在于：所述的锁相环匹配选择电路部分主要基于一个多路选择模拟开关，负责根据输入信号检测电路部分输出的信号控制锁相环匹配选择电路部分的模拟开关的切换，模拟开关的输出连接锁相环倍频电路部分的匹配引脚，包括电源+5V，-5V，第二模拟开关，第十七电阻，第二十电阻，第二十一电阻，第二十二电阻；第二模拟开关的1脚连接第十七电阻的一端，第十七电阻的另一端连接数字信号地GND；第二模拟开关的5脚连接第二十电阻的一端，第二十电阻的另一端连接数字信号地GND；第二模拟开关的2脚连接第二十一电阻的一端，第二十一电阻的另一端连接数字信号地GND；第二模拟开关的4脚连接第二十二电阻的一端，第二十二电阻的另一端连接数字信号地GND。
5.如权利要求4所述的用于功率计的锁相环自动匹配选择电路，其特征在于：所述的锁相环倍频电路部分负责将输入信号频率调理电路所获得的频率信号调理为指定倍数的频率信号作为ADC采样的触发信号，包括电源+5V，第一计数器，第十一电容，第一锁相环，第十六电阻，第十八电阻，第十九电阻，第十二电容；第一计数器的16脚端连接电源+5V，第一计数器的8脚端、11脚端连接数字信号地GND，第一计数器的13脚端连接第一锁相环的3脚端，第一计数器的10脚端连接第一锁相环的4脚端，第一锁相环的5脚端、8脚端连接数字信号地GND，第十一电容的一端连接第一锁相环的6脚端，第十一电容的另一端连接第一锁相环的7脚端，第一锁相环的16脚端连接电压+5V，第十六电阻的一端连接第一锁相环的13脚端，第十六电阻的另一端连接第一锁相环的9脚端，第十六电阻的另一端同时连接第十九电阻的一端，第十八电阻的另一端连接第一锁相环的11脚端，第十九电阻的另一端连接第十二电容的一端，第十二电容的另一端连接数字信号地GND，第一锁相环的12脚端连接第二模拟开关的3脚端。
6.如权利要求5所述的用于功率计的锁相环自动匹配选择电路，其特征在于：所述的电压输入信号或者电流输入信号通过第一模拟开关进行选择，第一电阻与第一电容组成RC低通滤波电路，第一对二级管对第一运算放大器的同向端与反向端进行保护，第二电阻、第三电阻、第二电容、第一稳压管、第二稳压管、第一运算放大器组成放大电路，放大与稳压后产生输出信号Vsg1；第四电阻、第三电容组成RC滤波电路，第一运算放大器的输出信号经过RC滤波以后送入第二运算放大器的同向端，第二对二级管、第五电阻、第二运算放大器、第六电阻、第七电阻、第四电容搭建成过零比较电路，比较电路输出信号Vsg2；比较器输出的信号Vsg2一方面送入输入信号检测电路部分，经第五电容、第八电阻送入第三运算放大器反向端，第八电阻、第九电阻、第十电阻、第十一电阻、第三运算放大器组成反向放大电路，放大后产生输出信号Vsg3；第六电容、第七电容、第八电容、第九电容、第十电容、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第一音频解码器，第十五电容、第十六电容、第十三电容、第十四电容、第十七电容、第二十三电阻、第二十四电阻、第二十五电阻、第二十六电阻、第二音频解码器组成输入信号检测电路对Vsg3信号进行检测，检测结束产生输出信号Vsg4-1与Vsg4-2；Vsg4-1与Vsg4-2信号送入锁相环匹配选择电路实现对第二模拟开关的控制；比较器输出的信号Vsg2另一方面送入锁相环倍频电路部分，第一计数器、第一锁相环、第十一电容、第十二电容、第十六电阻、第十七电阻、第十八电阻、第十九电阻共同组成锁相环倍频电路，对输入信号Vsg2进行倍频输出Vsg6信号，作为ADC采样触发信号。
7.如权利要求6所述的用于功率计的锁相环自动匹配选择电路，其特征在于：所述的通道选择电路部分负责选择外接电压输入信号或者外接电流输入信号，包括第一模拟开关，外接电压输入信号，外接电流输入信号；外接电压输入信号，外接电流输入信号分别连接第一模拟开关的两个输入端。
8.如权利要求7所述的用于功率计的锁相环自动匹配选择电路，其特征在于：所述的第一模拟开关首先选择电压或者电流输入信号经过第一运算放大器组成的放大电路产生输出信号Vsg1，信号Vsg1经过第二运算放大器搭建成的过零比较电路产生输出信号Vsg2；若电压或者电流输入信号存在，则信号Vsg2为同频率的方波信号，输出信号Vsg2经第三运算放大器组成的放大电路输出与输入信号Vsg2同频不同幅的输出信号Vsg3送入第一音频解码器电路和第二音频解码器电路，若输入信号频率在第一音频解码器电路所检测的范围内，则输入信号Vsg3通过第一音频解码器电路输出低电平信号Vsg4-1，输入信号Vsg3通过第二音频解码器电路输出高电平信号Vsg4-2，低电平信号Vsg4-1与高电平信号Vsg4-2控制第二模拟开关选择第二十一电阻，第二十一电阻与锁相环倍频电路共同决定一个锁相频率范围，实现对此范围内的频率信号进行精确稳定锁相。
9.如权利要求8所述的用于功率计的锁相环自动匹配选择电路，其特征在于：所述的输出信号Vsg3送入第一音频解码器电路和第二音频解码器电路，若输入信号频率在第二音频解码器电路所检测的范围内，则输入信号Vsg3通过第一音频解码器电路输出高电平信号Vsg4-1，输入信号Vsg3通过第二音频解码器电路输出低电平信号Vsg4-2，高电平信号Vsg4-1与低电平信号Vsg4-2控制第二模拟开关选择第二十电阻，第二十电阻与锁相环倍频电路共同决定一个锁相频率范围，实现对此范围内的频率信号进行精确稳定锁相。
10.如权利要求9所述的用于功率计的锁相环自动匹配选择电路，其特征在于：所述的输出信号Vsg3送入第一音频解码器电路和第二音频解码器电路，若输入信号频率不在第一频解码器电路与第二音频解码器电路所检测的范围内，则输入信号Vsg3通过第一音频解码器电路输出高电平信号Vsg4-1，输入信号Vsg3通过第二音频解码器电路输出高电平信号Vsg4-2，高电平信号Vsg4-1与高电平信号Vsg4-2控制第二模拟开关选择第二十一电阻，第二十一电阻与锁相环倍频电路共同决定一个锁相频率范围，实现对此范围内的频率信号进行精确稳定锁相。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911371750.9A CN111175571A (zh) | 2019-12-27 | 2019-12-27 | 用于功率计的锁相环自动匹配选择电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911371750.9A CN111175571A (zh) | 2019-12-27 | 2019-12-27 | 用于功率计的锁相环自动匹配选择电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111175571A true CN111175571A (zh) | 2020-05-19 |
Family
ID=70652208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911371750.9A Pending CN111175571A (zh) | 2019-12-27 | 2019-12-27 | 用于功率计的锁相环自动匹配选择电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111175571A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117220655A (zh) * | 2023-09-25 | 2023-12-12 | 常州同惠电子股份有限公司 | 一种用于功率设备的功率源自动匹配系统及匹配方法 |
-
2019
- 2019-12-27 CN CN201911371750.9A patent/CN111175571A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117220655A (zh) * | 2023-09-25 | 2023-12-12 | 常州同惠电子股份有限公司 | 一种用于功率设备的功率源自动匹配系统及匹配方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104808056B (zh) | 一种基于比较器转换的频率特性测试方法与装置 | |
| WO2007056950A1 (fr) | Dispositif de detection de phase pour alimentation electrique urbaine | |
| JP2006329979A (ja) | 測定機器、自己相関トリガ発生方法及び発生器 | |
| CN110568309B (zh) | 一种滤波器、同步相量测量系统及方法 | |
| CN211652990U (zh) | 一种用于功率计的锁相环自动匹配选择电路 | |
| CN111175571A (zh) | 用于功率计的锁相环自动匹配选择电路 | |
| CN114252837B (zh) | 用于数字功率计谐波测量的高精度均等取样系统及方法 | |
| US9257900B2 (en) | Signal peak detector and detection method, and control IC and method for a PFC converter | |
| CN104535838A (zh) | 一种相频特性检测器及检测相频特性的方法 | |
| Sarkar et al. | Bandpass second-degree digital-integrator-based power system frequency estimation under nonsinusoidal conditions | |
| CN102170143A (zh) | 一种微机自动准同期并列实现方法 | |
| JP7441052B2 (ja) | 実効値算出装置 | |
| US8890507B2 (en) | Phase transient response measurements using automatic frequency estimation | |
| Ivanov et al. | Determination of frequency in three-phase electric circuits with autocorrelated noise | |
| JP2010032490A (ja) | 抵抗測定装置 | |
| Sarkar et al. | Second-degree digital differentiator-based power system frequency estimation under non-sinusoidal conditions | |
| US10197605B2 (en) | System and method for ripple-free AC power determination | |
| CN104407208B (zh) | 一种利用电路能量基于傅里叶fft正反变换相对较准阻性电流测量的系统 | |
| JPH03124122A (ja) | ディジタル同期掃引方法 | |
| Kunac et al. | Grid Voltage Amplitude and Frequency Real-Time Estimation using Linear Kalman Filter | |
| CN108776260A (zh) | 用于功率计的同步源自动选择电路 | |
| Kitzig et al. | High Resolution Harmonic Power Flow and Passive Harmonic Impedance Measurements | |
| RU2354981C1 (ru) | Способ измерения малых отношений сигнал/шум и устройство для его осуществления | |
| CN100442665C (zh) | 时钟鉴相装置和方法 | |
| CN115407100A (zh) | 用于数字功率计的市电同步测量电路及市电同步测量方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |