CN111170266A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN111170266A
CN111170266A CN201911416610.9A CN201911416610A CN111170266A CN 111170266 A CN111170266 A CN 111170266A CN 201911416610 A CN201911416610 A CN 201911416610A CN 111170266 A CN111170266 A CN 111170266A
Authority
CN
China
Prior art keywords
layer
forming
manufacturing
structural
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911416610.9A
Other languages
English (en)
Other versions
CN111170266B (zh
Inventor
季锋
刘琛
闻永祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Microelectronics Co Ltd
Hangzhou Silan Integrated Circuit Co Ltd
Original Assignee
Hangzhou Silan Microelectronics Co Ltd
Hangzhou Silan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Microelectronics Co Ltd, Hangzhou Silan Integrated Circuit Co Ltd filed Critical Hangzhou Silan Microelectronics Co Ltd
Priority to CN201911416610.9A priority Critical patent/CN111170266B/zh
Publication of CN111170266A publication Critical patent/CN111170266A/zh
Application granted granted Critical
Publication of CN111170266B publication Critical patent/CN111170266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B5/00—Devices comprising elements which are movable in relation to each other, e.g. comprising slidable or rotatable elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00198—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising elements which are movable in relation to each other, e.g. comprising slidable or rotatable elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0096—For avoiding stiction when the device is in use, i.e. after manufacture has been completed
    • B81C1/00968—Methods for breaking the stiction bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)

Abstract

本申请公开了一种半导体器件及其制造方法，该制造方法包括：在半导体衬底中形成CMOS电路结构；在半导体衬底的至少部分表面形成隔离层；以及在隔离层上形成MEMS结构，包括在隔离层上形成牺牲层、在牺牲层中形成结构层，以及去除至少部分牺牲层，使得部分结构层被释放以形成可动结构，在形成可动结构之前，制造方法还包括在CMOS电路结构上和至少部分MEMS结构上形成钝化层。该制造方法通过基于同一半导体衬底形成CMOS电路结构与可动结构，降低了CMOS电路结构与可动结构之间的寄生参数，并且在形成可动结构的步骤中，通过覆盖CMOS电路结构的钝化层保护了CMOS电路结构不被损伤。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件制造领域，更具体地，涉及一种半导体器件及其制造方法。
背景技术
就小型化和提高性能来说，MEMS器件与CMOS电路的集成已变得愈来愈重要。但目前近一半MEMS器件市场仍然采用混合方法进行集成。由于是模块组装模式，所以混合集成方法的开发时间比单片方法短得多，而且可以独立地优化CMOS电路和MEMS器件的制造工艺。但是与基于同一晶片制作CMOS电路和MEMS的方法相比，独立制造后的装配和封装成本较高。因此，当集成后的MEMS器件与CMOS电路的体积足够大时，单晶片的制造方法通过降低装配和封装成本补偿了因开发时间较长而带来的成本损失。
当MEMS器件和CMOS电路间的互连很多时(例如显示器)，如果使用独立的MEMS器件和CMOS电路，MEMS器件和CMOS电路间的互连会产生限制性的寄生参数，这些寄生参数主要是由键合焊盘的大小和长键合线产生的。若微型化或系统性要求很高时，可选择单晶片集成方法以降低寄生参数。
在现有技术中，许多传感器具有较大的表面积体积比，使用过程中易于产生结构层间的磨损/粘附现象，比如电容式加速度计、陀螺仪的可动梳齿之间就易于产生磨损或粘附现象。多晶硅是一种常见的用于制造电容传感器的材料，而多晶硅层在空气中易于形成一层亲水性的自然氧化层。亲水性的自然氧化层表面会覆盖一层水分子，当暴露在潮湿的环境下时多晶层间就会产生较强的毛细力，较强的毛细力将导致粘附现象的发生。同时分子间范德华力、静摩擦力、残余应力等将导致发生粘附现象。此外，多晶硅摩擦系数较高，弹性模量和机械硬度较低，存在抗磨损能力不足的缺点。摩擦、磨损和粘附问题已经成为影响MEMS器件性能和可靠性的主要因素，因此，深入理解MEMS器件中的摩擦、磨损和粘附问题，寻求适合解决MEMS器件中摩擦、磨损和粘附问题的方法，对于MEMS器件的发展具有重要意义。虽然通过在设计和制作工艺方面做些调整可以在一定程度上解决MEMS器件中摩擦、磨损和粘附问题，但相比之下，微构件材料表面改性(表面改性就是指在保持材料或制品原性能的前提下，赋予其表面新的性能)被认为是改善摩擦、降低磨损、提高系统稳定性的更有效手段。
此外，当MEMS器件涉及一些可动结构时，还会使用(甚高频Very high frequency，VHF)气相腐蚀工艺去除牺牲层，CMOS电路会被腐蚀剂损坏从而影响器件性能。
发明内容
有鉴于此，本发明提供了一种半导体器件及其制造方法，从而解决了上述问题。
根据本发明的一方面，提供了一种半导体器件，包括：在所述半导体衬底中形成CMOS电路结构；在所述半导体衬底的至少部分表面形成隔离层；以及在所述隔离层上形成MEMS结构，包括在所述隔离层上形成牺牲层、在所述牺牲层中形成结构层，以及去除至少部分所述牺牲层，使得部分所述结构层被释放以形成可动结构，在形成所述可动结构之前，所述制造方法还包括在所述CMOS电路结构上和至少部分所述MEMS结构上形成钝化层。
优选地，在形成所述可动结构之后，所述制造方法还包括形成包覆层，所述包覆层至少包覆所述钝化层与所述可动结构的表面，以提供疏水表面。
优选地，所述半导体衬底具有：凸面、凹面以及连接所述凸面与所述凹面的侧面，其中，所述隔离层覆盖所述侧面与所述凹面，所述牺牲层与所述结构层位于所述隔离层围绕的区域中。
优选地，所述侧面为斜面。
优选地，形成所述牺牲层与所述结构层的步骤包括：在所述隔离层的表面形成第一结构层；覆盖所述第一结构层形成所述牺牲层；以及在所述牺牲层中形成第二结构层和第三结构层，所述第二结构层和所述第三结构层分别与所述第一结构层接触，其中，所述第三结构层用于形成所述可动结构。
优选地，形成所述开口的步骤包括采用刻蚀工艺图案化所述钝化层以暴露部分围绕所述第三结构层的所述牺牲层，其中，刻蚀所述钝化层的刻蚀剂包括氧气。
优选地，形成所述可动结构的步骤包括采用气相腐蚀工艺腐蚀所述牺牲层，其中，腐蚀气体包括HF与C2H5OH的混合气体。
优选地，在形成所述钝化层之前，所述制造方法还包括在所述CMOS电路结构表面形成互连线，所述互连线分别与所述CMOS电路结构以及所述第二结构层接触。
优选地，在形成所述互连线之后，所述制造方法还包括覆盖所述互连线形成保护层，其中，所述钝化层分别位于所述保护层与所述第三结构层的表面。
优选地，形成所述包覆层的步骤包括：在真空状态下，将粉末状的聚对二甲苯气化；将气化后的所述聚对二甲苯裂解形成亚甲基状态；以及将亚甲基状态的所述聚对二甲苯结合形成聚对二甲苯聚合物，沉积在至少所述钝化层与所述可动结构的表面。
优选地，所述钝化层的厚度范围包括0.5μm至2μm。
优选地，所述包覆层的厚度范围包括0.05μm至0.2μm。
优选地，所述钝化层的材料包括多晶硅、Au、Ag、Pt、SiC以及Al2O3中的至少一种。
优选地，所述钝化层的材料包括聚对二甲苯。
优选地，采用真空气相沉积工艺形成所述钝化层。
根据本发明的另一方面，提供了一种制造半导体器件的方法，包括：半导体衬底；CMOS电路结构位于所述半导体衬底中；隔离层，覆盖所述半导体衬底的至少部分表面；MEMS结构，位于所述隔离层上，包括可动结构；以及钝化层，覆盖所述CMOS电路结构与至少部分所述MEMS结构的上表面。
优选地，还包括包覆层，所述包覆层至少包覆所述钝化层与所述可动结构的表面，所述包覆层的表面具有疏水性质。
优选地，所述半导体衬底具有：凸面、凹面以及连接所述凸面与所述凹面的侧面，其中，所述隔离层覆盖所述侧面与所述凹面，所述MEMS结构位于所述隔离层围绕的区域中。
优选地，所述侧面为斜面。
优选地，所述MEMS结构还包括：第一结构层，位于所述隔离层的表面；以及第二结构层，位于所述第一结构层上与所述第一结构层接触，所述可动结构位于所述第一结构层上与所述第一结构层接触，所述半导体器件还包括互连线，位于所述CMOS电路结构表面，分别与所述CMOS电路结构以及所述第二结构层接触，其中，所述可动结构经由所述第一结构层、所述第二结构层以及所述互连线与所述CMOS电路结构电连接。
优选地，还包括保护层，位于所述互连线与所述钝化层之间。
优选地，所述包覆层的材料包括聚对二甲苯。
优选地，所述钝化层的材料包括多晶硅、Au、Ag、Pt、SiC以及Al2O3中的至少一种。
优选地，所述钝化层的厚度范围包括0.5μm至2μm。
优选地，所述包覆层的厚度范围包括0.05μm至0.2μm。
优选地，所述钝化层的材料包括聚对二甲苯。
根据本发明的半导体器件及其制造方法，通过基于同一半导体衬底形成CMOS电路结构与MEMS结构，降低了CMOS电路结构与MEMS结构之间的寄生参数，并且在形成可动结构的步骤中，通过覆盖CMOS电路结构的钝化层保护了CMOS电路结构不被损伤。
根据本发明的半导体器件及其制造方法，通过利用具有疏水性质的防腐蚀材料形成钝化层，利用钝化层的疏水性改善了现有技术中MEMS器件的粘附问题。
根据本发明的半导体器件及其制造方法，通过包覆层包覆钝化层与可动结构的表面，以提供疏水表面，从而改善了现有技术中MEMS器件的粘附问题。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本公开的一些实施例，而非对本公开的限制。
图1a示出了本发明实施例的半导体器件的结构示意图。
图1b示出了图1a中的半导体衬底的结构示意图。
图2a至图2f示出了本发明实施例制造半导体器件的方法各个阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体器件。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
图1a示出了本发明实施例的半导体器件的结构示意图，图1b示出了图1a中的半导体衬底的结构示意图。
如图1a与图1b所示，本发明实施例的半导体器件包括：半导体衬底101、隔离层102、牺牲层103、CMOS电路结构、MEMS结构、互连线111、互连线隔离层115、保护层112以及钝化层113。其中，CMOS电路结构与MEMS结构基于半导体衬底101形成，CMOS电路结构位于半导体衬底101中，MEMS结构位于半导体衬底101表面。
在本实施例中，半导体衬底101具有：凸面10、凹面20以及连接凸面10与凹面20的侧面，其中，侧面例如为斜面30。CMOS电路结构包括阱区121与源漏区122。MEMS结构包括：第一结构层131、第二结构层132以及可动结构134。
CMOS电路结构的阱区121与源漏区122自凸面10延伸至半导体衬底101中。隔离层102覆盖凹面20与斜面30，MEMS结构位于所述隔离层102围绕的区域中，隔离层102用于将MEMS结构与半导体衬底101分隔，从而使得CMOS电路结构与MEMS结构分隔。其中，第一结构层131位于凹面20处的隔离层102表面，第二结构层132位于第一结构层131上并与第一结构层131接触，可动结构134位于所述第一结构层131上并与第一结构层131接触。牺牲层103围绕第二结构层132以提供机械支撑。
在本实施例中，半导体衬底101为硅衬底，隔离层102的材料包括氮化硅，牺牲层103的材料包括二氧化硅，阱区121为P型掺杂，源漏区122为N型掺杂，互连线111、第一结构层131、第二结构层132以及可动结构134的材料均包括多晶硅。
然而本发明实施例并不限于此，本领域技术人员可以根据需要对上述结构的材料或掺杂类型进行其他设置。
在本实施例中，互连线隔离层115与互连线111位于CMOS电路结构表面，其中，互连线111分别与CMOS电路结构以及第二结构层132接触。
在一些具体的实施例中，可动结构134经由第一结构层131、第二结构132层以及互连线111与CMOS电路结构中的源漏区122电连接。
在本实施例中，保护层112位于互连线111上，用于保护互连线111。钝化层113覆盖CMOS电路结构与可动结构134的上表面，用于保护CMOS电路结构与可动结构134。其中，保护层112位于互连线111与钝化层113之间。
在一些优选的实施例中，钝化层113的材料包括具有疏水性质的防腐蚀材料，例如为派瑞林(Parylene)，又称聚对二甲苯，可分为N、C、D、HT型等多种类型。由于派瑞林具有疏水性质，因此可以利用材料为派瑞林的钝化层113解决MEMS器件的粘附问题。
在一些其他实施例中，钝化层113的材料包括多晶硅、Au、Ag、Pt、SiC以及Al2O3中的至少一种。
在另一些优选的实施例中，半导体器件还包括包覆层114，包覆层114至少包覆钝化层113与可动结构134的表面，更进一步地，隔离层102、牺牲层103、保护层112、钝化层113、第一结构层131以及可动结构134暴露的表面均被包覆层114包覆。其中，包覆层114的表面具有疏水性质，使得包覆层114具有防粘附的作用。包覆层114的材料包括派瑞林。当钝化层113的材料包括多晶硅、Au、Ag、Pt、SiC以及Al2O3中的至少一种时，材料为派瑞林的包覆层114解决MEMS器件的粘附问题。
在一些具体实施例中，钝化层113的厚度范围包括0.5μm至2μm，包覆层114的厚度范围包括0.05μm至0.2μm。
图2a至图2f示出了本发明实施例半导体器件的制造方法各个阶段的截面图。
本发明实施例的方法开始于半导体衬底101，基于半导体衬底101形成集成结构，其中，集成结构包括CMOS电路结构、隔离层102、牺牲层103以及结构层，其中，结构层包括：第一结构层131、第二结构层132以及第三结构层133，CMOS电路结构位于半导体衬底101中，如图2a所示。
在该步骤中，提供具有凸面10、凹面20以及斜面30的半导体衬底101，如图1b所示，凸面10与凹面20通过斜面30连接。CMOS电路结构的阱区121与源漏区122自凸面10延伸至半导体衬底101中。隔离层102覆盖凹面20与斜面30。牺牲层103与结构层位于隔离层102围绕的区域中，并且牺牲层103与结构层位于隔离层102的表面与凸面10平齐。
在形成结构层时，先在凹面20处的隔离层102表面上形成第一结构层131。之后例如采用沉积工艺覆盖第一结构层131形成牺牲层103，然后例如采用光刻和刻蚀工艺在牺牲层103中形成多个暴露第一结构层131的开口。最后在开口中填充导电材料分别形成第二结构层132和第三结构层133。使得第二结构层132和第三结构层133分别与第一结构层131接触。
在本实施例中，半导体衬底101为硅衬底，隔离层102的材料包括氮化硅，第一结构层131、第二结构层132以及第三结构层133的材料均包括多晶硅，阱区121为P型掺杂，源漏区122为N型掺杂。
然而本发明实施例并不限于此，本领域技术人员可以根据需要对上述结构的材料或掺杂类型进行其他设置。
进一步的，在CMOS电路结构表面形成互连线111与互连线隔离层115，并覆盖互连线111、互连线隔离层115形成保护层112，如图2a所示。
在该步骤中，例如采用化学气相沉积(Chemical Vapor Deposition,CVD)工艺或物理气相沉积(Physical Vapor Deposition,PVD)分步形成互连线111与保护层112，其中，互连线111分别与CMOS电路结构中的源漏区122以及第二结构层132接触。互连线111与保护层112还覆盖了第二结构层132与围绕第二结构层132的至少部分牺牲层103，第三结构层133被暴露。
在本实施例中，互连线隔离层115例如为绝缘材料，互连线111的材料包括多晶硅。然而本发明实施例并不限于此，本领域技术人员可以根据需要对互连线111的材料进行其他设置。
进一步的，覆盖保护层112、第三结构层133与部分牺牲层103表面形成钝化层113，如图2b所示。
在该步骤中，例如采用真空气相沉积工艺形成钝化层113，其中，钝化层113的材料为具有疏水性质的防腐蚀材料，使得钝化层113具有防粘附的作用，该疏水性质的防腐蚀材料例如为聚对二甲苯。具体的，首先将固体粉末状的聚对二甲苯涂覆在沉积设备的腔体内，在真空状态下，将粉末状的聚对二甲苯气化，气化温度的范围包括150℃至170℃。然后，将气化后的聚对二甲苯在温度为650℃的条件下裂解形成亚甲基状态。最后，在常温下将亚甲基状态的聚对二甲苯结合形成稳定的聚对二甲苯聚合物，并沉积在牺牲层103、保护层112以及第三结构层133暴露的表面上。其中，在真空环境下沉积形成的钝化层113具有厚度均匀、致密、无孔、无应力的优点。
在本实施例中，钝化层113的厚度范围包括0.5μm至2μm，优选为1μm。
在一些其他实施例中，钝化层113的材料包括多晶硅、Au、Ag、Pt、SiC以及Al2O3中的至少一种。
然而本发明实施例并不限于此，本领域技术人员可以根据需要对钝化层113的材料进行其他设置。
进一步地，在钝化层113表面形成掩膜层104，如图2b所示。
在该步骤中，例如采用等离子体增强化学的气相沉积(Plasma EnhancedChemical Vapor Deposition,PECVD)工艺沉积二氧化硅掩膜层104。在本实施例中，掩膜104的厚度范围包括
Figure BDA0002351360340000091
至
Figure BDA0002351360340000092
然而本发明实施例并不限于此，本领域技术人员可以根据需要对掩膜104的材料与厚度进行其他设置。
进一步的，去除钝化层113与掩膜104的一部分以形成开口105，如图2c所示。
在该步骤中，例如先在掩膜104的表面上旋涂一层厚度为2μm的光致抗蚀剂，利用曝光、显影、刻蚀工艺图案化掩膜104。之后，利用电感耦合等离子体(inductively coupledplasma,ICP)刻蚀工艺去除暴露的钝化层113形成开口105以暴露部分围绕第三结构层133的牺牲层103，其中，刻蚀钝化层113的刻蚀剂包括氧气。最后通过在溶剂中溶解或灰化去除光致抗蚀剂。
进一步的，经开口105去除至少部分牺牲层103，使得部分结构层被释放以形成可动结构134，如图2d所示。
在该步骤中，例如采用气相腐蚀工艺经开口105去除暴露的牺牲层103，其中，腐蚀气体包括HF与C2H5OH的混合气体，HF与C2H5OH的浓度比例为1:1。
在该步骤中，由于CMOS电路结构、第二结构层132以及第三结构层被钝化层113覆盖，而钝化层113的材料优选为聚对二甲苯，这是一种保护性高分子材料，由活性小分子在基材表面“生长”出完全共形的聚合物薄膜涂层，具有其他涂层难以比拟的性能优势。根据分子结构的不同，聚对二甲苯可分为N、C、D、HT型等多种类型，主要区别在于分子上取代基不同，分子式的不同也决定了其热稳定性能和绝缘性能等有所不同。聚对二甲苯活性分子的良好穿透力能在元件内部、底部，周围形成无针孔、厚度均匀的透明绝缘涂层，给器件提供一个完整的优质防护涂层，它能涂敷到各种形状的表面，包括尖锐的棱边、裂缝里和内表面，抵御酸碱、盐雾、霉菌及各种腐蚀性气件的侵害。因此在去除牺牲层103时保护了CMOS电路结构、第二结构层132以及可动结构134不被损坏。
进一步的，去除掩膜暴露钝化层113，形成了如图2e所示的半导体器件。在优选的实施例中，由于钝化层113的材料为聚对二甲苯聚合物，是一种疏水性材料，能够显著的提高器件的疏水性，起到防粘附层的作用。
在一些其他实施例中，还需要包覆钝化层113与可动结构134的表面还可以形成包覆层114，如图2f所示。
在该步骤中，例如采用真空气相沉积工艺形成包覆层114，其中，包覆层114的材料为具有疏水性质的防腐蚀材料，例如聚对二甲苯。具体的，首先将固体粉末状的聚对二甲苯涂覆在沉积设备的腔体内，在真空状态下，将粉末状的聚对二甲苯气化，气化温度的范围包括150℃至170℃。然后，将气化后的聚对二甲苯在温度为650℃的条件下裂解形成亚甲基状态。最后，在常温下将亚甲基状态的聚对二甲苯结合形成稳定的聚对二甲苯聚合物，并沉积在器件表面。其中，包覆层114的厚度小于钝化层113的厚度，包覆层114的厚度范围包括0.05μm至0.2μm。
然而本发明实施例并不限于此，本领域技术人员可以根据需要对包覆层114的厚度进行其他设置。
由于上述聚对二甲苯的特殊性质，包覆层114提供了疏水表面，当钝化层113的材料不具有疏水性时。通过包覆层114保护器件，起到防粘附层的作用。
根据本发明的半导体器件及其制造方法，通过基于同一半导体衬底形成CMOS电路结构与MEMS结构，降低了CMOS电路结构与可动结构之间的寄生参数，并且在形成可动结构的步骤中，通过覆盖CMOS电路结构的钝化层保护了CMOS电路结构不被损伤。
根据本发明的半导体器件及其制造方法，通过利用具有疏水性质的防腐蚀材料形成钝化层，利用钝化层的疏水性改善了现有技术中MEMS器件的粘附问题。
根据本发明的半导体器件及其制造方法，通过包覆层包覆钝化层与可动结构的表面，以提供疏水表面，从而改善了现有技术中MEMS器件的粘附问题。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (26)

1.一种半导体器件的制造方法，其特征在于，包括：
在所述半导体衬底中形成CMOS电路结构；
在所述半导体衬底的至少部分表面形成隔离层；以及
在所述隔离层上形成MEMS结构，包括在所述隔离层上形成牺牲层、在所述牺牲层中形成结构层，以及去除至少部分所述牺牲层，使得部分所述结构层被释放以形成可动结构，
在形成所述可动结构之前，所述制造方法还包括在所述CMOS电路结构上和至少部分所述MEMS结构上形成钝化层。
2.根据权利要求1所述的制造方法，其特征在于，在形成所述可动结构之后，所述制造方法还包括形成包覆层，所述包覆层至少包覆所述钝化层与所述可动结构的表面，以提供疏水表面。
3.根据权利要求1或2所述的制造方法，其特征在于，所述半导体衬底具有：凸面、凹面以及连接所述凸面与所述凹面的侧面，
其中，所述隔离层覆盖所述侧面与所述凹面，所述牺牲层与所述结构层位于所述隔离层围绕的区域中。
4.根据权利要求3所述的制造方法，其特征在于，所述侧面为斜面。
5.根据权利要求3所述的制造方法，其特征在于，形成所述牺牲层与所述结构层的步骤包括：
在所述隔离层的表面形成第一结构层；
覆盖所述第一结构层形成所述牺牲层；以及
在所述牺牲层中形成第二结构层和第三结构层，所述第二结构层和所述第三结构层分别与所述第一结构层接触，
其中，所述第三结构层用于形成所述可动结构。
6.根据权利要求5所述的制造方法，其特征在于，形成所述开口的步骤包括采用刻蚀工艺图案化所述钝化层以暴露部分围绕所述第三结构层的所述牺牲层，
其中，刻蚀所述钝化层的刻蚀剂包括氧气。
7.根据权利要求6所述的制造方法，其特征在于，形成所述可动结构的步骤包括采用气相腐蚀工艺腐蚀所述牺牲层，
其中，腐蚀气体包括HF与C2H5OH的混合气体。
8.根据权利要求7所述的制造方法，其特征在于，在形成所述钝化层之前，所述制造方法还包括在所述CMOS电路结构表面形成互连线，所述互连线分别与所述CMOS电路结构以及所述第二结构层接触。
9.根据权利要求8所述的制造方法，其特征在于，在形成所述互连线之后，所述制造方法还包括覆盖所述互连线形成保护层，
其中，所述钝化层分别位于所述保护层与所述第三结构层的表面。
10.根据权利要求2所述的制造方法，其特征在于，形成所述包覆层的步骤包括：
在真空状态下，将粉末状的聚对二甲苯气化；
将气化后的所述聚对二甲苯裂解形成亚甲基状态；以及
将亚甲基状态的所述聚对二甲苯结合形成聚对二甲苯聚合物，沉积在至少所述钝化层与所述可动结构的表面。
11.根据权利要求10所述的制造方法，其特征在于，所述钝化层的厚度范围包括0.5μm至2μm。
12.根据权利要求11所述的制造方法，其特征在于，所述包覆层的厚度范围包括0.05μm至0.2μm。
13.根据权利要求10所述的制造方法，其特征在于，所述钝化层的材料包括多晶硅、Au、Ag、Pt、SiC以及Al2O3中的至少一种。
14.根据权利要求1所述的制造方法，其特征在于，所述钝化层的材料包括聚对二甲苯。
15.根据权利要求14所述的制造方法，其特征在于，采用真空气相沉积工艺形成所述钝化层。
16.一种半导体器件，其特征在于，包括：
半导体衬底；
CMOS电路结构位于所述半导体衬底中；
隔离层，覆盖所述半导体衬底的至少部分表面；
MEMS结构，位于所述隔离层上，包括可动结构；以及
钝化层，覆盖所述CMOS电路结构与至少部分所述MEMS结构的上表面。
17.根据权利要求16所述的半导体器件，其特征在于，还包括包覆层，所述包覆层至少包覆所述钝化层与所述可动结构的表面，所述包覆层的表面具有疏水性质。
18.根据权利要求16或17所述的半导体器件，其特征在于，所述半导体衬底具有：凸面、凹面以及连接所述凸面与所述凹面的侧面，
其中，所述隔离层覆盖所述侧面与所述凹面，所述MEMS结构位于所述隔离层围绕的区域中。
19.根据权利要求18所述的半导体器件，其特征在于，所述侧面为斜面。
20.根据权利要求18所述的半导体器件，其特征在于，所述MEMS结构还包括：
第一结构层，位于所述隔离层的表面；
以及第二结构层，位于所述第一结构层上与所述第一结构层接触，所述可动结构位于所述第一结构层上与所述第一结构层接触，
所述半导体器件还包括互连线，位于所述CMOS电路结构表面，分别与所述CMOS电路结构以及所述第二结构层接触，
其中，所述可动结构经由所述第一结构层、所述第二结构层以及所述互连线与所述CMOS电路结构电连接。
21.根据权利要求20所述的半导体器件，其特征在于，还包括保护层，位于所述互连线与所述钝化层之间。
22.根据权利要求17所述的半导体器件，其特征在于，所述包覆层的材料包括聚对二甲苯。
23.根据权利要求22所述的半导体器件，其特征在于，所述钝化层的材料包括多晶硅、Au、Ag、Pt、SiC以及Al2O3中的至少一种。
24.根据权利要求23所述的半导体器件，其特征在于，所述钝化层的厚度范围包括0.5μm至2μm。
25.根据权利要求24所述的半导体器件，其特征在于，所述包覆层的厚度范围包括0.05μm至0.2μm。
26.根据权利要求16所述的半导体器件，其特征在于，所述钝化层的材料包括聚对二甲苯。
CN201911416610.9A 2019-12-31 2019-12-31 半导体器件及其制造方法 Active CN111170266B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911416610.9A CN111170266B (zh) 2019-12-31 2019-12-31 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911416610.9A CN111170266B (zh) 2019-12-31 2019-12-31 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111170266A true CN111170266A (zh) 2020-05-19
CN111170266B CN111170266B (zh) 2023-07-21

Family

ID=70623952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911416610.9A Active CN111170266B (zh) 2019-12-31 2019-12-31 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111170266B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113448080A (zh) * 2021-09-01 2021-09-28 北京中科海芯科技有限公司 Mems振镜及其制作方法

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101100280A (zh) * 2006-07-04 2008-01-09 探微科技股份有限公司 制作悬浮结构与腔体的方法
JP2008105157A (ja) * 2006-10-27 2008-05-08 Seiko Epson Corp Ｍｅｍｓ・半導体複合回路の製造方法
JP2009051005A (ja) * 2008-09-30 2009-03-12 Seiko Epson Corp Ｍｅｍｓ・半導体複合回路の製造方法
CN102583224A (zh) * 2012-03-08 2012-07-18 北京大学 一种mems和ic单片集成方法
CN103350983A (zh) * 2013-07-01 2013-10-16 广东合微集成电路技术有限公司 一种集成晶圆级真空封装的mems器件及其制造方法
CN104120382A (zh) * 2014-06-16 2014-10-29 杭州江南电机有限公司 对电机定子铁芯表面进行纳米薄膜涂覆方法
CN104233228A (zh) * 2014-07-18 2014-12-24 许昌学院 一种全自动非接触式真空镀膜方法与设备
CN104249991A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 Mems器件及其制作方法
CN104627948A (zh) * 2013-11-07 2015-05-20 罗伯特·博世有限公司 微机械传感器设备以及相应的制造方法
CN105185803A (zh) * 2015-08-31 2015-12-23 上海集成电路研发中心有限公司 背照式混合成像探测器像元结构及其制备方法
CN105399043A (zh) * 2014-09-04 2016-03-16 因文森斯公司 用于集成装置的释放化学物质保护
CN106115607A (zh) * 2016-06-30 2016-11-16 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN106365104A (zh) * 2016-09-23 2017-02-01 杭州士兰集成电路有限公司 Mems器件制造方法及mems器件
CN108147360A (zh) * 2018-01-08 2018-06-12 杭州士兰微电子股份有限公司 Mems结构、mems组件及其制造方法
CN108600928A (zh) * 2018-04-20 2018-09-28 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN109524417A (zh) * 2018-11-27 2019-03-26 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN109665488A (zh) * 2018-12-29 2019-04-23 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN109987573A (zh) * 2019-04-02 2019-07-09 武汉耐普登科技有限公司 半导体结构及其制造方法
CN112897457A (zh) * 2021-04-08 2021-06-04 无锡韦尔半导体有限公司 半导体器件及其制造方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101100280A (zh) * 2006-07-04 2008-01-09 探微科技股份有限公司 制作悬浮结构与腔体的方法
JP2008105157A (ja) * 2006-10-27 2008-05-08 Seiko Epson Corp Ｍｅｍｓ・半導体複合回路の製造方法
JP2009051005A (ja) * 2008-09-30 2009-03-12 Seiko Epson Corp Ｍｅｍｓ・半導体複合回路の製造方法
CN102583224A (zh) * 2012-03-08 2012-07-18 北京大学 一种mems和ic单片集成方法
CN104249991A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 Mems器件及其制作方法
CN103350983A (zh) * 2013-07-01 2013-10-16 广东合微集成电路技术有限公司 一种集成晶圆级真空封装的mems器件及其制造方法
CN104627948A (zh) * 2013-11-07 2015-05-20 罗伯特·博世有限公司 微机械传感器设备以及相应的制造方法
CN104120382A (zh) * 2014-06-16 2014-10-29 杭州江南电机有限公司 对电机定子铁芯表面进行纳米薄膜涂覆方法
CN104233228A (zh) * 2014-07-18 2014-12-24 许昌学院 一种全自动非接触式真空镀膜方法与设备
CN105399043A (zh) * 2014-09-04 2016-03-16 因文森斯公司 用于集成装置的释放化学物质保护
CN105185803A (zh) * 2015-08-31 2015-12-23 上海集成电路研发中心有限公司 背照式混合成像探测器像元结构及其制备方法
CN106115607A (zh) * 2016-06-30 2016-11-16 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN106365104A (zh) * 2016-09-23 2017-02-01 杭州士兰集成电路有限公司 Mems器件制造方法及mems器件
CN108147360A (zh) * 2018-01-08 2018-06-12 杭州士兰微电子股份有限公司 Mems结构、mems组件及其制造方法
CN108600928A (zh) * 2018-04-20 2018-09-28 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN109524417A (zh) * 2018-11-27 2019-03-26 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN109665488A (zh) * 2018-12-29 2019-04-23 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN109987573A (zh) * 2019-04-02 2019-07-09 武汉耐普登科技有限公司 半导体结构及其制造方法
CN112897457A (zh) * 2021-04-08 2021-06-04 无锡韦尔半导体有限公司 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113448080A (zh) * 2021-09-01 2021-09-28 北京中科海芯科技有限公司 Mems振镜及其制作方法

Also Published As

Publication number Publication date
CN111170266B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US11736037B2 (en) MEMS structure and method of forming same
US10107830B2 (en) Method of forming capacitive MEMS sensor devices
US7342263B2 (en) Circuit device
US6624063B2 (en) Semiconductor device having low dielectric layer and method of manufacturing thereof
EP1860417B1 (en) A pressure sensor having a chamber and a method for fabricating the same
JP5204171B2 (ja) 電気部品およびその製造方法
US8426934B2 (en) Micro-electro-mechanical system device and method for making same
US8324006B1 (en) Method of forming a capacitive micromachined ultrasonic transducer (CMUT)
US7787352B2 (en) Method for processing a MEMS/CMOS cantilever based memory storage device
TWI634068B (zh) 半導體微機電系統結構及其製造方法
US20080318392A1 (en) Shallow trench isolation structure and method for forming the same
US8955212B2 (en) Method for manufacturing a micro-electro-mechanical microphone
US20140151823A1 (en) Mems devices and methods of forming same
JP2009164481A (ja) 半導体装置及びその製造方法
US11257679B2 (en) Method for removing a sacrificial layer on semiconductor wafers
TWI512800B (zh) 電子組件及其製造方法
US20150284242A1 (en) Electrical component and method of manufacturing the same
CN111170266B (zh) 半导体器件及其制造方法
CN109205548A (zh) 微电子机械系统（mems）装置及其制造方法
US9154886B2 (en) Capacitive transducer manufacturing method, and multi-function device
US5719087A (en) Process for bonding pad protection from damage
CN107176587B (zh) 制造微机电系统mems装置的方法
TWI542019B (zh) 壓力感測器以及其製造方法
US7321156B2 (en) Device for capacitive pressure measurement and method for manufacturing a capacitive pressure measuring device
KR20030088847A (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant