CN111162085B - 三维存储器及其制作方法 - Google Patents

三维存储器及其制作方法 Download PDF

Info

Publication number
CN111162085B
CN111162085B CN202010001561.9A CN202010001561A CN111162085B CN 111162085 B CN111162085 B CN 111162085B CN 202010001561 A CN202010001561 A CN 202010001561A CN 111162085 B CN111162085 B CN 111162085B
Authority
CN
China
Prior art keywords
layer
metal
dimensional memory
stack
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010001561.9A
Other languages
English (en)
Other versions
CN111162085A (zh
Inventor
伍术
黄诗琪
薛磊
华子群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010001561.9A priority Critical patent/CN111162085B/zh
Publication of CN111162085A publication Critical patent/CN111162085A/zh
Application granted granted Critical
Publication of CN111162085B publication Critical patent/CN111162085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种三维存储器及其制作方法。所述三维存储器包括：衬底；形成于所述衬底上的堆栈层；形成于所述堆栈层上方的封装层；以及，与所述封装层连接，并沿垂直于所述衬底的纵向延伸至所述堆栈层底部的衬底上的金属通道组件；其中，所述金属通道组件供氢通过并扩散至所述堆栈层，从而提高堆栈层中栅极界面的修复效果，进而提高三维存储器件的性能。

Description

三维存储器及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器及其制作方法。
背景技术
在三维存储器的堆栈层中制作存储单元串时，会在堆栈层中蚀刻沟道孔(chanelhole)，而沟道孔的蚀刻容易对堆栈层中的栅极界面造成损坏，因此需采用氢气(氢)对堆栈层中损坏的栅极界面进行修复。
现有技术中，氢气在三维存储器中主要有两个传输通道，主要传输通道为由钝化层通过介质层传输至沟道孔中的存储单元串，进而扩散至堆栈层；次要传输通道为由钝化层通过金属连线传输至沟道孔中的存储单元串，进而扩散至堆栈层。由于氢气传输通道的介质主要为氮化物、氧化物等绝缘体，而绝缘体的扩散效率较低，堆栈层的叠层高度较高，导致氢气无法充分扩散至存储单元串的底部，从而无法修复靠近堆栈层底部的栅极界面，进而影响三维存储器件的性能。
发明内容
本发明实施例提供一种三维存储器及其制作方法，能够提高堆栈层中栅极界面的修复效果，进而提高三维存储器件的性能。
本发明实施例提供了一种三维存储器，包括：
衬底；
形成于所述衬底上的堆栈层；
形成于所述堆栈层上方的封装层；以及，
与所述封装层连接，并沿垂直于所述衬底的纵向延伸至所述堆栈层底部的衬底上的金属通道组件；
其中，所述金属通道组件供氢通过并扩散至所述堆栈层。
在本发明一些实施例中，所述金属通道组件包括至少一个第一金属通道；
所述第一金属通道与所述封装层连接，并纵向贯穿所述堆栈层。
在本发明一些实施例中，所述三维存储器还包括纵向贯穿所述堆栈层的半导体沟道和导电通道；
所述第一金属通道与所述半导体沟道、所述导电通道间隔设置。
在本发明一些实施例中，所述第一金属通道包括纵向堆叠的多个金属层。
在本发明一些实施例中，所述金属通道组件包括金属保护层和至少一个第二金属通道；
所述金属保护层围绕所述堆栈层的周侧设置，且纵向延伸至所述堆栈层底部的衬底上；所述第二金属通道与所述封装层连接，且纵向延伸至所述金属保护层。
在本发明一些实施例中，所述第二金属通道包括纵向堆叠的多个金属层。
在本发明一些实施例中，所述金属层包括铜、铝和钨中的任意一种。
在本发明一些实施例中，所述三维存储器还包括设置在所述堆栈层与所述封装层之间的外围电路层，所述外围电路层中设有外围电路；
所述金属通道组件纵向贯穿所述外围电路层，且与所述外围电路间隔设置。
在本发明一些实施例中，所述三维存储器还包括设置在所述外围电路层与所述封装层之间的互联层，且所述互联层中设有导电线路；
所述金属通道组件纵向贯穿所述互联层，且与所述导电线路间隔设置。
在本发明一些实施例中，所述封装层包括含氢物质。
相应地，本发明实施例还提供了一种三维存储器的制作方法，包括：
提供衬底；
在所述衬底上形成堆栈层；
形成金属通道组件，且所述金属通道组件沿垂直于所述衬底的纵向延伸至所述堆栈层底部的衬底上；以及，
在所述堆栈层的上方形成封装层，且所述封装层与所述金属通道组件连接；
其中，所述金属通道组件供氢通过并扩散至所述堆栈层。
本发明的有益效果为：通过设置金属通道组件，且该金属通道组件与封装层连接，并沿垂直于堆栈层的纵向延伸至堆栈层底部的衬底上，以便对封装层进行加热后，封装层生成的氢气能够通过金属通道组件扩散至整个堆栈层，保证堆栈层中受损的栅极界面全部得以修复，提高栅极界面的修复效果，进而提高三维存储器的性能。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的三维存储器的一个结构示意图；
图2为本发明实施例提供的三维存储器的另一个结构示意图；
图3为本发明实施例提供的三维存储器的制作方法的一个流程示意图。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
参见图1，是本发明实施例提供的三维存储器的结构示意图。
如图1所示，本发明实施例提供的三维存储器包括衬底6、堆栈层1、封装层2和金属通道组件3。其中，堆栈层1形成于衬底6上，封装层2形成于堆栈层1的上方，金属通道组件3与封装层2连接，并沿垂直于衬底6的纵向延伸至堆栈层2底部的衬底6上。
衬底6为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。另外，衬底6还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，衬底6还可以为叠层结构，例如Si/SiGe等，衬底6还可以包括其他外延结构，例如SGOI(绝缘体上锗硅)等。
堆栈层1中包括横向延伸的栅极层，在蚀刻纵向贯穿堆栈层1的沟道孔(沟道孔中形成半导体沟道14)和通道孔(通道孔中形成导体通道15)时，堆栈层1中的栅极层被沟道孔和通道孔贯穿，导致栅极层与沟道孔、通道孔之间的界面(即栅极界面)被损坏。若未对损坏的栅极界面进行修复，使损坏的栅极界面保留在三维存储器中，则会影响栅极层的性能，进而影响三维存储器的性能。因此在三维存储器封装后，即设置封装层2后，需要封装层2通过金属通道组件3向堆栈层1提供氢气(氢)，以通过氢气对堆栈层1中的栅极界面进行全面修复。
具体地，如图2所示，堆栈层1包括多个交替堆叠设置的栅极层11与层间绝缘层12。其中，栅极层11的材料包括但不限于钨、钴、铜、铝、掺杂硅或掺杂硅化物，层间绝缘层12的材料包括但不限于氧化硅、氮化硅和氮氧化硅中的任意一种或多种组合。堆栈层1中的沟道孔和通道孔纵向贯穿多个交替堆叠的栅极层11与层间绝缘层12，沟道孔、通道孔与栅极层11之间的界面即为栅极界面13，如图2所示。
封装层2可以分为两层，即供氢层21和隔绝层22。隔绝层22与金属通道组件3连接，用于隔绝水氧进入三维存储器中。隔绝层22的材料可以包括氧化硅、氮化硅等无机材料。供氢层21位于隔绝层22远离金属通道组件3的一侧，供氢层21包括含氢物质，用于提供修复栅极界面13的氢气。供氢层21中的含氢物质含有氢键，受热后，氢键断裂形成氢气。
金属通道组件3是由金属构成的通道组件，金属通道组件3纵向延伸，向上可以连接封装层2中的隔绝层22，向下可以延伸至堆栈层2底部的衬底6上。金属通道组件3的材料可以是任意金属或组合，例如铜、铝、钨等，在此不做具体限制。金属的扩散效率高于绝缘材料的扩散效率，如表1所示。
Figure BDA0002353683000000051
表1
由表1可以看出，氢气在金属材料(如W、Cu、Al)中的扩散效率高于氢气在绝缘材料(如SiO2)中的扩散效率，使得等量氢气在金属材料中的扩散范围更大。
由于在多个交替堆叠的栅极层11与层间绝缘层12中蚀刻沟道孔和通道孔会导致栅极层的界面受损，因此在形成封装层2后，对封装层2进行加热，使封装层2中的供氢层21生成氢气，氢气通过隔绝层22扩散至金属通道组件3，由于金属的扩散效率高，使氢气能够通过金属通道组件3纵向扩散至堆栈层1的底部，同时金属通道组件3中的氢气可以通过层间缝隙横向扩散至堆栈层1中的全部栅极界面13，保证堆栈层1中的所有受损栅极界面13能够得以修复，有效提高修复效果，进而提高三维存储器的性能。
在一个优选地实施方式中，如图2所示，所述金属通道组件3包括至少一个第一金属通道31；所述第一金属通道31与所述封装层2连接，并纵向贯穿所述堆栈层1。
其中，第一金属通道31的一端连接封装层2中的隔绝层22，另一端形成于堆栈层1中。形成于堆栈层1中的部分第一金属通道31可以通过在堆栈层1中设置纵向贯穿堆栈层1的孔或沟道，进而在孔或沟道中填充金属材料制得。金属材料可以是任意金属或组合，例如铜、铝、钨等。
进一步地，如图2所示，所述三维存储器还包括纵向贯穿所述堆栈层1的半导体沟道14和导电通道15；所述第一金属通道31与所述半导体沟道14、所述导电通道15间隔设置。
其中，半导体沟道14为形成在堆栈层1的沟道孔中的存储单元串，存储单元串与堆栈层1中的每个栅极层11构成一个存储单元，堆栈层1中交替堆叠的栅极层11与层间绝缘层12越多，构成的存储单元越多，器件的集成度越高。导电通道15为形成于堆栈层1中的阵列共源极，用于实现存储单元串的源极共连。
半导体沟道14由非结晶、多结晶或单晶制成。半导体沟道14的周侧还可以设置介质层(图中未示出)，且介质层贯穿堆栈层1。介质层可以包括隧道层、存储单元层和阻隔层。其中，隧道层的材料可以包括氧化硅、氮化硅、氮氧化硅等氧化物，存储单元层可以为包括含量子点或纳米晶体的绝缘层，阻隔层的材料可以包括氧化硅等氧化物。
本发明实施例将第一金属通道31与半导体沟道14、导电通道15间隔设置，即将第一金属通道31设置在堆栈层1中不具有器件(半导体沟道14和导电通道15)的空闲位置，使第一金属通道31与堆栈层1中的器件相互不导电，保证第一金属通道31不会对堆栈层1的单位存储密度产生影响。
需要说明的是，第一金属通道31的个数不做具体限定，只要堆栈层1中具有空闲位置，即可设置第一金属通道31，以保证足够多的氢气通过第一金属通道31纵向扩散至堆栈层1的底部，并通过层间缝隙横向扩散至整个堆栈层1，实现对堆栈层1中损坏的栅极界面13的全面修复。
在另一个优选地实施方式中，如图2所示，所述金属通道组件3包括金属保护层32和至少一个第二金属通道33；所述金属保护层32围绕所述堆栈层1的周侧设置，且纵向延伸至所述堆栈层1底部的衬底6上；所述第二金属通道33与所述封装层2连接，且纵向延伸至所述金属保护层32。
其中，金属保护层32与堆栈层1在纵向上的长度可以相同，即在纵向上，金属保护层32的顶面与堆栈层1的顶面平齐，金属保护层32的底面与堆栈层1的底面平齐。金属保护层32的材料可以包括铜、铝和钨中的任意一种，也可以是其他金属材料，在此不做具体限定。金属保护层32用于对堆栈层1进行保护，同时可以作为氢气的传输通道。
由于堆栈层1与封装层2之间还设有其他膜层，金属保护层32与封装层2未直接连接，因此还需设置第二金属通道33，以连接金属保护层32和封装层2。具体地，第二金属通道33的一端连接封装层2中的隔绝层22，另一端连接金属保护层32，使第二金属通道33与金属保护层32共同构成金属通道组件3，实现氢气的传输。
需要说明的是，金属保护层32围绕堆栈层1周侧设置，不会影响堆栈层1的单位存储密度，且将用于保护堆栈层1的金属保护层32用来传输氢气，避免增加制作工艺的复杂度。另外，第二金属通道33的个数不做具体限定，可以通过设置足够多的第二金属通道33，以保证足够多的氢气通过第二金属通道33纵向扩散至金属保护层32，再通过金属保护层32纵向扩散至堆栈层1的底部，并通过层间缝隙横向扩散至整个堆栈层1，实现对堆栈层1中损坏的栅极界面13的全面修复。
在本发明一些实施例中，如图1和图2所示，所述三维存储器还包括设置在所述堆栈层1与所述封装层2之间的外围电路层4，所述外围电路层4中设有外围电路(图中未示出)；所述金属通道组件3纵向贯穿所述外围电路层4，且与所述外围电路间隔设置。
具体地，在金属通道组件3包括至少一个第一金属通道31时，第一金属通道31纵向贯穿堆栈层1和外围电路层4，且与半导体沟道14、导电通道15、外围电路间隔设置。在金属通道组件3包括金属保护层32和至少一个第二金属通道33时，第二金属通道33纵向贯穿外围电路层4，且与外围电路间隔设置。
外围电路层4中的外围电路可以包括多个晶体管。金属通道组件3与外围电路间隔设置，即金属通道组件3设置在外围电路层4中不具有外围电路的空闲位置，使金属通道组件3与外围电路层4中的外围电路相互不导电，保证金属通道组件3的设置不会对三维存储器的性能产生不良影响。
在本发明一些实施例中，如图1和图2所示，所述三维存储器还包括设置在所述外围电路层4与所述封装层2之间的互联层5，且所述互联层5中设有导电线路(图中未示出)；所述金属通道组件3纵向贯穿所述互联层5，且与所述导电线路间隔设置。
具体地，在金属通道组件3包括至少一个第一金属通道31时，第一金属通道31纵向贯穿堆栈层1、互联层5和外围电路层4，且与半导体沟道14、导电通道15、导电线路、外围电路间隔设置。在金属通道组件3包括金属保护层32和至少一个第二金属通道33时，第二金属通道33纵向贯穿互联层5和外围电路层4，且与导电线路、外围电路间隔设置。
互联层5中的导电线路与堆栈层1中的导电通道15、外围电路层4中的外围电路电性连接，实现电信号的传导。金属通道组件3与导电线路间隔设置，即金属通道组件3设置在互联层5中不具有导电线路的空闲位置，使金属通道组件3与互联层5中的导电线路相互不导电，保证金属通道组件3的设置不会对三维存储器的性能产生不良影响。
在本发明一些实施例中，金属通道组件3可以包括纵向堆叠的多个金属层，且每个金属层可以包括铜、铝和钨中的任意一种。
在金属通道组件3包括至少一个第一金属通道31时，第一金属通道31可以包括纵向堆叠的多个金属层，例如第一金属通道31包括依次堆叠的第一金属层、第二金属层和第三金属层，其中第一金属层贯穿堆栈层1，第二金属层贯穿互联层5，且第三金属层贯穿外围电路层4。
在金属通道组件3包括金属保护层32和至少一个第二金属通道33时，第二金属通道33可以包括纵向堆叠的多个金属层，例如第二金属通道33包括依次堆叠的第四金属层和第五金属层，其中，第四金属层贯穿互联层5，第五金属层贯穿外围电路层4。
由上述可知，本发明实施例提供的三维存储器，能够通过设置金属通道组件，且该金属通道组件与封装层连接，并沿垂直于堆栈层的纵向延伸至堆栈层底部的衬底上，以便对封装层进行加热后，封装层生成的氢气能够通过金属通道组件扩散至整个堆栈层，保证堆栈层中受损的栅极界面全部得以修复，提高栅极界面的修复效果，进而提高三维存储器的性能。
相应地，本发明实施例还提供一种三维存储器的制作方法，能够制作上述实施例中的三维存储器。
参见图3，是本发明实施例提供的三维存储器的制作方法的流程示意图。
如图3所示，本实施例提供一种三维存储器的制作方法，所述方法包括：
301、提供衬底。
302、在所述衬底上形成堆栈层。
本发明实施例中，堆栈层可以形成在衬底上，具体地，在衬底上形成多个交替堆叠的栅极层与层间绝缘层，构成堆栈层。进而在多个交替堆叠的栅极层与层间绝缘层中蚀刻纵向贯穿堆栈层的沟道孔和通道孔，其中，沟道孔中形成纵向贯穿堆栈层的半导体沟道，通道孔中形成纵向贯穿堆栈层的导电通道。
303、形成金属通道组件，且所述金属通道组件沿垂直于所述衬底的纵向延伸至所述堆栈层底部的衬底上，其中，所述金属通道组件供氢通过并扩散至所述堆栈层。
本发明实施例中，堆栈层的上方还可形成互联层，互联层的上方还可形成外围电路层。金属通道组件向下延伸至堆栈层底部的衬底上，且向上贯穿互联层和外围电路层，且金属通道组件与堆栈层中的半导体沟道和金属通道、互联层中的导电线路、外围线路层中的外围线路间隔设置。
在一个优选地实施方式中，金属通道组件包括纵向贯穿堆栈层的至少一个第一金属通道。在形成堆栈层后，在堆栈层中蚀刻沟道孔和通道孔的同时，可以在堆栈层中形成纵向贯穿堆栈层的第一通孔，且第一通孔与沟道孔、通道孔间隔设置，进而在第一通孔中填充金属，形成第一金属层。进而，在堆栈层上形成互联层，并在互联层中形成纵向贯穿互联层的第二通孔，第二通孔与第一通孔相连通，并在第二通孔中填充金属，形成与第一金属层连接的第二金属层。进而，在互联层上形成外围电路层，并在外围电路层中形成纵向贯穿外围电路层的第三通孔，第三通孔与第二通孔相连通，并在第三通孔中填充金属，形成与第二金属层连接的第三金属层。第一金属层、第二金属层和第三金属层的材料可以相同，也可以不同，在此不做具体限定。第一金属层、第二金属层和第三金属层即可构成第一金属通道。
在另一个优选地实施方式中，金属通道组件包括围绕堆栈层周侧设置的金属保护层以及纵向延伸连接金属保护层的至少一个第二金属通道。在形成堆栈层后，在堆栈层的周侧形成金属保护层，且金属保护层的底面与堆栈层的底面平齐，金属保护层的顶面与堆栈层的顶面平齐。进而，在堆栈层和金属保护层上形成互联层，并在互联层中形成纵向贯穿互联层的第四通孔，以裸露出金属保护层，并在第四通孔中填充金属，形成与金属保护层连接的第四金属层。进而，在互联层上形成外围电路层，并在外围电路层中形成纵向贯穿外围电路层的第五通孔，第五通孔与第四通孔相连通，并在第五通孔中填充金属，形成与第四金属层连接的第五金属层。金属保护层、第四金属层和第五金属层的材料可以相同，也可以不同，在此不做具体限定。第四金属层和第五金属层即可构成第二金属通道。
304、在所述堆栈层的上方形成封装层，且所述封装层与所述金属通道组件连接。
本发明实施例中，封装层可以设置在外围电路层上，并与贯穿外围电路层的金属通道组件连接。封装层用于隔绝水氧进入三维存储器，同时可以提供氢气。封装层中具有含氢物质，在加热时，含氢物质中的氢键断裂生成氢气，氢气通过金属通道组件纵向扩散至堆栈层的底部，并通过层间缝隙横向扩散至整个堆栈层，实现对堆栈层中损坏的栅极界面的全面修复。
本发明实施例提供的三维存储器的制作方法，能够通过设置金属通道组件，且该金属通道组件与封装层连接，并沿垂直于堆栈层的纵向延伸至堆栈层底部的衬底上，以便对封装层进行加热后，封装层生成的氢气能够通过金属通道组件扩散至整个堆栈层，保证堆栈层中受损的栅极界面全部得以修复，提高栅极界面的修复效果，进而提高三维存储器的性能。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (11)

1.一种三维存储器，其特征在于，包括：
半导体衬底；
形成于所述衬底上的堆栈层；
形成于所述堆栈层上方的封装层；以及，
与所述封装层连接，并沿垂直于所述衬底的纵向延伸至所述堆栈层底部的衬底上的金属通道组件；所述金属通道组件包括围绕所述堆栈层周侧设置的金属保护层；
其中，所述金属通道组件供氢通过并扩散至所述堆栈层。
2.根据权利要求1所述的三维存储器，其特征在于，所述金属通道组件还包括至少一个第一金属通道；
所述第一金属通道与所述封装层连接，并纵向贯穿所述堆栈层。
3.根据权利要求2所述的三维存储器，其特征在于，所述三维存储器还包括纵向贯穿所述堆栈层的半导体沟道和导电通道；
所述第一金属通道与所述半导体沟道、所述导电通道间隔设置。
4.根据权利要求2所述的三维存储器，其特征在于，所述第一金属通道包括纵向堆叠的多个金属层。
5.根据权利要求1所述的三维存储器，其特征在于，所述金属通道组件还包括至少一个第二金属通道；
所述金属保护层围绕所述堆栈层的周侧设置，且纵向延伸至所述堆栈层底部的衬底上；所述第二金属通道与所述封装层连接，且纵向延伸至所述金属保护层。
6.根据权利要求5所述的三维存储器，其特征在于，所述第二金属通道包括纵向堆叠的多个金属层。
7.根据权利要求4或6所述的三维存储器，其特征在于，所述金属层包括铜、铝和钨中的任意一种。
8.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括设置在所述堆栈层与所述封装层之间的外围电路层，所述外围电路层中设有外围电路；
所述金属通道组件纵向贯穿所述外围电路层，且与所述外围电路间隔设置。
9.根据权利要求8所述的三维存储器，其特征在于，所述三维存储器还包括设置在所述外围电路层与所述封装层之间的互联层，且所述互联层中设有导电线路；
所述金属通道组件纵向贯穿所述互联层，且与所述导电线路间隔设置。
10.根据权利要求1所述的三维存储器，其特征在于，所述封装层包括含氢物质。
11.一种三维存储器的制作方法，其特征在于，包括：
提供半导体衬底；
在所述衬底上形成堆栈层；
形成金属通道组件，且所述金属通道组件沿垂直于所述衬底的纵向延伸至所述堆栈层底部的衬底上；所述金属通道组件包括围绕所述堆栈层周侧设置的金属保护层；以及，
在所述堆栈层的上方形成封装层，且所述封装层与所述金属通道组件连接；
其中，所述金属通道组件供氢通过并扩散至所述堆栈层。
CN202010001561.9A 2020-01-02 2020-01-02 三维存储器及其制作方法 Active CN111162085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010001561.9A CN111162085B (zh) 2020-01-02 2020-01-02 三维存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010001561.9A CN111162085B (zh) 2020-01-02 2020-01-02 三维存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN111162085A CN111162085A (zh) 2020-05-15
CN111162085B true CN111162085B (zh) 2023-04-18

Family

ID=70561124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010001561.9A Active CN111162085B (zh) 2020-01-02 2020-01-02 三维存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN111162085B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331664B (zh) * 2020-10-12 2021-11-09 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN112820735B (zh) * 2021-01-28 2023-06-16 长江存储科技有限责任公司 三维存储器及其制作方法
CN113809000A (zh) * 2021-09-03 2021-12-17 长江存储科技有限责任公司 金属连接线的制作方法及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712986A (zh) * 2018-11-27 2019-05-03 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109712989A (zh) * 2018-12-29 2019-05-03 长江存储科技有限责任公司 一种三维存储器
CN109727990A (zh) * 2018-12-29 2019-05-07 长江存储科技有限责任公司 一种三维存储器及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468413B2 (en) * 2018-04-06 2019-11-05 Sandisk Technologies Llc Method for forming hydrogen-passivated semiconductor channels in a three-dimensional memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712986A (zh) * 2018-11-27 2019-05-03 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109712989A (zh) * 2018-12-29 2019-05-03 长江存储科技有限责任公司 一种三维存储器
CN109727990A (zh) * 2018-12-29 2019-05-07 长江存储科技有限责任公司 一种三维存储器及其制造方法

Also Published As

Publication number Publication date
CN111162085A (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
CN111162085B (zh) 三维存储器及其制作方法
CN111370423B (zh) 三维存储器及其制作方法
US9627397B2 (en) Memory device and method for fabricating the same
KR20200133630A (ko) 집적회로 소자 및 그 제조 방법
CN102593021A (zh) 芯片层叠和3-d电路的热传导
CN113078156B (zh) 半导体结构及其形成方法
US10332835B2 (en) Memory device and method for fabricating the same
US11562976B2 (en) Semiconductor device and manufacturing method thereof
CN112820735B (zh) 三维存储器及其制作方法
US11881430B2 (en) Semiconductor device
TW202201700A (zh) 半導體結構
JP2023531212A (ja) 三次元メモリデバイスのコンタクトパッドおよびその製造方法
CN113178431B (zh) 半导体结构及其制备方法
TW202133324A (zh) 半導體結構及其形成方法
US6642604B2 (en) Semiconductor device with resistor layer having heat radiation path to semiconductor substrate
US11963358B2 (en) Semiconductor memory device and method of fabricating the same
CN112236859A (zh) 具有屏蔽结构的半导体器件
US9698103B2 (en) Semiconductor device and manufacturing method therefor
JP3028061B2 (ja) Ｓｏｉ構造の半導体装置及び半導体ゲートアレイ
TW406394B (en) Ion-replulsion structure used in the fuse window
US20220406810A1 (en) Semiconductor device and method of manufacturing the same
CN112701123B (zh) 半导体器件及其制备方法
KR20160131751A (ko) 배선 구조물, 배선 구조물의 형성 방법 및 반도체 장치의 제조 방법
CN117810267B (zh) 一种栅极嵌埋式mosfet器件及其制造方法
US20230378110A1 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant