CN111161941A - 电感器及其制造方法，封装模块及其制造方法 - Google Patents

电感器及其制造方法，封装模块及其制造方法 Download PDF

Info

Publication number
CN111161941A
CN111161941A CN202010064374.5A CN202010064374A CN111161941A CN 111161941 A CN111161941 A CN 111161941A CN 202010064374 A CN202010064374 A CN 202010064374A CN 111161941 A CN111161941 A CN 111161941A
Authority
CN
China
Prior art keywords
winding
inductor
magnetic core
post
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010064374.5A
Other languages
English (en)
Inventor
代克
危建
颜佳佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei silijie Semiconductor Technology Co.,Ltd.
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN202010064374.5A priority Critical patent/CN111161941A/zh
Publication of CN111161941A publication Critical patent/CN111161941A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/08—Cooling; Ventilating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/30—Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
    • H01F27/306—Fastening or mounting coils or windings on core, casing or other support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明公开了一种电感器及其制造方法以及一种封装模块及其制造方法，所述电感器包括磁芯，以及绕组，包括绕组外圈和位于所述绕组外圈内部的绕组中柱；其中，所述绕组中柱被所述磁芯围绕，所述磁芯被所述绕组外圈包裹，使得所述磁芯的上表面裸露。因为所绕组外圈包裹着所述磁芯，则所述绕组的截面积变大，电流流过所述绕组的面积增大，从而减小了电感器的电流阻抗，导致电感的损耗变小。另外，所述电感器的气隙被所述绕组包围，当所述电感器应用于高频场合时，不会对外产生电磁干扰。

Description

电感器及其制造方法，封装模块及其制造方法
技术领域
本发明涉及一种半导体技术，更具体地说，涉及一种电感器及其制造方法以及一种封装模块及其制造方法。
背景技术
由于开关频率的提升能显著的减小磁性元件的体积，目前的IC封装集成电源为了提高电源的整体功率密度，不断的向高频化发展。电源产品对磁性元件的电感量要求越来越低，而对大功率，大电流电感而言，直流阻抗非常重要，其直接决定电感的损耗。目前的电感种类很多，在大电流应用中，提出很多单匝电感方案的结构，如图1所示的电感结构100，所述电感结构100包括磁芯102，绕组100以及上盖101。所述电感结构的好处在于有较高的窗口填充率，但缺点是在大电流的应用场合中，绕组的DCR(直流电阻)损耗较高，而不容易散掉。且在高频应用中，由于所述电感结构的气隙外露，容易对外产生电磁干扰。
发明内容
有鉴于此，本发明提供了一种电感器及其制造方法，封装模块及其制造方法，以减小电感器的直流阻抗。
根据本发明的第一方面，提供一种电感器，包括：磁芯，以及绕组，包括绕组外圈和位于所述绕组外圈内部的绕组中柱；其中，所述绕组中柱被所述磁芯围绕，所述磁芯被所述绕组外圈包裹，使得所述磁芯的上表面裸露。
优选地，所述绕组外圈为一具有顶部开口的闭合结构。
优选地，所述绕组中柱为位于所述闭合结构内部的一柱体。
优选地，所述绕组中柱与所述闭合结构的侧壁不接触，所述绕组中柱与所述述闭合结构的侧壁之间留有预定的空间。
优选地，所述预定的空间用于容纳所述磁芯。
优选地，所述磁芯具有一用于容纳所述绕组中柱的开孔。
优选地，所述绕组为金属材料。
优选地，所述电感器的气隙开在所述磁芯上。
优选地，所述电感器至少包括一个气隙。
优选地，所述电感器的气隙从所述磁芯的上表面延伸至所述磁芯的下表面，其中，所述磁芯的上表面与下表面相对。
优选地，所述绕组中柱的上表面高于所述磁芯的上表面，以用于绕组出线。
优选地，所述绕组外圈上表面的至少一部分高于所述磁芯的上表面，以用于绕组出线。
优选地，所述绕组外圈上表面的剩余部分与所述磁芯的上表面处于同一平面。
优选地，所述磁芯的材料为铁氧体或磁粉芯材料。
根据本发明的第二方面，提供一种形成电感器的方法，包括：提供一磁芯；形成一绕组，所述绕组包括绕组外圈和位于所述绕组外圈内部的绕组中柱，以组成一绕组结构；以及将所述磁芯放置在所述绕组结构中的空域部分，其中，所述绕组中柱被所述磁芯围绕，所述磁芯被所述绕组外圈包裹，使得所述磁芯的上表面裸露。
优选地，所述磁芯通过胶水与所述绕组外圈的底部粘接。
优选地，所述绕组外圈为一具有顶部开口的闭合结构。
优选地，所述绕组中柱为位于所述闭合结构内部的一柱体，所述绕组中柱与所述闭合结构的侧壁不接触。
优选地，所述磁芯具有一开孔，所述开孔用于容纳所述绕组中柱。
根据本发明的第三方面，提供一种形成电感器的方法，包括：提供一磁芯，所述磁芯具有一开孔；形成包裹所述磁芯的绕组外圈，所述磁芯的上表面被所述绕组外圈裸露，以及形成位于所述磁芯开孔内的绕组中柱。
优选地，形成所述绕组外圈的方法包括：采用封装料包封所述磁芯，以形成第一包封体；以及在所述第一包封体的除上表面的其他表面上镀铜，以形成所述绕组外圈。
优选地，形成所述绕组中柱的方法包括：对所述第一包封体的上表面进行打孔处理以形成一开孔，所述第一包封体的开孔与所述磁芯的开孔重合；在所述磁芯的开孔中形成所述绕组中柱。
优选地，在所述磁芯的开孔中电镀金属层以形成所述绕组中柱。
优选地，将机械加工的金属柱焊接至所述磁芯的开孔内以形成所述绕组中柱。
优选地，所述第一包封体的开孔的直径不大于所述磁芯的开孔的直径。
优选地，还包括在所述磁芯的至少一侧形成从所述磁芯的上表面延伸至下表面的缝隙，以形成所述电感器的气隙。
根据本发明的第四方面，提供一种封装模块，包括：根据任一上述所述的电感器，以及晶片。
优选地，所述晶片位于所述电感器的上表面上，所述电感器上表面的电极与所述晶片上对应的导电凸柱电连接。
根据本发明的第五方面，提供一种封装模块的制造方法，包括：采用封装料囊封电感器，以形成第一包封体，所述第一包封体裸露所述电感器上表面的电极；将所述晶片放置在所述第一包封体的上表面，将所述电感器上表面的电极与所述晶片上对应的导电凸柱电连接。
优选地，所述晶片的导电凸柱被设置为远离所述第一包封体的上表面。
优选地，所述晶片的导电凸柱被设置为朝向所述第一包封体的上表面。
优选地，在将所述晶片放置在所述第一包封体的上表面之前，还包括，在裸露的所述电感器的电极上形成金属层。
优选地，将所述电感器上表面的电极与所述晶片上对应的导电凸柱电连接的方法包括：采用封装料囊封所述金属层以及所述晶片，以形成第二包封体，所述第二包封体裸露所述金属层和所述导电凸柱的上表面；通过电镀工艺在所述第二包封体上形成电气连接层，以实现所述金属层和所述导电凸柱之间的电连接；采用封装料囊封所述电气连接层，以形成第三包封体，所述第三包封体裸露所述电气连接层的上表面。
优选地，还包括在裸露的所述电气连接层上形成封装模块的焊盘引脚。
优选地，还包括采用封装料囊封所述焊盘引脚以形成第四包封体，所述第四包封体裸露所述焊盘引脚的上表面，以与外电路实现电连接。
根据本发明实施例提出的电感器结构，在一具有顶部开口的闭合结构中设置有一柱体以形成绕组，所述柱体与所述闭合结构的侧壁不接触，留有预定的空间，以容纳磁芯。因为所述闭合结构包裹着所述磁芯，则所述绕组的截面积变大，电流流过所述绕组的面积增大，从而减小了电感器的电流阻抗，导致电感的损耗变小。另外，所述电感器的气隙被所述绕组包围，当所述电感器应用于高频场合时，不会对外产生电磁干扰。
根据本发明实施例提出的封装模块，不仅将电感器集成在IC封装工艺中，而且绕组外圈的闭合结构类似于一个散热器的结构，当绕组外圈与PCB板(印刷电路板)上的输出电压引脚相连时，便于把电感器和晶片产生的热导入PCB板，有助于封装模块的散热。此外，由于绕组外圈的屏蔽作用，封装模块内部器件的辐射不会对封装模块外部的结构造成干扰。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术的单匝电感器的结构示意图；
图2为根据本发明实施例提供的电感器的结构示意图；
图3为本发明实施例提供的第一种形成电感器的方法的各个阶段的截面图；
图4a-4d为本发明实施例提供的第二种形成电感器的方法的各个阶段的截面图；
图5a-5e为本发明实施例提供的形成封装模块的方法的各个阶段的截面图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图2为根据本发明实施例提供的电感器的结构示意图，电感器20包括绕组210和磁芯220。在本实施例中，所述绕组210包括绕组外圈211和位于所述绕组外圈内部的绕组中柱212，其中，所述绕组中柱212被所述磁芯220围绕，所述磁芯220被所述绕组外圈211包裹，使得所述磁芯220的上表面裸露。具体地，所述绕组外圈211为一具有顶部开口的闭合结构，即所述闭合结构包括底表面以及和所述底表面相连的侧表面；所述绕组中柱212为位于所述闭合结构中的一柱体，所述绕组中柱212的底表面与所述闭合结构的底表面接触，所述绕组中柱212与所述闭合结构的侧壁不接触，所述绕组中柱212与所述闭合结构的侧壁之间留有预定的空间，用于容纳所述磁芯220。在本实施例中，所述磁芯220为一空心柱体，所述磁芯具有一用于容纳所述绕组中柱的开孔，所述磁芯的外围尺寸与所述绕组外圈可容纳的尺寸相配，即所述磁芯的外围尺寸不大于所述绕组外圈可容纳的尺寸。所述电感器的气隙222开在所述磁芯上，所述气隙222从所述磁芯220的上表面延伸至所述磁芯220的下表面，从所述磁芯220的开孔处延伸至所述磁芯的外表面，其中，所述磁芯的上表面与下表面相对。在电感器20中，所述绕组中柱212的上表面不低于所述磁芯220的上表面，优选地，所述绕组中柱212的上表面高于所述磁芯220的上表面，用于所述绕组出线；所述绕组外圈211上表面的至少一部分201不低于所述磁芯220的上表面，优选地，所述绕组外圈211上表面的至少一部分201高于所述磁芯220的上表面，以用于绕组出线，所述绕组外圈211上表面的剩余部分与所述磁芯220的上表面处于同一平面。所述绕组中柱212的上表面和所述绕组外圈211上表面的至少一部分201作为所述电感器的电极。当电感器应用于模块电路时，电流通常从所述绕组中柱流入，从所述绕组外圈流出。在本实施例中，所述绕组为金属材料，具体地，所述绕组为铜材料。所述磁芯的材料为铁氧体或磁粉芯材料。
在本实施例中，所述电感器包括一个气隙，在其他实施例中，所述电感器可以包括多个气隙，可以开在所述磁芯的各个侧面，以形成分布式气隙。
在本实施例中，所述磁芯为一空心柱体，在其他实施例中，所述磁芯也可以由几部分组成，在此不作限制，只要占据所述绕组的预定的空间即可。所述绕组中柱为一实心柱体，在其他实施例中，所述绕组中柱也可以为空心的柱体，在此不作限制。
在本实施例中，所述绕组中柱为圆柱状，所述绕组外圈为一具有顶部开口的闭合结构，所述闭合结构为四棱柱；对应地，所述磁芯的开孔也为圆柱状，所述磁芯的外围形状也为四棱柱。当然，在其他实施例中，所述绕组中柱，所述绕组外圈，以及所述磁芯形状可以是其他任何形状，在此不作限制，只要所述磁芯的开孔形状与所述绕组中柱的形状一致，所述绕组外圈的形状与所述磁芯的外围形状一致即可。
本发明提出的电感器结构，在一具有顶部开口的闭合结构中设置有一柱体以形成绕组，所述柱体与所述闭合结构的侧壁不接触，留有预定的空间，以容纳磁芯。因为所述闭合结构包裹着所述磁芯，则所述绕组的截面积变大，电流流过所述绕组的面积增大，从而减小了电感器的电流阻抗，导致电感的损耗变小。另外，所述电感器的气隙被所述绕组包围，当所述电感器应用于高频场合时，不会对外产生电磁干扰。
本发明提供了一种形成电感器的方法，包括：提供一磁芯；形成一绕组，所述绕组包括绕组外圈和位于所述绕组外圈内部的绕组中柱以组成一绕组结构；以及将所述磁芯放置在所述绕组结构中的空域部分，其中，所述绕组中柱被所述磁芯围绕，所述磁芯被所述绕组外圈包裹，使得所述磁芯的上表面裸露。
图3为本发明实施例提供的第一种形成电感器的方法的各个阶段的截面图。
具体地，如图3所示，提供一磁芯33，所述磁芯33具有一开孔331；在所述磁芯33上开有气隙332，所述气隙从所述磁芯的上表面延伸至下表面，从所述磁芯的开孔处延伸至所述磁芯的外表面，其中，所述磁芯的上表面与下表面相对。在其它实施例中，所述气隙也可以包括多个，多个气隙可以分布在磁芯不同的侧面，形成分布式气隙。所述磁芯为铁氧体或磁粉芯材料。
形成一绕组31，所述绕组31包括绕组外圈311和位于所述绕组外圈内部的绕组中柱312以组成一绕组结构。其中，所述绕组外圈311为一具有顶部开口的闭合结构，所述绕组中柱312为位于所述闭合结构内部的一柱体。所述绕组中柱312与所述闭合结构的侧壁不接触，所述绕组中柱312与所述闭合结构的侧壁之间留有预定的空间，以容纳所述磁芯33。所述磁芯的开孔331用于容纳所述绕组中柱312。所述绕组为金属材料，具体地，在本实施例中，所述绕组被配置为铜材料。
将所述磁芯33放置在所述绕组结构31中的空域部分，即所述磁芯33放置在所述绕组中柱312与所述闭合结构的侧壁之间预定的空间内，以形成电感器30。其中，所述磁芯通过胶水32与所述闭合结构的底部粘接。在电感器30中，所述绕组中柱312的上表面高于所述磁芯33的上表面，用于所述绕组出线；所述绕组外圈311上表面的至少一部分高于所述磁芯33的上表面，以用于绕组出线，所述绕组外圈311上表面的剩余部分与所述磁芯33的上表面处于同一平面。所述绕组中柱312的上表面和所述绕组外圈311上表面的至少一部分作为所述电感器30的电极接触。
本发明还提供了另一种形成电感器的方法，包括：提供一磁芯，所述磁芯具有一开孔；形成包裹所述磁芯的绕组外圈，所述磁芯的上表面被所述绕组外圈裸露，以及形成位于所述磁芯开孔内的绕组中柱。
图4a-4d为本发明实施例提供的第二种形成电感器的方法的各个阶段的截面图。
具体地，如图4a所示，提供一磁芯，所述磁芯具有一开孔401；在所述磁芯上开有气隙402，所述气隙从所述磁芯的上表面延伸至下表面，其中，所述磁芯的上表面与下表面相对。所述气隙可以包括多个，可以开在所述磁芯的各个侧面，以形成分布式气隙。
如图4b所示，采用封装料包封所述磁芯，以形成第一包封体403；然后在所述第一包封体的除上表面外的其他表面上镀铜，以形成所述绕组外圈404。其中，所述绕组外圈也可以设置为其他金属材料，并不仅限于铜材料。
如图4c所示，对所述第一包封体的上表面进行打孔处理，以形成开孔405，所述第一包封体的开孔405与磁芯的开孔401重合；其中，所述第一包封体的开孔405的直径不大于所述磁芯的开孔401的直径，优选地，所述第一包封体的开孔405的直径等于所述磁芯的开孔401的直径。
如图4d所示，通过第一包封体的开孔405，在所述磁芯的开孔401中形成绕组中柱406。其中，可以采用电镀金属的方法在所述磁芯的开孔401中形成所述绕组中柱406；也可以将机械加工的金属柱焊接至所述磁芯的开孔401内形成所述绕组中柱406。其中，采用电镀金属的方法可以是电镀实心的铜柱，也可以是只在所述磁芯开孔的内壁上电镀金属层以形成空心的铜柱，在此不作限定。
本发明还公开了一种封装模块，所述封装模块包括上述所述的电感器，以及晶片。其中，所述晶片位于所述电感器的上表面上，所述电感器上表面的电极与所述晶片上对应的导电凸柱电连接。
所述封装模块还包括用于连接所述电感器的电极和所述晶片上的导电凸柱的电气连接层，以及所述封装模块与外部电路连接的焊盘引脚。所述封装模块还包括用于包封所述电感器和所述晶片的包封体，所述封装体裸露所述封装模块的焊盘引脚。
本发明还公开了形成所述封装模块的方法，包括：采用封装料囊封电感器，以形成第一包封体，所述第一包封体裸露所述电感器的电极；将所述晶片放置在所述第一包封体的上表面，将所述电感器上表面的电极与所述晶片上对应的导电凸柱电连接。
图5a-5e为本发明实施例提供的形成封装模块的方法的各个阶段的截面图。
具体地，如图5a所示，采用封装料囊封所述电感器，以形成第一包封体502，所述第一包封体502裸露所述电感器的电极501，在本实施例中，所述电感器的电极为上述电感器中所述绕组中柱的上表面和所述绕组外圈的至少一部分的上表面。
如图5b所示，在所述电感的电极501上电镀金属层503，即金属凸台，并将所述晶片60放置在所述第一包封体的上表面。优选地，所述金属层的503的上表面与所述晶片60的上表面处于同一平面。具体地，在本实施中，所述晶片60的有源面包括导电凸柱601，所述晶片60的导电凸柱601设置为远离所述第一包封体的上表面，则优选地，所述金属层的503的上表面与所述导电凸柱601的上表面处于同一平面。所述晶片60的背面通过粘结层设置在所述第一包封体502的上表面，所述晶片的有源面与所述背面相对。在其他实施例中，所述晶片也可被设置为其导电凸柱朝向所述第一包封体的上表面，在此不作限定。
如图5c所示，采用封装料囊封所述第一包封502，所述金属层503以及所述晶片60，以形成第二包封体504，所述第二包封体裸露所述金属层503和所述晶片导电凸柱601的上表面。在其他实施例中，也可以采用封装料只囊封所述金属层503和所述晶片60，形成第二包封体，所述二包封体位于所述第一包封体上，所述第二包封体裸露所述金属层和所述晶片导电凸柱的上表面，在此不作限制。
如图5d所示，通过电镀工艺形成电气连接层505，所述电气连接层与所述金属层的上表面和所述晶片导电凸柱的上表面接触，以实现所述电感器的电极和所述晶片的导电凸柱的电连接。例如，当所述封装模块为电源模块时，所述电感器的其中一个电极与所述晶片上两个晶体管的之间的连接交点LX连接，另一电极与所述晶片上的输出电压引脚VOUT相连。另外，所述封装模块电极位置的排列也通过所述电气连接层实现。
如图5e所示，采用封装料囊封所述电气连接层，以形成第三包封体，所述第三包封体裸露所述电气连接层的上表面；然后在所述电气连接层的上表面相应的位置(即电极位置)上电镀金属形成所述封装模块的焊盘引脚506，最后采用封装料囊封所述封装模块的焊盘引脚，以形成第四包封体，所述第四包封体裸露所述封装模块的焊盘引脚的上表面，用于与外电路进行连接。在其他实施例中，所述第三包封体也可以选择同时囊封所述电气连接层和所述第二包封体。所述第四包封体也可以选择同时囊封所述封装模块的焊盘引脚和所述第三包封体。
在本实施例中，所述电镀工艺都可选择RDL(重布线层)工艺。
根据本发明实施例提出的封装模块，不仅将电感器集成在IC封装工艺中，而且绕组外圈的闭合结构类似于一个散热器的结构，当绕组外圈与PCB板(印刷电路板)上的输出电压引脚相连时，便于把电感器，磁芯，以及晶片产生的热导入PCB板，有助于封装模块的散热。此外，由于绕组外圈的屏蔽作用，封装模块内部器件的辐射不会对封装模块外部的结构造成干扰。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (35)

1.一种电感器，包括：
磁芯，以及
绕组，包括绕组外圈和位于所述绕组外圈内部的绕组中柱；
其中，所述绕组中柱被所述磁芯围绕，所述磁芯被所述绕组外圈包裹，使得所述磁芯的上表面裸露。
2.根据权利要求1所述的电感器，其特征在于，所述绕组外圈为一具有顶部开口的闭合结构。
3.根据权利要求2所述的电感器，其特征在于，所述绕组中柱为位于所述闭合结构内部的一柱体。
4.根据权利要求2所述的电感器，其特征在于，所述绕组中柱与所述闭合结构的侧壁不接触，所述绕组中柱与所述述闭合结构的侧壁之间留有预定的空间。
5.根据权利要求4所述的电感器，其特征在于，所述预定的空间用于容纳所述磁芯。
6.根据权利要求1所述的电感器，其特征在于，所述磁芯具有一用于容纳所述绕组中柱的开孔。
7.根据权利要求1所述的电感器，其特征在于，所述绕组为金属材料。
8.根据权利要求1所述的电感器，其特征在于，所述电感器的气隙开在所述磁芯上。
9.根据权利要求1所述的电感器，其特征在于，所述电感器至少包括一个气隙。
10.根据权利要求1所述的电感器，其特征在于，所述电感器的气隙从所述磁芯的上表面延伸至所述磁芯的下表面，其中，所述磁芯的上表面与下表面相对。
11.根据权利要求1所述的电感器，其特征在于，所述绕组中柱的上表面高于所述磁芯的上表面，以用于绕组出线。
12.根据权利要求1所述的电感器，其特征在于，所述绕组外圈上表面的至少一部分高于所述磁芯的上表面，以用于绕组出线。
13.根据权利要求12所述的电感器，其特征在于，所述绕组外圈上表面的剩余部分与所述磁芯的上表面处于同一平面。
14.根据权利要求1所述的电感器，其特征在于，所述磁芯的材料为铁氧体或磁粉芯材料。
15.一种形成电感器的方法，包括：
提供一磁芯；
形成一绕组，所述绕组包括绕组外圈和位于所述绕组外圈内部的绕组中柱，以组成一绕组结构；以及
将所述磁芯放置在所述绕组结构中的空域部分，
其中，所述绕组中柱被所述磁芯围绕，所述磁芯被所述绕组外圈包裹，使得所述磁芯的上表面裸露。
16.根据权利要求15所述的方法，其特征在于，所述磁芯通过胶水与所述绕组外圈的底部粘接。
17.根据权利要求15所述的方法，其特征在于，所述绕组外圈为一具有顶部开口的闭合结构。
18.根据权利要求17所述的方法，其特征在于，所述绕组中柱为位于所述闭合结构内部的一柱体，所述绕组中柱与所述闭合结构的侧壁不接触。
19.根据权利要求15所述的方法，其特征在于，所述磁芯具有一开孔，所述开孔用于容纳所述绕组中柱。
20.一种形成电感器的方法，包括：
提供一磁芯，所述磁芯具有一开孔；
形成包裹所述磁芯的绕组外圈，所述磁芯的上表面被所述绕组外圈裸露，以及
形成位于所述磁芯开孔内的绕组中柱。
21.根据权利要求20所述的方法，形成所述绕组外圈的方法包括：
采用封装料包封所述磁芯，以形成第一包封体；以及
在所述第一包封体的除上表面的其他表面上镀铜，以形成所述绕组外圈。
22.根据权利要求21所述的方法，形成所述绕组中柱的方法包括：
对所述第一包封体的上表面进行打孔处理以形成一开孔，所述第一包封体的开孔与所述磁芯的开孔重合；
在所述磁芯的开孔中形成所述绕组中柱。
23.根据权利要求22所述的方法，其特征在于，在所述磁芯的开孔中电镀金属层以形成所述绕组中柱。
24.根据权利要求22所述的方法，其特征在于，将机械加工的金属柱焊接至所述磁芯的开孔内以形成所述绕组中柱。
25.根据权利要求22所述的方法，其特征在于，所述第一包封体的开孔的直径不大于所述磁芯的开孔的直径。
26.根据权利要求20所述的方法，其特征在于，还包括在所述磁芯的至少一侧形成从所述磁芯的上表面延伸至下表面的缝隙，以形成所述电感器的气隙。
27.一种封装模块，包括：
根据任一权利要求1至14所述的电感器，以及
晶片。
28.根据权利要求27所述的封装模块，其特征在于，所述晶片位于所述电感器的上表面上，所述电感器上表面的电极与所述晶片上对应的导电凸柱电连接。
29.一种封装模块的制造方法，包括：
采用封装料囊封根据任一权利要求1至14所述的电感器，以形成第一包封体，所述第一包封体裸露所述电感器上表面的电极；
将所述晶片放置在所述第一包封体的上表面，
将所述电感器上表面的电极与所述晶片上对应的导电凸柱电连接。
30.根据权利要求29所述的方法，其特征在于，所述晶片的导电凸柱被设置为远离所述第一包封体的上表面。
31.根据权利要求29所述的方法，其特征在于，所述晶片的导电凸柱被设置为朝向所述第一包封体的上表面。
32.根据权利要求30所述的方法，其特征在于，在将所述晶片放置在所述第一包封体的上表面之前，还包括，在裸露的所述电感器的电极上形成金属层。
33.根据权利要求32所述的方法，其特征在于，将所述电感器上表面的电极与所述晶片上对应的导电凸柱电连接的方法包括：
采用封装料囊封所述金属层以及所述晶片，以形成第二包封体，所述第二包封体裸露所述金属层和所述导电凸柱的上表面；
通过电镀工艺在所述第二包封体上形成电气连接层，以实现所述金属层和所述导电凸柱之间的电连接；
采用封装料囊封所述电气连接层，以形成第三包封体，所述第三包封体裸露所述电气连接层的上表面。
34.根据权利要求33所述的方法，其特征在于，还包括在裸露的所述电气连接层上形成封装模块的焊盘引脚。
35.根据权利要求34所述的方法，其特征在于，还包括采用封装料囊封所述焊盘引脚以形成第四包封体，所述焊盘引脚的上表面被所述第四包封体裸露，以与外电路连接。
CN202010064374.5A 2020-01-20 2020-01-20 电感器及其制造方法，封装模块及其制造方法 Pending CN111161941A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010064374.5A CN111161941A (zh) 2020-01-20 2020-01-20 电感器及其制造方法，封装模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010064374.5A CN111161941A (zh) 2020-01-20 2020-01-20 电感器及其制造方法，封装模块及其制造方法

Publications (1)

Publication Number Publication Date
CN111161941A true CN111161941A (zh) 2020-05-15

Family

ID=70564520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010064374.5A Pending CN111161941A (zh) 2020-01-20 2020-01-20 电感器及其制造方法，封装模块及其制造方法

Country Status (1)

Country Link
CN (1) CN111161941A (zh)

Similar Documents

Publication Publication Date Title
US8217748B2 (en) Compact inductive power electronics package
US6879238B2 (en) Configuration and method for manufacturing compact high current inductor coil
US11942263B2 (en) Supportable package device and package assembly
CN207098945U (zh) 电源模块及其安装结构
US10212817B2 (en) Electronic module with a magnetic device
US20200211760A1 (en) Molded inductor with magnetic core having mold flow enhancing channels
KR20180085219A (ko) 인덕터 및 그 제조 방법
US11348808B2 (en) Switch-mode converter module
US20220254561A1 (en) Transformer and package module
TWI559341B (zh) 電子封裝件
WO2022020801A1 (en) Integrated magnetic assembly
JPH11204352A (ja) トランスあるいはトランスを備えた回路モジュールとその製造方法
US20230207483A1 (en) Isolated transformer with integrated shield topology for reduced emi
CN211529748U (zh) 电感器，以及封装模块
US11270937B2 (en) Integrated inductor with magnetic mold compound
US11017934B2 (en) Electronic module
CN111161941A (zh) 电感器及其制造方法，封装模块及其制造方法
US7545021B1 (en) Apparatus and method for making integrated circuit packages having integrated circuits mounted onto passive electrical components
CN211295098U (zh) 封装结构
TWI544668B (zh) 電子裝置
CN113539614A (zh) 变压器，以及封装模块
TWI833448B (zh) 具有變壓器的電子結構
US20230094556A1 (en) Integrated semiconductor device isolation package
CN113474860A (zh) 具有用于降低的emi的集成屏蔽拓扑结构的隔离变压器
CN115692384A (zh) 一种射频芯片模块的堆叠结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7

Applicant after: Nanjing Sili Microelectronics Technology Co., Ltd

Address before: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7

Applicant before: Silergy Semiconductor Technology (Hangzhou) Ltd.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20211223

Address after: 230088 Jisi space 1 368, software park, No. 10 Tiantong Road, high tech Zone, Hefei, Anhui

Applicant after: Hefei silijie Semiconductor Technology Co.,Ltd.

Address before: 210042 Room 302, building 7, 699-27 Xuanwu Avenue, Xuanwu District, Nanjing City, Jiangsu Province

Applicant before: Nanjing Sili Microelectronics Technology Co.,Ltd.

TA01 Transfer of patent application right