CN111160560B - 预估模拟量子计算所需资源的方法、系统 - Google Patents

预估模拟量子计算所需资源的方法、系统 Download PDF

Info

Publication number
CN111160560B
CN111160560B CN201911406477.9A CN201911406477A CN111160560B CN 111160560 B CN111160560 B CN 111160560B CN 201911406477 A CN201911406477 A CN 201911406477A CN 111160560 B CN111160560 B CN 111160560B
Authority
CN
China
Prior art keywords
quantum
logic gate
simulated
determining
states
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911406477.9A
Other languages
English (en)
Other versions
CN111160560A (zh
Inventor
王晶
窦猛汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Benyuan Quantum Computing Technology Hefei Co ltd
Original Assignee
Benyuan Quantum Computing Technology Hefei Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Benyuan Quantum Computing Technology Hefei Co ltd filed Critical Benyuan Quantum Computing Technology Hefei Co ltd
Priority to CN201911406477.9A priority Critical patent/CN111160560B/zh
Publication of CN111160560A publication Critical patent/CN111160560A/zh
Application granted granted Critical
Publication of CN111160560B publication Critical patent/CN111160560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种预估模拟量子计算所需资源的方法、系统、存储介质及电子装置，属于量子计算技术领域。该方法通过获取待模拟量子线路、以及为模拟量子计算配置的进程，并确定该待模拟量子线路包含的量子比特的量子态在所述进程中的分布，在此基础上确定待模拟量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式，然后进一步确定各所述分布方式所对应的量子逻辑门操作占用时间，进而计算出待模拟量子线路中所有量子逻辑门操作总占用时间，作为量子计算全振幅模拟时间。它能够提前估算分布式计算机集群进行全振幅量子计算模拟时需要的资源。

Description

预估模拟量子计算所需资源的方法、系统
技术领域
本发明属于量子计算技术领域，涉及一种预估模拟量子计算所需资源的方法、系统、存储介质、电子装置，更具体地说，涉及一种预估全振幅模拟量子计算所需资源的方法、系统、存储介质、电子装置。
背景技术
量子计算模拟是一个借助数值计算和计算机科学来仿真遵循量子力学规律的模拟计算，作为一个仿真程序，它依据量子力学的量子比特的基本定律，利用计算机的高速计算能力，刻画量子态的时空演化。
目前，量子计算模拟主要包括全振幅模拟、部分振幅模拟和单振幅模拟三种方式，其中全振幅模拟基于酉变换进行计算，并且一次可模拟计算出量子比特末态的所有振幅。为了对量子计算进行模拟以验证量子应用等等，可以通过运行在普通计算机上的量子虚拟机实现，在使用全振幅量子虚拟机进行模拟计算时，系统会根据量子程序计算所有量子比特的量子态，并输出量子计算的理论结果，这样的计算方式在量子比特位数少的情况下有利于使用者分析问题，但随着量子比特位数的增加，全振幅计算所需内存和全振幅计算所花费的时间均随之增长，并且量子比特位数达到一定数量时，模拟一次量子计算的时间过长，所需内存过大，这会导致量子虚拟机无法满足该次量子计算模拟的性能要求，这也是为什么目前通常采用分布式计算机集群构建量子计算虚拟机。
基于此，对于进行全振幅量子模拟算法的分布式计算机集群，提供一种提前预估对待模拟量子线路进行全振幅量子计算模拟时至少需要的计算资源。
发明内容
本发明提供一种预估模拟量子计算所需资源的方法，包括：
获取配置的进程和待模拟量子线路；
确定所述待模拟量子线路包含的量子比特的量子态在所述进程中的分布；
根据所述量子态在所述进程中的分布，确定所述待模拟量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式；需要说明的是，量子逻辑门作用的量子比特对应的量子态成组出现，其中：单量子比特逻辑门作用的量子比特的量子态一组两个量子态，双量子比特逻辑门作用的量子比特的量子态一组四个量子态，…，i量子比特逻辑门作用的量子比特的量子态一组2i个，i为正整数；
确定各所述分布方式所对应的量子逻辑门操作占用时间，其中，所述量子逻辑门操作占用时间为：所述待模拟线路在模拟运行时所述量子逻辑门作用于量子比特占用的执行时间，也即该量子逻辑门对应的矩阵与对应成组量子态的矩阵乘法运算实现量子态振幅的更新所需的时间；
根据各所述分布方式所对应的量子逻辑门操作占用时间，计算所述待模拟量子线路中所有量子逻辑门操作总占用时间，作为量子计算全振幅模拟时间。
优选地，所述确定所述待模拟量子线路包含的量子比特的量子态在所述进程中的分布，包括：
确定各所述进程的编号，以及所述待模拟量子线路中包含的量子比特；
确定所述待模拟量子线路包含的量子比特的量子态的下标值，所述下标值为所述量子态对应的十进制值；
根据所有所述量子态的下标值和各所述进程的编号，将所有所述量子态依次分配至各所述进程。
优选地，所述根据所述量子态在所述进程中的分布，确定所述待模拟量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式，包括：
获取所述待模拟量子线路包含的量子逻辑门；
确定各所述量子逻辑门作用的量子比特对应的成组量子态；
根据各量子态在所述进程中的分布，确定各所述成组量子态在所述进程中的分布方式。
优选地，所述确定各所述分布方式所对应的量子逻辑门操作占用时间，包括：
获取预设量子逻辑门作用的量子比特对应的成组量子态在所述进程中预设分布方式；
确定各所述预设分布方式时所对应的预设量子逻辑门操作占用时间；
根据各所述量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式，确定与各所述分布方式对应的预设分布方式；
根据各所述分布方式对应的预设分布方式所对应的预设量子逻辑门操作占用时间，确定各所述分布方式所对应的量子逻辑门操作占用时间。
优选地，所述确定各所述预设分布方式时所对应的预设量子逻辑门操作占用时间，包括：
初始化所述预设量子逻辑门作用的量子比特对应的成组量子态；
执行所述预设量子逻辑门操作，并同时启动计时器；
当所述预设量子逻辑门操作执行完毕，所述计时器输出计时结果；
根据所述计时结果，确定所述预设分布方式时所对应的预设量子逻辑门操作占用时间。
优选地，还包括：
获取配置的表示各所述量子态的振幅的数据类型；
获取所述待模拟量子线路包含的量子比特的数量；
根据所述数据类型和所述量子比特的数量，确定量子计算全振幅模拟所需内存。
优选地，其中：
若表示各振幅的数据类型为Float类型，则确定量子计算全振幅模拟所需内存为8byte×2N×4；
若表示各振幅的数据类型为double类型，则确定量子计算全振幅模拟所需内存为16byte×2N×4；
其中，N为量子比特的数量。
一种预估模拟量子计算模拟所需资源的系统，包括：
第一获取模块，用于获取配置的进程和待模拟量子线路；
第一确定模块，用于确定所述待模拟量子线路包含的量子比特的量子态在所述进程中的分布；
第二确定模块，用于根据所述量子态在所述进程中的分布，确定所述待模拟量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式；
第三确定模块，用于确定各所述分布方式所对应的量子逻辑门操作占用时间，其中，所述量子逻辑门操作占用时间为：所述待模拟线路在模拟运行时所述量子逻辑门作用于量子比特占用的执行时间；
第一计算模块，用于根据各所述分布方式所对应的量子逻辑门操作占用时间，计算所述待模拟量子线路中所有量子逻辑门操作总占用时间，作为量子计算全振幅模拟时间。
一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述的方法。
一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述的方法。
由于待模拟量子线路是由不同的量子逻辑门按次序形成的，因此，模拟该量子线路所需的时间为该量子线路中各量子逻辑门操作的占用时间之和。
基于此，本发明通过获取待模拟量子线路、以及为模拟量子计算配置的进程，并确定该待模拟量子线路包含的量子比特的量子态在所述进程中的分布，在此基础上确定待模拟量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式，然后进一步确定各所述分布方式所对应的量子逻辑门操作占用时间，进而计算出待模拟量子线路中所有量子逻辑门操作总占用时间，作为量子计算全振幅模拟时间。
附图说明
图1为本发明实施例提供的一种预估模拟量子计算所需资源的方法的流程示意图；
图2为本发明实施例提供的一种预估模拟量子计算所需资源的系统的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明进一步进行描述。
量子比特是量子计算中基本的信息单位，因此，N个量子比特对应有2N个量子态，举例而言：
1个量子比特所处的逻辑状态为2个量子态的叠加态，这2个量子态分别为|0＞和|1＞，该1个量子比特所处的任一逻辑状态可以表示为：
ψ＝a|0＞+b|1＞
其中，a、b分别为|0＞、|1＞的振幅，a、b均为复数形式。
ψ对应的矩阵表示为：
测量后，该1个量子比特所处的逻辑状态塌缩至一个固定的量子态|0＞或|1＞，其中，塌缩至|0＞的概率是a2，塌缩至|1＞的概率是b2，a2+b2＝1。
3个量子比特所处的逻辑状态为23(即8)个量子态的叠加态，其中，这8个量子态分别为|000＞、|001＞、|010＞、|011＞、|100＞、|101＞、|110＞和|111＞，此时，该3个量子比特所处的任一逻辑状态ψ可以表示为：
ψ＝c0|000＞+c1|001＞+c2|010＞+c3|011＞+c4|100＞+c5|101＞+c6|110＞+c7|111＞
且ψ对应的矩阵表示为：
其中，8个量子态中的每个量子态(或称量子态分量)对应的振幅为c0至c7这些复数中的一个，c0至c7的下标值为该振幅所属量子态的二进制对应的十进制值，我们把c0至c7这些复数中的每一个称作一个单振幅。
量子计算的过程，是不同的量子逻辑门按次序操作对应量子比特的过程，其中，我们把这些按次序组合起来的量子逻辑门序列称为量子线路。在量子计算模拟过程中，用酉矩阵表示量子逻辑门，则量子逻辑门操作对应量子比特的过程即是用酉矩阵左乘以量子态右矢对应的矩阵进行矩阵乘法计算的过程。因此，量子计算，也可以理解为不同的量子逻辑门对应的酉矩阵对初始的量子态按次序进行左乘。其中：
单量子逻辑门(例如：阿达马门、泡利-X门、泡利-Y门、泡利-Z门等)是一个2×2的矩阵，一个单量子逻辑门对量子线路中的一个量子比特操作只会改变这个量子比特对应的态的振幅，并且，这个量子比特对应的态是成组出现的，一组有2个量子态；双量子逻辑门(例如：控制非门、交换门等)是一个4×4的矩阵，一个双量子逻辑门对量子线路中的两个量子比特操作只会改变这两个量子比特对应的态的振幅，并且，这个量子比特对应的态是成组出现的，一组有4个量子态。
需要说明的是，双量子逻辑门作用的量子比特的比特位包括两个，分别为控制比特位和操作比特位，常见的双量子逻辑门为CNOT门(即控制非门)，CNOT(q1，q2)中q1为控制位，q2为操作位，其作用为：当控制位为|0＞态时，操作位q2的量子态不变，当控制位为|1＞态时，操作位q2的量子态取反。需要说明的是，在构建量子线路时不允许控制比特和操作比特是同一个量子比特。
量子计算模拟主要包括全振幅模拟、部分振幅模拟和单振幅模拟，其中：
全振幅模拟，便是指一次性模拟出N个量子比特的2N个量子态分量的振幅；而单振幅模拟，则是指一次性模拟2N个量子态中的任意一个量子态分量的振幅。
现有技术中，在使用全振幅量子虚拟机直接进行模拟计算时，常常因直接模拟计算量子线路中所有量子态，存导致储空间需求过大导致无法计算或存储空间足够但计算时间过长而不宜模拟量子线路的问题。
基于此，本实施例提供了一种预估模拟量子计算所需资源的方法，参见图1，图1为本发明实施例提供的一种预估模拟量子计算所需资源的方法的流程示意图。
为便于理解，下面结合图1和具体示例说明，例如，待模拟量子线路为如下1#量子线路，模拟1#量子线路的分布式计算机集群配置有8个基于MPI通信的进程：
QCircuitcir；
cir＜＜H(q0)＜＜H(q1)＜＜RY(q2，PI/2)＜＜H(q4)
＜＜CNOT(q0，q3)＜＜X(q1)＜＜CNOT(q4，q3)
＜＜H(q1)＜＜CNOT(q2，q3)＜＜H(q4)
＜＜H(q2)＜＜CNOT(q3，q4)
＜＜RZ(q3，PI/2)＜＜Y(q4)
＜＜RX(q4，PI/5).
其中：
H代表阿达马Hadamard门，X代表泡利-X门(其对应的矩阵为泡利矩阵σx)，Y代表泡利-Y门(其对应的矩阵为泡利矩阵σy)，Z代表泡利-Z门(其对应的矩阵为泡利矩阵σz)，RX代表任意旋转泡利-X门，RY代表任意旋转泡利-Y门，RZ代表任意旋转泡利-Z门，CNOT代表控制非门(Contro1-NOT)；
q0、q1、q2、q3、q4是指比特位从0至4的量子比特。另外需要说明的是，量子态的表示对应q4q3q2q1q0的排布规则，且q4q3q2q1q0中从右至左对应的比特位由低位到高位。
因此，由该量子线路中，可以确定量子逻辑门H(q0)为单量子逻辑门，且其作用的量子比特的比特位为0，类似的：确定H(q1)为单量子逻辑门，且其作用的量子比特的比特位为1；确定RY(q2)为单量子逻辑门，且其作用的量子比特的比特位为2；……；确定CNOT(q4，q3)为双量子逻辑门，且其作用的量子比特的比特位为3和4；……。
参见图1，一种预估模拟量子计算所需资源的方法，包括以下步骤：
S101、获取1#量子线路，以及为模拟1#量子线路配置的8个进程。
S102、确定1#量子线路包含的量子比特的量子态在所述进程中的分布。
具体而言，获取的待模拟量子线路中如果包含N个量子比特，本步骤则确定待模拟量子线路包含的量子比特所对应的量子态(共有2N个)在配置的进程中的分布，为预估模拟量子计算所需资源提供信息基础。
1#量子线路包含的量子比特为q0、q1、q2、q3、q4，其对应的量子态有32个，分别为：00000、00001、00010、00011、00100、00101、00110、00111、01000、01001、01010、01011、01100、01101、01110、01111、10000、10001、10010、10011、10100、10101、10110、10111、11000、11001、11010、11011、11100、11101、11110、11111。
将上述32个量子态按照设定规则分布到配置的8个进程中，也即能够确定1#量子线路包含的量子比特的量子态在所述进程中的分布。该设定规则为对1#量子线路进行量子计算模拟时，分配1#量子线路包含的量子比特的量子态到所述进程时所遵循的分配规则。具体的，所述设定规则可以为按照量子态对应十进制值的大小依次分配在编号从小到大的各进程中，或，所述预设规则可以为按照量子态对应十进制值的大小依次分配在编号从大到小的各进程中，在此不做具体限定。需要说明的是，为了保证量子态在各进程中分布的有序可循，优选所述预设规则可以为按照量子态对应十进制值的大小依次分配在各进程中。
作为本步骤优选的一种实施方式，确定1#量子线路包含的量子比特的量子态在所述进程中的分布，包括：
S102-1、确定各所述进程的编号，分别为0、1、2、3、4、5、6、7；以及所述待模拟量子线路中包含的量子比特，分别为q0、q1、q2、q3、q4。
S102-2、确定1#量子线路包含的量子比特的量子态的下标值，所述下标值为所述量子态对应的十进制值。
1#量子线路包含的量子比特的量子态与其对应的下标值分别为：00000(0)、00001(1)、00010(2)、00011(3)、00100(4)、00101(5)、00110(6)、00111(7)、01000(8)、01001(9)、01010(10)、01011(11)、01100(12)、01101(13)、01110(14)、01111(15)、10000(16)、10001(17)、10010(18)、10011(19)、10100(20)、10101(21)、10110(22)、10111(23)、11000(24)、11001(25)、11010(26)、11011(27)、11100(28)、11101(29)、11110(30)、11111(31)。其中，()内为该量子态对应的十进制值，也称为量子态的下标值，即0-31。
S102-3、根据所有所述量子态的下标值和各所述进程的编号，将所有所述量子态依次均匀地分配至各所述进程。
例如，将1#量子线路中的32个量子态按照下标值的大小依次均匀分配至编号从小到大的各进程中存储，量子态在进程中的存储分布如表1所示：
表1量子态在8个进程中的存储分布
S103、根据所述量子态在所述进程中的分布，确定1#量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式。
如前所述，一个单量子逻辑门对量子线路中的一个量子比特操作只会改变这个量子比特对应的态的振幅，并且，这个量子比特对应的态是成组出现的，一组有2个量子态；一个双量子逻辑门对量子线路中的两个量子比特操作只会改变这两个量子比特对应的态的振幅，并且，这个量子比特对应的态是成组出现的，一组有4个量子态。基于此，本步骤根据1#量子线路中各量子逻辑门所包含的信息，并结合所述量子态在所述进程中的分布，可以进一步确定1#量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式，即该组量子态包含的2个量子态是分布在一个进程中还是两个进程中，抑或该组量子态包含的4个量子态是分布在一个进程、两个进程，还是四个进程中。
本步骤的其中一种实施方式：
根据所述量子态在所述进程中的分布，确定1#量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式，包括以下步骤：
根据所述量子态在所述进程中的分布，确定单个进程存储的量子态的数量；
判断当前量子逻辑门的类型；
(1)若当前量子逻辑门的类型为单量子逻辑门
根据量子逻辑门作用的量子比特的比特位，确定量子态计算偏移量；如果量子态计算偏移量小于单个进程存储的量子态的数量，则当前量子逻辑门作用的量子比特对应的成组量子态位于同一个进程中，否则，当前量子逻辑门作用的量子比特对应的成组量子态位于两个进程中；
(2)若当前量子逻辑门的类型为双量子逻辑门
根据当前量子逻辑门的操作位量子比特的比特位和控制位量子比特的比特位，确定当前量子逻辑门作用的处于高位的量子比特的比特位和处于低位的量子比特的比特位；
根据所述处于高位的量子比特的比特位，确定第一量子态计算偏移量；
判断所述第一量子态计算偏移量是否小于单个进程存储的量子态总数；
如果所述第一量子态计算偏移量小于单个进程存储的量子态总数，则当前量子逻辑门作用的量子比特对应的成组量子态处于同一个进程中；
否则，根据所述处于低位的量子比特的比特位，确定第二量子态计算偏移量，判断所述第二量子态计算偏移量是否小于单个进程存储的量子态总数；如果第二量子态计算偏移量小于单个进程存储的量子态总数，则处于两个进程中，否则处于四个进程中。
其中，量子态计算偏移量为：假设对成组量子态中下标值为i的量子态进行计算，需要在同组量子态中找到与之对应的下标值设为j的量子态，i和j的差值的绝对值即为量子态计算偏移量，大小为2的n次方，n为量子比特的比特位。
本实施例中，配置的8个进程，每个进程存储有4个量子态；
以1#量子线路中的H(q0)为例，H(q0)为单量子逻辑门，H(q0)作用的量子比特为q0，量子态计算偏移量为20＝1，1＜4，因此，对应的每组2个量子态分布于同一个进程中。
以1#量子线路中的CNOT(q0，q3)为例，CNOT(q0，q3)为双量子逻辑门，且控制位量子比特为q0，操作位量子比特为q3，其中，q3处于高位，q0处于低位；第一量子态计算偏移量为23＝8，8＞4，第二量子态计算偏移量为20＝1，1＜4，因此，对应的每组4个量子态分布于两个进程中。
本步骤的另一种较为优选地实施方式：
根据所述量子态在所述进程中的分布，确定1#量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式，包括：
S103-1、获取1#量子线路包含的量子逻辑门，具体如下：
H(q0)、H(q1)、RY(q2，PI/2)、H(q4)、CNOT(q0，q3)、X(q1)、CNOT(q4，q3)、H(q1)、CNOT(q2，q3)、H(q4)、H(q2)、CNOT(q3，q4)、RZ(q3，PI/2)、Y(q4)、RX(q4，PI/5)。
确定各所述量子逻辑门作用的量子比特。
以1#量子线路中的H(q0)为例，H(q0)为单量子逻辑门，其作用的量子比特为q0。
以1#量子线路中的CNOT(q0，q3)为例，CNOT(q0，q3)为双量子逻辑门，且控制位量子比特为q0，操作位量子比特为q3。
S103-2、确定各所述量子逻辑门作用的量子比特对应的成组量子态。
与H(q0)对应的成组的量子态共有16对，分别为：00000(0)&00001(1)、00010(2)&00011(3)、00100(4)&00101(5)、00110(6)&00111(7)、01000(8)&01001(9)、01010(10)&01011(11)、01100(12)&01101(13)、01110(14)&01111(15)、10000(16)&10001(17)、10010(18)&10011(19)、10100(20)&10101(21)、10110(22)&10111(23)、11000(24)&11001(25)、11010(26)&11011(27)、11100(28)&11101(29)、11110(30)&11111(31)。
与CNOT(q0，q3)对应的成组的量子态共有8组，分别为：00000(0)、00001(1)、01000(8)、01001(9)为一组，00010(2)、00011(3)、01010(10)、01011(11)为一组，00100(4)、00101(5)、01100(12)、01101(13)为一组，00110(6)、00111(7)、01110(14)、01111(15)为一组，10000(16)、10001(17)、1000(24)、11001(25)为一组，10010(18)、10011(19)、11010(26)、11011(27)为一组，10100(20)、10101(21)、11100(28)、11101(29)为一组，10110(22)、10111(23)、11110(30)、11111(31)为一组，可以看出，每一组均满足第一个比特(q0，n1＝0)为|0＞或|1＞，第二个比特上(q3，n2＝3)为|0＞或|1＞，而其它量子比特的量子态一致的条件。
S103-3、根据各量子态在所述进程中的分布，确定各所述量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式。
结合上述表1，可以确定：与H(q0)对应的成组的量子态均处于同一进程中；与CNOT(q0，q3)对应的成组的量子态处于两个进程中，每个进程分布有2个量子态。
同样的，采用这两种方式都可以确定H(q1)、RY(q2，PI/2)、H(q4)、X(q1)、CNOT(q4，q3)、H(q1)、CNOT(q2，q3)、H(q4)、H(q2)、CNOT(q3，q4)、RZ(q3，PI/2)、Y(q4)、RX(q4，PI/5)作用的量子比特对应的成组量子态在所述进程中的分布方式。
1#量子线路包含的量子逻辑门作用的量子比特所对应的成组量子态在所述进程中的分布方式，具体如下表2：
表2各量子逻辑门对应的成组量子态在所述进程中的分布方式
S104、确定各所述分布方式所对应的量子逻辑门操作占用时间。
其中，所述量子逻辑门操作占用时间为：所述待模拟线路在模拟运行时所述量子逻辑门作用于量子比特占用的执行时间，也即该量子逻辑门对应的矩阵与对应成组量子态的矩阵乘法运算实现量子态振幅的更新所需的时间。
需要说明的是：
(1)单量子逻辑门为一个2×2的矩阵，在模拟量子计算的虚拟机硬件配置特定的情况下，单量子逻辑门操作的占用时间只与该单量子逻辑门作用的量子比特所对应的成组的量子态在配置的进程中的分布方式有关，具体而言，即与该单量子逻辑门作用的量子比特所对应的2个量子态是分布在同一个进程中，还是分布在两个进程中有关。
结合执行一个单量子逻辑门操作的计算过程，进一步说明如下：
当该单量子逻辑门作用的量子比特所对应的2个量子态是分布在同一个进程时，所述进程内部独立运算，此时，量子逻辑门操作占用时间即为进程内部执行独立运算所需时间；当该单量子逻辑门作用的量子比特所对应的2个量子态分布在不同进程内时，对应于2个量子态分布的各不同所述进程为相关联进程，所述相关联进程之间先通信进行数据传输更新所述进程，然后在进程内部独立运算，此时，量子逻辑门操作占用时间即为：相关联进程通信进行数据传输所需时间+进程内部执行独立运算所需时间。需要说明的是，单进程内部独立运算具体包括所述单量子逻辑门对应的矩阵与该2个量子态的矩阵乘法运算实现量子态振幅的更新。
(2)双量子逻辑门为一个4×4的矩阵，在模拟量子计算的虚拟机硬件配置特定的情况下，双量子逻辑门操作的占用时间只与双单量子逻辑门作用的量子比特所对应的成组的量子态在配置的进程中的分布方式有关，具体而言，即与该双量子逻辑门作用的量子比特所对应的4个量子态是分布在同一个进程中，还是分布在两个进程中、或是分布在四个进程中有关。
执行一个双量子逻辑门操作的计算过程与执行一个单量子逻辑门操作的计算过程区别在于：一个双量子逻辑门作用的量子比特所对应的量子态的数量为4个，当该双量子逻辑门作用的量子比特所对应的4个量子态是分布在同一个进程时，所述进程内部独立运算；当该双量子逻辑门作用的量子比特所对应的4个量子态分布在不同进程内时，对应4个量子态分布的各不同所述进程为相关联进程，所述相关联进程之间先通信进行数据传输更新所述进程，然后在进程内部独立运算。同样地，单进程内部独立运算具体包括所述双量子逻辑门对应的矩阵与该4个量子态的矩阵乘法运算实现量子态振幅的更新。
本步骤确定各所述分布方式所对应的量子逻辑门操作占用时间，即确定各所述分布方式所对应的量子逻辑门对应的矩阵与对应量子态的矩阵乘法运算实现量子态振幅的更新所需的时间，且所述分布方式相同时，量子逻辑门操作的占用时间也相同。
基于此，可以根据模拟量子计算的分布式计算机集群的硬件配置确定各所述分布方式所对应的量子逻辑门操作占用时间。可以采用如下优选的方式确定各所述分布方式所对应的量子逻辑门操作占用时间，即所述确定各所述分布方式所对应的量子逻辑门操作占用时间，优选地，包括：
S104-1、获取预设量子逻辑门作用的量子比特对应的成组量子态在所述进程中预设分布方式。其中：预设量子逻辑门的类型包括待模拟量子线路中所包含的量子逻辑门类型，本实施例中，预设量子逻辑门为任一单量子逻辑门、以及任一双量子逻辑门即可；预设分布方式包括待模拟量子线路中所对应的所有所述分布方式，本实施例中，预设分布方式包括：成组的2个量子态分布于同一个进程中、成组的2个量子态分布于两个进程中、成组的4个量子态分布于同一个进程中、成组的4个量子态分布于两个进程中、成组的4个量子态分布于四个进程中。
S104-2、确定各所述预设分布方式时所对应的预设量子逻辑门操作占用时间。
作为一种具体的实施方式，本步骤包括：
S104-21、初始化所述预设量子逻辑门作用的量子比特对应的成组量子态；
S104-22、执行所述预设量子逻辑门操作，并同时启动计时器；
S104-23、当所述预设量子逻辑门操作执行完毕，获得所述计时器的计时结果；
S104-24、根据所述计时结果，确定所述预设分布方式时所对应的预设量子逻辑门操作占用时间。
S104-21至S104-24更为适用于在不清楚模拟量子计算的分布式计算机集群详细的硬件配置时，确定各所述分布方式所对应的量子逻辑门操作占用时间。
基于S104-21至S104-24，可以确定在预设分布方式时，上述预设量子逻辑门操作占用时间。在本实施例中，可以确定：
单量子逻辑门作用的量子比特对应的成组的2个量子态分布于同一个进程中时，单量子逻辑门操作占用时间为Ts1；
单量子逻辑门作用的量子比特对应的成组的2个量子态分布于两个进程中时，单量子逻辑门操作占用时间为Ts2；
双量子逻辑门作用的量子比特对应的成组的4个量子态分布于同一个进程中时，双量子逻辑门操作占用时间为Td1；
双量子逻辑门作用的量子比特对应的成组的4个量子态分布于两个进程中时，双量子逻辑门操作占用时间为Td2；
双量子逻辑门作用的量子比特对应的成组的4个量子态分布于四个进程中时，双量子逻辑门操作占用时间为Td4。
S104-3、根据各所述量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式，确定与各所述分布方式对应的预设分布方式。
S104-4、确定各所述分布方式所对应的量子逻辑门操作占用时间，即为与各所述分布方式对应的预设分布方式所对应的预设量子逻辑门操作占用时间。
表3各所述分布方式对应的量子逻辑门操作占用时间
S105、根据各所述分布方式所对应的量子逻辑门操作占用时间，计算所述待模拟量子线路中所有量子逻辑门操作总占用时间，作为量子计算全振幅模拟时间。
本步骤两种优选的实施方式如下：
其一，根据1#量子线路中各所述量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式所对应的量子逻辑门操作占用时间，累加计算所述待模拟量子线路中所有量子逻辑门操作总占用时间，即本实施例中对表3中序号1至15对应的占用时间累加，作为量子计算全振幅模拟时间。
其二，根据1#量子线路中包含的各所述量子逻辑门对应的成组的量子态在各所述进程中的分布方式，确定各不同的分布方式时所分别对应的数量，例如：在本实施例中，“成组的2个量子态分布在同一进程”对应6个，“成组的2个量子态分布在两个进程”对应5个，“成组的4个量子态分布在同一进程”对应0个，“成组的4个量子态分布在两个进程”对应2个，“成组的4个量子态分布在四个进程”对应2个；
根据各不同的分布方式时所分别对应的数量，以及各所述分布方式所对应的量子逻辑门操作占用时间，计算出所述量子线路中所有量子逻辑门操作的总占用时间，即为量子计算全振幅模拟时间，在本实施例中，量子计算全振幅模拟时间为Ts1×6+Ts2×5+Td1×0+Td2×2+Td4×2。
通过步骤S101至S105，能够实现提前预估分布式计算机集群对1#量子线路进行全振幅量子计算模拟时至少需要的模拟时间，为使用者分析该次量子计算模拟的性能要求并进行调整，提供了参考。
鉴于现有的传统模拟技术下，模拟计算量随量子位位数指数增长，随逻辑门数量线性增长，存储空间随量子位数指数增长(存储中间结果的空间可忽略不计)，为了提前预估对待模拟量子线路进行全振幅量子计算模拟时至少需要的内存，本实施例提供的一种预估模拟量子计算所需资源的方法，还包括：
获取配置的表示各所述量子态的振幅的数据类型；
获取所述待模拟量子线路包含的量子比特的数量；
基于所述数据类型和所述量子比特的数量，确定量子计算全振幅模拟所需内存。
其中：
若表示各振幅的数据类型为Float类型，则确定量子计算全振幅模拟所需内存为8byte×2N；
若表示各振幅的数据类型为double类型，则确定量子计算全振幅模拟所需内存为16byte×2N；
式中，N为1#量子线路中包含的量子比特数量。
示例性的，上述1#量子线路：
若表示各振幅的数据类型为Float类型，则确定量子计算全振幅模拟所需内存为8byte×25；
若表示各振幅的数据类型为double类型，则确定量子计算全振幅模拟所需内存为16byte×25。
参见图2，图2为本发明实施例提供的一种预估模拟量子计算模拟所需资源的系统的结构示意图，与图1所示的流程相对应，它包括：
第一获取模块201，用于获取配置的进程和待模拟量子线路；
第一确定模块202，用于确定所述待模拟量子线路包含的量子比特的量子态在所述进程中的分布；
第二确定模块203，用于根据所述量子态在所述进程中的分布，确定所述待模拟量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式；
第三确定模块204，用于确定各所述分布方式所对应的量子逻辑门操作占用时间，其中，所述量子逻辑门操作占用时间为：所述待模拟线路在模拟运行时所述量子逻辑门作用于量子比特占用的执行时间；
第一计算模块205，用于根据各所述分布方式所对应的量子逻辑门操作占用时间，计算所述待模拟量子线路中所有量子逻辑门操作总占用时间，作为量子计算全振幅模拟时间。
为了预估量子计算模拟所需内存，本实施例提供的一种预估模拟量子计算模拟所需资源的系统，还包括：
第二获取模块，用于获取配置的表示各所述量子态的振幅的数据类型；
第三获取模块，用于获取所述待模拟量子线路包含的量子比特的数量；
第二计算模块，用于根据所述数据类型和所述量子比特的数量，确定量子计算全振幅模拟所需内存。
其中：
若表示各振幅的数据类型为Float类型，则确定量子计算全振幅模拟所需内存为8byte×2N×4；
若表示各振幅的数据类型为double类型，则确定量子计算全振幅模拟所需内存为16byte×2N×4；
式中，N为1#量子线路中包含的量子比特数量。
基于上述示例的介绍，本发明总结如下：
由于待模拟量子线路是由不同的量子逻辑门按次序形成的，因此，模拟该量子线路所需的时间为该量子线路中各量子逻辑门操作的占用时间之和。
而一个量子逻辑门操作的占用时间表征的是该量子逻辑门对应的矩阵与对应成组量子态的矩阵乘法运算实现量子态振幅的更新所需的时间，因此，在模拟运行时，该时间与矩阵的数据结构(与量子逻辑门类型相对应，例如是单量子逻辑门、还是双量子逻辑门)、对应的成组量子态的分布方式有关，而矩阵的数据结构与成组量子态的分布方式是相对应的。基于这些原因，一个量子逻辑门操作的占用时间与该量子逻辑门作用的量子比特的成组量子态在配置的进程中的分布方式有关，例如：与该组量子态包含的2个量子态是分布在一个进程中还是两个进程中，抑或该组量子态包含的4个量子态是分布在一个进程、两个进程，还是四个进程中有关。
基于此，本发明通过获取待模拟量子线路、以及为模拟量子计算配置的进程，并确定该待模拟量子线路包含的量子比特的量子态在所述进程中的分布，在此基础上确定待模拟量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式，然后进一步确定各所述分布方式所对应的量子逻辑门操作占用时间，进而计算出待模拟量子线路中所有量子逻辑门操作总占用时间，作为量子计算全振幅模拟时间。
本实施例还提供一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：
S101、获取配置的进程和待模拟量子线路；
S102、确定所述待模拟量子线路包含的量子比特的量子态在所述进程中的分布；
S103、根据所述量子态在所述进程中的分布，确定所述待模拟量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式；
S104、确定各所述分布方式所对应的量子逻辑门操作占用时间，其中，所述量子逻辑门操作占用时间为：所述待模拟线路在模拟运行时所述量子逻辑门作用于量子比特占用的执行时间；
S105、根据各所述分布方式所对应的量子逻辑门操作占用时间，计算所述待模拟量子线路中所有量子逻辑门操作总占用时间，作为量子计算全振幅模拟时间。
具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明实施例还提供一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
S101、获取配置的进程和待模拟量子线路；
S102、确定所述待模拟量子线路包含的量子比特的量子态在所述进程中的分布；
S103、根据所述量子态在所述进程中的分布，确定所述待模拟量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式；
S104、确定各所述分布方式所对应的量子逻辑门操作占用时间，其中，所述量子逻辑门操作占用时间为：所述待模拟线路在模拟运行时所述量子逻辑门作用于量子比特占用的执行时间；
S105、根据各所述分布方式所对应的量子逻辑门操作占用时间，计算所述待模拟量子线路中所有量子逻辑门操作总占用时间，作为量子计算全振幅模拟时间。

Claims (10)

1.一种预估模拟量子计算所需资源的方法，其特征在于，包括：
获取配置的进程和待模拟量子线路；
确定所述待模拟量子线路包含的量子比特的量子态在所述进程中的分布；
根据所述量子态在所述进程中的分布，确定所述待模拟量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式；
根据与各所述分布方式对应的预设分布方式所对应的预设量子逻辑门操作占用时间，确定各所述分布方式所对应的量子逻辑门操作占用时间，其中，所述量子逻辑门操作占用时间为：所述待模拟线路在模拟运行时所述量子逻辑门作用于量子比特占用的执行时间；
根据各所述分布方式所对应的量子逻辑门操作占用时间，计算所述待模拟量子线路中所有量子逻辑门操作总占用时间，作为量子计算全振幅模拟时间。
2.根据权利要求1所述的预估模拟量子计算所需资源的方法，其特征在于，所述确定所述待模拟量子线路包含的量子比特的量子态在所述进程中的分布，包括：
确定各所述进程的编号，以及所述待模拟量子线路中包含的量子比特；
确定所述待模拟量子线路包含的量子比特的量子态的下标值，所述下标值为所述量子态对应的十进制值；
根据所有所述量子态的下标值和各所述进程的编号，将所有所述量子态依次分配至各所述进程。
3.根据权利要求1所述的预估模拟量子计算所需资源的方法，其特征在于，所述根据所述量子态在所述进程中的分布，确定所述待模拟量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式，包括：
获取所述待模拟量子线路包含的量子逻辑门；
确定各所述量子逻辑门作用的量子比特对应的成组量子态；
根据各量子态在所述进程中的分布，确定各所述成组量子态在所述进程中的分布方式。
4.根据权利要求1所述的预估模拟量子计算所需资源的方法，其特征在于，所述根据与各所述分布方式对应的预设分布方式所对应的预设量子逻辑门操作占用时间，确定各所述分布方式所对应的量子逻辑门操作占用时间的步骤，包括：
获取预设量子逻辑门作用的量子比特对应的成组量子态在所述进程中预设分布方式；
确定各所述预设分布方式时所对应的预设量子逻辑门操作占用时间；
根据各所述量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式，确定与各所述分布方式对应的预设分布方式；
根据各所述分布方式对应的预设分布方式所对应的预设量子逻辑门操作占用时间，确定各所述分布方式所对应的量子逻辑门操作占用时间。
5.根据权利要求4所述的预估模拟量子计算所需资源的方法，其特征在于，所述确定各所述预设分布方式时所对应的预设量子逻辑门操作占用时间，包括：
初始化所述预设量子逻辑门作用的量子比特对应的成组量子态；
执行所述预设量子逻辑门操作，并同时启动计时器；
当所述预设量子逻辑门操作执行完毕，所述计时器输出计时结果；
根据所述计时结果，确定所述预设分布方式时所对应的预设量子逻辑门操作占用时间。
6.根据权利要求1所述的预估模拟量子计算所需资源的方法，其特征在于，还包括：
获取配置的表示各所述量子态的振幅的数据类型；
获取所述待模拟量子线路包含的量子比特的数量；
根据所述数据类型和所述量子比特的数量，确定量子计算全振幅模拟所需内存。
7.根据权利要求6所述的预估模拟量子计算所需资源的方法，其特征在于，其中：
若表示各振幅的数据类型为Float类型，则确定量子计算全振幅模拟所需内存为8byte×2N×4；
若表示各振幅的数据类型为double类型，则确定量子计算全振幅模拟所需内存为16byte×2N×4；
其中，N为量子比特的数量。
8.一种预估模拟量子计算模拟所需资源的系统，其特征在于，包括：
第一获取模块，用于获取配置的进程和待模拟量子线路；
第一确定模块，用于确定所述待模拟量子线路包含的量子比特的量子态在所述进程中的分布；
第二确定模块，用于根据所述量子态在所述进程中的分布，确定所述待模拟量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式；
第三确定模块，用于根据与各所述分布方式对应的预设分布方式所对应的预设量子逻辑门操作占用时间，确定各所述分布方式所对应的量子逻辑门操作占用时间，其中，所述量子逻辑门操作占用时间为：所述待模拟线路在模拟运行时所述量子逻辑门作用于量子比特占用的执行时间；
第一计算模块，用于根据各所述分布方式所对应的量子逻辑门操作占用时间，计算所述待模拟量子线路中所有量子逻辑门操作总占用时间，作为量子计算全振幅模拟时间。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至7任一项中所述的方法。
10.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至7任一项中所述的方法。
CN201911406477.9A 2019-12-31 2019-12-31 预估模拟量子计算所需资源的方法、系统 Active CN111160560B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911406477.9A CN111160560B (zh) 2019-12-31 2019-12-31 预估模拟量子计算所需资源的方法、系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911406477.9A CN111160560B (zh) 2019-12-31 2019-12-31 预估模拟量子计算所需资源的方法、系统

Publications (2)

Publication Number Publication Date
CN111160560A CN111160560A (zh) 2020-05-15
CN111160560B true CN111160560B (zh) 2023-11-03

Family

ID=70559733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911406477.9A Active CN111160560B (zh) 2019-12-31 2019-12-31 预估模拟量子计算所需资源的方法、系统

Country Status (1)

Country Link
CN (1) CN111160560B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114511093B (zh) * 2020-11-16 2023-06-09 中国人民解放军国防科技大学 玻色子系统模拟方法
CN115994580B (zh) * 2021-10-15 2024-04-05 清华大学 一种构建量子逻辑门的方法和装置
CN114492814B (zh) * 2022-01-27 2023-08-08 本源量子计算科技（合肥）股份有限公司 基于量子计算模拟目标体系能量的方法、装置及介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018074818A1 (ko) * 2016-10-18 2018-04-26 한국전자통신연구원 서로 다른 두 개의 양자 오류 정정 부호로 인코딩된 논리적 벨 양자 상태를 구현하는 양자 회로 및 방법
CN110188885A (zh) * 2019-06-28 2019-08-30 合肥本源量子计算科技有限责任公司 一种量子计算模拟方法、装置、存储介质和电子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003259762A1 (en) * 2002-08-10 2004-02-25 Routt, Thomas J Methods for transmitting data across quantum interfaces and quantum gates using same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018074818A1 (ko) * 2016-10-18 2018-04-26 한국전자통신연구원 서로 다른 두 개의 양자 오류 정정 부호로 인코딩된 논리적 벨 양자 상태를 구현하는 양자 회로 및 방법
CN110188885A (zh) * 2019-06-28 2019-08-30 合肥本源量子计算科技有限责任公司 一种量子计算模拟方法、装置、存储介质和电子装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
苏晓琴 ; 王金来 ; 聂合贤 ; 辛俊丽 ; .量子计算与量子逻辑门.运城学院学报.2009,(05),全文. *
范洪强 ; 胡滨 ; 袁征 ; .用经典计算机模拟量子计算机.密码学报.2018,(03),全文. *

Also Published As

Publication number Publication date
CN111160560A (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
CN111160560B (zh) 预估模拟量子计算所需资源的方法、系统
CN108154240B (zh) 一种低复杂度的量子线路模拟系统
CN110826719B (zh) 一种量子程序的处理方法、装置、存储介质和电子装置
CN111563598B (zh) 预估量子计算模拟时间的方法、系统
TW202022644A (zh) 一種運算裝置和運算方法
CN111563599B (zh) 一种量子线路的分解方法、装置、存储介质及电子装置
CN107886167A (zh) 神经网络运算装置及方法
CN114764549B (zh) 基于矩阵乘积态的量子线路模拟计算方法、装置
CN111461335B (zh) 基于mpi多进程的含噪声单量子逻辑门实现方法及装置
CN111914378B (zh) 一种单振幅量子计算模拟方法及装置
CN108897716B (zh) 通过存储器读写操作来缩减计算量的数据处理装置及方法
CN114819163B (zh) 量子生成对抗网络的训练方法、装置、介质及电子装置
CN110908799A (zh) 一种分布式训练中的通信方法、装置、设备、介质
CN114511094B (zh) 一种量子算法的优化方法、装置、存储介质与电子装置
CN108984298A (zh) 一种云计算平台的资源调度方法和系统
CN115116552A (zh) 一种量子化学模拟的分子能量计算方法及装置
CN113128015A (zh) 预估单振幅模拟量子计算所需资源的方法和系统
CN105608056A (zh) 一种基于Flink的大规模矩阵并行化的计算方法
CN114692880B (zh) 一种量子线路中量子态振幅的模拟方法及装置
CN114881239A (zh) 量子生成器的构造方法、装置、介质及电子装置
CN114881238A (zh) 量子鉴别器的构造方法、装置、介质及电子装置
CN111291893B (zh) 调度方法、调度系统、存储介质和电子装置
JPWO2005029352A1 (ja) 並列計算方法及び装置
CN114372583B (zh) 基于机器学习框架的量子程序优化方法及相关设备
CN115879555B (zh) 量子模数快速乘法运算方法、装置及模数算术组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province

Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd.

Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province

Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant