CN111159788B - 基于mmcsd控制器的安全设备区域访问方法、装置及介质 - Google Patents
基于mmcsd控制器的安全设备区域访问方法、装置及介质 Download PDFInfo
- Publication number
- CN111159788B CN111159788B CN202010001520.XA CN202010001520A CN111159788B CN 111159788 B CN111159788 B CN 111159788B CN 202010001520 A CN202010001520 A CN 202010001520A CN 111159788 B CN111159788 B CN 111159788B
- Authority
- CN
- China
- Prior art keywords
- phase
- sampling
- mmcsd
- controller
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种基于MMCSD控制器的安全设备区域访问方法,所述方法包括:主时钟输出主时钟信号给时钟管理单元,同时用户寄存器中存储的分频系数REG、数据驱动点相位控制REG和数据采样点相位控制REG将信号传输给所述时钟管理单元,所述时钟管理单元再收到所有的输入信号后输出卡时钟信号、驱动相位粗调信号及采样相位细调信号,所述驱动相位粗调信号及采样相位细调信号与所述数据驱动点相位控制REG经过输入延时线调整单元及输出延时线调整单元,实现MMCSD的相位区间的粗调与细调,最后通过协议卡内部的TUNING数据块,动态选择最佳驱动采样相位,通过最佳驱动采样相位执行对安全设备区域的访问。
Description
技术领域
本发明涉及SD主机控制器技术领域,具体来说,涉及一种基于MMCSD控制器的安全设备区域访问方法、装置及存储介质。
背景技术
安全数码(Secure digital,SD)卡是一种基于半导体快闪记忆器的存储设备。SD卡最早由日本松下、东芝和美国的闪迪公司与1999年8月共同开发研制。2000年,这三家公司发起成立了SD协会(Secure digital association,SDA),阵容强大,吸引了大量的国际知名厂商参加。其中包括IBM、Microsoft、Motorola、NEC、Samsung等。在这些领导厂商的推动下,SD卡已经成为目前消费类数码设备中应用最为广泛的一种存储卡。
为了能够与SD卡之间保持高效的通讯,SD控制器(SD host)需要与SD卡之间保持通讯连接。而在实际的印刷电路板(Printed circuit board,PCB)上,上述通讯连接一般就是PCB走线。而由于不同的PCB上元器件的布局不同,用于连接所述SD控制器与所述SD卡的走线的长度不同。这就造成了信号由SD控制器传输至SD卡,或者有SD卡传输至SD控制器时,会产生一定的相位延迟(Phase delay)。SD3.00主机控制器和以往的SD主机控制器相比,主要区别在于物理接口的变化和时钟频率的变化。在SD3.00的UHS-I传输模式中,时钟频率高达208MHz,有效数据窗口只有2.88ns,加上电路延迟和时钟相位的温漂,采样时钟的相位必须进行动态调整,才能正确地采样SD卡的数据。SD卡的原始时钟信号与外部时钟信号之间存在相位延迟。所述SD卡的原始时钟信号是SD卡接收到的时钟信号。外部时钟信号就是所述SD卡控制器发送的时钟信号。由于这种相位延迟的存在,会导致在SD控制器端不能准确的读取到信号线上的反馈信号。一旦错误的读取所述反馈信号,就会造成SD卡与整个系统之间不兼容的问题。
针对相关技术中的问题,目前尚未提出有效的解决方案。
发明内容
针对相关技术中的上述技术问题,本发明提出一种基于MMCSD控制器的安全设备区域访问方法,能够通过调相解决SD卡与整个系统之间不兼容的问题。
为实现上述技术目的,本发明的技术方案是这样实现的:
一种基于MMCSD控制器的安全设备区域访问方法,所述方法包括:主时钟输出主时钟信号给时钟管理单元,同时用户寄存器中存储的分频系数REG、数据驱动点相位控制REG和数据采样点相位控制REG将信号传输给所述时钟管理单元,所述时钟管理单元在收到所有的输入信号后输出卡时钟信号、驱动相位粗调信号及采样相位细调信号,所述驱动相位粗调信号及采样相位细调信号与所述数据驱动点相位控制REG经过输入延时线调整单元及输出延时线调整单元,实现MMCSD的相位区间的粗调与细调,最后通过协议卡内部的TUNING数据块,动态选择最佳驱动采样相位,通过最佳驱动采样相位执行对安全设备区域的访问。
更进一步地,所述通过协议卡内部的TUNING数据块,动态选择最佳驱动采样相位进一步包括:通过相位区间的粗调与细调后得到的不同相位的采样时钟采样MMCSD卡的TUNING数据块,与规范定义的数据块进行匹配,并且记录每一次的匹配结果;最后使用最佳相位选择算法,选择一个最佳的采样时钟相位。
更进一步地,SD卡控制器增加用户自定义安全属性设置,支持安全和\或非安全特性的物理访问机制,其中,控制器内部针对安全属性建立两套读写访问策略,通过专用寄存器操作切换访问机制,对于非法用户非安全域的操作,所述控制器将触发中断并上报内核层。
更进一步地,MMCSD卡作为专用存储保密设备使用,加密数据访问受限于用户权限及特定主机,而非加密数据不受主机特性及用户权限影响。
更进一步地,通过Delayline物理延时线调整单元实现最优时序控制,所述调整单元内部是多路延时元件的组合,通过对通路的选择得到多种延时相位点,直接对粗调相位点延时,再结合卡内部的Tuning调制机制,对覆盖延时线的不同相位采样点进行调制分析,确定最佳采样驱动时序。
更进一步地,所述时钟管理单元负责产生卡工作时钟、可调驱动脉冲信号、可调采样脉冲信号;所述相位粗调单元负责产生同步于主时钟的2分频的0°,90°,180°,270°相位调整信号,调整精度受限于主时钟频率;所述延时调整单元作为细调单元,由物理延迟单元链路产生,其中最小步进为70ps。
本发明进一步提供了一种电子装置,包括:处理器;以及,存储器,用于存储所述处理器的可执行指令;其中,所述处理器配置为经由执行所述可执行指令来执行上述的基于MMCSD控制器的安全设备区域访问方法。
本发明还公开了一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现上述的基于MMCSD控制器的安全设备区域访问方法。
本发明的有益效果:通过用高频时钟相移粗调+延迟线细调实现动态相位调节从而使得驱动采样相位得到优化,进而达到解决高频传输下受温漂影响而导致有效数据窗口漂移大无法正确采样的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明实施例所述的控制器时钟控制单元框图;
图2是根据本发明实施例所述的相位调整电路框图;
图3是根据本发明实施例所述的粗调电路结构图;
图4是根据本发明实施例所述的粗调时序波形图;
图5是根据本发明实施例所述的精调电路结构图;
图6是根据本发明实施例所述的精调时序波形图;
图7是根据本发明实施例所述的DDR模式输入采样波形图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
如图1所示,根据本发明实施例所述的一种基于MMCSD控制器的安全设备区域访问方法,所述方法包括:主时钟输出主时钟信号给时钟管理单元,同时用户寄存器中存储的分频系数REG、数据驱动点相位控制REG和数据采样点相位控制REG将信号传输给所述时钟管理单元,所述时钟管理单元在收到所有的输入信号后输出卡时钟信号、驱动相位粗调信号及采样相位细调信号,所述驱动相位粗调信号及采样相位细调信号与所述数据驱动点相位控制REG经过输入延时线调整单元及输出延时线调整单元,实现MMCSD的相位区间的粗调与细调,最后通过协议卡内部的TUNING数据块,动态选择最佳驱动采样相位,通过最佳驱动采样相位执行对安全设备区域的访问。
实施例二
参照图2-7关于粗调、细调模块的电路描述,根据本发明实施例所述的一种基于MMCSD控制器的安全设备区域访问方法,所述方法包括:主时钟输出主时钟信号给时钟管理单元,同时用户寄存器中存储的分频系数REG、数据驱动点相位控制REG和数据采样点相位控制REG将信号传输给所述时钟管理单元,所述时钟管理单元在收到所有的输入信号后输出卡时钟信号、驱动相位粗调信号及采样相位细调信号,所述驱动相位粗调信号及采样相位细调信号与所述数据驱动点相位控制REG经过输入延时线调整单元及输出延时线调整单元,实现MMCSD的相位区间的粗调与细调,最后通过协议卡内部的TUNING数据块,动态选择最佳驱动采样相位,通过最佳驱动采样相位执行对安全设备区域的访问。
更进一步地,所述通过协议卡内部的TUNING数据块,动态选择最佳驱动采样相位进一步包括:通过相位区间的粗调与细调后得到的不同相位的采样时钟采样MMCSD卡的TUNING数据块,与规范定义的数据块进行匹配,并且记录每一次的匹配结果;最后使用最佳相位选择算法,选择一个最佳的采样时钟相位。
更进一步地,SD卡控制器增加用户自定义安全属性设置,支持安全和\或非安全特性的物理访问机制,其中,控制器内部针对安全属性建立两套读写访问策略,通过专用寄存器操作切换访问机制,对于非法用户非安全域的操作,所述控制器将触发中断并上报内核层。
更进一步地,MMCSD卡作为专用存储保密设备使用,加密数据访问受限于用户权限及特定主机,而非加密数据不受主机特性及用户权限影响。
更进一步地,通过Delayline物理延时线调整单元实现最优时序控制,所述调整单元内部是多路延时元件的组合,通过对通路的选择得到多种延时相位点,直接对粗调相位点延时,再结合卡内部的Tuning调制机制,对覆盖延时线的不同相位采样点进行调制分析,确定最佳采样驱动时序。
更进一步地,所述时钟管理单元负责产生卡工作时钟、可调驱动脉冲信号、可调采样脉冲信号;所述相位粗调单元负责产生同步于主时钟的2分频的0°,90°,180°,270°相位调整信号,调整精度受限于主时钟频率;所述延时调整单元作为细调单元,由物理延迟单元链路产生,其中最小步进为70ps。
本发明进一步提供了一种电子装置,包括:处理器;以及,存储器,用于存储所述处理器的可执行指令;其中,所述处理器配置为经由执行所述可执行指令来执行上述的基于MMCSD控制器的安全设备区域访问方法。
本发明还公开了一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现上述的基于MMCSD控制器的安全设备区域访问方法。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种基于MMCSD控制器的安全设备区域访问方法,其特征在于,所述方法包括:主时钟输出主时钟信号给时钟管理单元,同时用户寄存器中存储的分频系数REG、数据驱动点相位控制REG和数据采样点相位控制REG将信号传输给所述时钟管理单元,所述时钟管理单元在收到所有的输入信号后输出卡时钟信号、驱动相位粗调信号及采样相位细调信号,所述驱动相位粗调信号及采样相位细调信号与所述数据驱动点相位控制REG经过输入延时线调整单元及输出延时线调整单元,实现MMCSD的相位区间的粗调与细调,最后通过协议卡内部的TUNING数据块,动态选择最佳驱动采样相位,通过最佳驱动采样相位执行对安全设备区域的访问;
SD卡控制器增加用户自定义安全属性设置,支持安全和\或非安全特性的物理访问机制,其中,控制器内部针对安全属性建立两套读写访问策略,通过专用寄存器操作切换访问机制,对于非法用户非安全域的操作,所述控制器将触发中断并上报内核层。
2.根据权利要求1所述的一种基于MMCSD控制器的安全设备区域访问方法,其特征在于,所述通过协议卡内部的TUNING数据块,动态选择最佳驱动采样相位进一步包括:通过相位区间的粗调与细调后得到的不同相位的采样时钟采样MMCSD卡的TUNING数据块,与规范定义的数据块进行匹配,并且记录每一次的匹配结果;最后使用最佳相位选择算法,选择一个最佳的采样时钟相位。
3.根据权利要求1所述的一种基于MMCSD控制器的安全设备区域访问方法,其特征在于,MMCSD卡作为专用存储保密设备使用,加密数据访问受限于用户权限及特定主机,而非加密数据不受主机特性及用户权限影响。
4.根据权利要求1所述的一种基于MMCSD控制器的安全设备区域访问方法,其特征在于,通过Delayline物理延时线调整单元实现最优时序控制,所述调整单元内部为多路延时元件的组合,通过对通路的选择得到多种延时相位点,直接对粗调相位点延时,再结合卡内部的Tuning调制机制,对覆盖延时线的不同相位采样点进行调制分析,确定最佳采样驱动时序。
5.根据权利要求1所述的一种基于MMCSD控制器的安全设备区域访问方法,其特征在于,所述时钟管理单元负责产生卡工作时钟、可调驱动脉冲信号、可调采样脉冲信号;相位粗调单元负责产生同步于主时钟的2分频的0°,90°,180°,270°相位调整信号,调整精度受限于主时钟频率;延时调整单元作为细调单元,由物理延迟单元链路产生,其中最小步进为70ps。
6.一种电子装置,其特征在于,包括:
处理器;以及,
存储器,用于存储所述处理器的可执行指令;
其中,所述处理器配置为经由执行所述可执行指令来执行权利要求1-5任一项所述的基于MMCSD控制器的安全设备区域访问方法。
7.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1-5任一项所述的基于MMCSD控制器的安全设备区域访问方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010001520.XA CN111159788B (zh) | 2020-01-02 | 2020-01-02 | 基于mmcsd控制器的安全设备区域访问方法、装置及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010001520.XA CN111159788B (zh) | 2020-01-02 | 2020-01-02 | 基于mmcsd控制器的安全设备区域访问方法、装置及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111159788A CN111159788A (zh) | 2020-05-15 |
CN111159788B true CN111159788B (zh) | 2023-04-25 |
Family
ID=70561157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010001520.XA Active CN111159788B (zh) | 2020-01-02 | 2020-01-02 | 基于mmcsd控制器的安全设备区域访问方法、装置及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111159788B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101840379A (zh) * | 2010-04-26 | 2010-09-22 | 苏州国芯科技有限公司 | 一种sd卡控制器的数据传输方法 |
WO2012124819A1 (en) * | 2011-03-15 | 2012-09-20 | Ricoh Company, Ltd. | Sampling clock generator circuit, and image reader and electronic device incorporating the same |
CN102841861A (zh) * | 2011-06-24 | 2012-12-26 | 同方股份有限公司 | 一种以sd为通讯接口的数据安全存储设备及其工作方法 |
CN103905449A (zh) * | 2014-04-03 | 2014-07-02 | 国家电网公司 | 一种增强SEAndroid系统安全策略配置灵活性的方法 |
CN104122935A (zh) * | 2014-07-30 | 2014-10-29 | 东南大学 | 一种用于sd3.00主机控制器的动态时钟相位调整方法 |
-
2020
- 2020-01-02 CN CN202010001520.XA patent/CN111159788B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101840379A (zh) * | 2010-04-26 | 2010-09-22 | 苏州国芯科技有限公司 | 一种sd卡控制器的数据传输方法 |
WO2012124819A1 (en) * | 2011-03-15 | 2012-09-20 | Ricoh Company, Ltd. | Sampling clock generator circuit, and image reader and electronic device incorporating the same |
CN102841861A (zh) * | 2011-06-24 | 2012-12-26 | 同方股份有限公司 | 一种以sd为通讯接口的数据安全存储设备及其工作方法 |
CN103905449A (zh) * | 2014-04-03 | 2014-07-02 | 国家电网公司 | 一种增强SEAndroid系统安全策略配置灵活性的方法 |
CN104122935A (zh) * | 2014-07-30 | 2014-10-29 | 东南大学 | 一种用于sd3.00主机控制器的动态时钟相位调整方法 |
Non-Patent Citations (4)
Title |
---|
一种支持SD3.0协议的SD卡控制器实现与验证;陈煜;《信息科技辑》;20180430;全文 * |
刘艳丽等.基于延迟线的超高速SD卡动态相位调整技术.《信息技术与网络安全》.2018,第34-37页. * |
基于FPGA的Micro SD卡控制器研究;王超;《信息科技辑》;20150228;全文 * |
基于延迟线的超高速SD卡动态相位调整技术;刘艳丽等;《信息技术与网络安全》;20180910;第34-37页 * |
Also Published As
Publication number | Publication date |
---|---|
CN111159788A (zh) | 2020-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5870594A (en) | Data transfer system and method | |
US6247136B1 (en) | Method and apparatus for capturing data from a non-source synchronous component in a source synchronous environment | |
US6978403B2 (en) | Deskew circuit and disk array control device using the deskew circuit, and deskew method | |
US9798353B2 (en) | Command protocol for adjustment of write timing delay | |
US9543968B2 (en) | Output control circuit for semiconductor apparatus and output driving circuit including the same | |
CN113330685B (zh) | 占空比调整方法、控制器芯片及闪存设备 | |
CN111913895B (zh) | 内存存取接口装置 | |
TWI681652B (zh) | 介面電路、信號傳輸系統及其信號傳輸方法 | |
KR100958902B1 (ko) | 위상 조정 기능의 평가 방법, 정보 처리 장치, 및 컴퓨터판독 가능한 정보 기록 매체 | |
US20030108138A1 (en) | Phase-locked loop (PLL) circuit for selectively correcting clock skew in different modes | |
CN111506527A (zh) | 数字高速并行总线自适应区间校正方法、装置及存储介质 | |
KR101217937B1 (ko) | 고속의 외부 메모리 인터페이스를 위한 적응적 디지털 phy | |
CN111159788B (zh) | 基于mmcsd控制器的安全设备区域访问方法、装置及介质 | |
US9570128B2 (en) | Managing skew in data signals | |
JP5221609B2 (ja) | Dllを共用してサンプリング位相設定を行うホストコントローラ | |
US8526559B2 (en) | Communication systems and clock generation circuits thereof with reference source switching | |
US7263646B2 (en) | Method and apparatus for skew compensation | |
KR100419795B1 (ko) | 위상 차 확대기 | |
US7646835B1 (en) | Method and system for automatically calibrating intra-cycle timing relationships for sampling signals for an integrated circuit device | |
US6356610B1 (en) | System to avoid unstable data transfer between digital systems | |
US6954870B2 (en) | Method for receiver delay detection and latency minimization for a source synchronous wave pipelined interface | |
US7058149B2 (en) | System for providing a calibrated clock and methods thereof | |
US7246286B2 (en) | Testing methods and chips for preventing asnchronous sampling errors | |
US6621883B1 (en) | Method and means for data detection in SCSI ultra-3 disc interface | |
US6850561B1 (en) | Predictable updating of a baud divisor of an asynchronous serial port during data reception |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450 Applicant after: Feiteng Information Technology Co.,Ltd. Address before: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450 Applicant before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |