CN111159070B - 基于ahb总线的标记压缩系统和片上系统 - Google Patents
基于ahb总线的标记压缩系统和片上系统 Download PDFInfo
- Publication number
- CN111159070B CN111159070B CN201911423334.9A CN201911423334A CN111159070B CN 111159070 B CN111159070 B CN 111159070B CN 201911423334 A CN201911423334 A CN 201911423334A CN 111159070 B CN111159070 B CN 111159070B
- Authority
- CN
- China
- Prior art keywords
- mark
- module
- slave
- host
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Bus Control (AREA)
Abstract
本发明公开了一种基于AHB总线的标记压缩系统和片上系统,该标记压缩系统包括标记模块,用于产生第一标记;基于目录搜索的存储模块,以第一标记为目录、第二标记为数据存储信息;其支持以所述第一标记为索引输入时,搜索输出所述第二标记;所述第一标记的位宽小于第二标记的位宽,所述第一标记用作从机读写数据的标记,所述第二标记用作主机读写数据的标记。本发明基于AHB总线的标记压缩系统和片上系统,实现可以高频工作的标记压缩,时序容易收敛,标记传输不会延时。
Description
技术领域
本发明涉及一种基于AHB总线的标记压缩系统,还涉及一种基于AHB总线的片上系统(SoC)。
背景技术
根据设计需要,在基于AHB总线的片上系统(SoC)中,拥有一个主机模块,多个从机模块和AHB总线仲裁模块。主机模块需要根据读回数据的产生源头做判断,决定读回数据在主机模块内应该如何处理,此时就需要主机模块对写向从机模块的数据进行标记。当主机模块对同一写地址的数据进行读操作时,从机模块需要把主机模块的标记连同数据一起返回主机模块。标准的基于AHB总线的片上系统,没有专门用于在主机模块与从机模块之间传输数据标记的接口。
另一方面,在基于AHB总线可压缩数据标记系统中,由于从机模块的设计需要考虑自身的实际设计资源,会出现从机模块能够接收的标记位宽比主机模块发送的标记位宽要小,此时就需要在总线上设计标记压缩逻辑。对于标记进行压缩设计,常见的做法是,在标记主机模块与从机模块的连接通路上,直接使用组合逻辑进行设计。同时为了能够高效率的使用压缩后标记,一般做法都会分两步设计,第一步搜索是否还有未被使用的压缩后的标记,如果是的话,进行第二步,第二步记录申请的原始标记,并同时记录该压缩后的标记已被使用。如上面所述的一般方法,在标记主机模块与从机模块的连接通路上,直接使用组合逻辑进行设计。这种方法优点是消耗的逻辑资源比较少,但是缺点是整条通路上延迟很大,对于时钟频率要求很高的设计,这样的延迟是无法容忍的,将导致整个设计在要求的目标高频时钟下,时序无法收敛的后果。
发明内容
本发明要解决的技术问题是提供一种基于AHB总线的标记压缩系统和片上系统,实现可以高频工作的标记压缩,时序容易收敛,标记传输不会延时。
为了解决上述技术问题,本发明提供了一种基于AHB总线的标记压缩系统,包括,
标记模块,用于产生第一标记;
基于目录搜索的存储模块,以第一标记为目录、第二标记为数据存储信息;其支持以所述第一标记为索引输入时,搜索输出所述第二标记;
所述第一标记的位宽小于第二标记的位宽,所述第一标记用作从机读写数据的标记,所述第二标记用作主机读写数据的标记。
本发明一个较佳实施例中,进一步包括所述标记模块为预先内置的FIFO模块。
本发明一个较佳实施例中,进一步包括所述基于目录搜索的存储模块还用于判断所述FIFO模块是否为空,当所述FIFO模块为空时,产生反馈信号HRESP给所述主机;否则,产生出栈信号给所述FIFO模块。
为了解决上述技术问题,本发明提供了一种基于AHB总线的片上系统,包括主机模块、从机模块和AHB总线仲裁模块,所述AHB总线仲裁模块包含有所述的标记压缩系统;所述从机模块的标记位宽小于主机模块的标记位宽时,所述AHB总线仲裁模块使用所述标记压缩系统压缩主机模块的标记、解压缩从机模块的标记。
本发明一个较佳实施例中,进一步包括所述主机模块为一个,所述从机模块为一个或者多个。
本发明一个较佳实施例中,进一步包括,
发送写数据时:所述主机模块在发送写数据的同时,发送主机写标记给所述AHB总线仲裁模块,当主机发送写标记位宽大于从机接收写标记位宽时,所述标记压缩系统压缩所述主机发送写标记产生从机接收写标记,所述AHB总线仲裁模块根据写数据的地址选择从机模块接收该写数据和从机写标记;
请求读数据时:所述从机模块在发送读数据的同时,发送从机读标记给所述AHB总线仲裁模块,当从机发送读标记位宽小于主机接收读标记位宽时,所述标记压缩系统解压缩所述从机发送读标记产生主机接收读标记,所述AHB总线仲裁模块根据请求读数据的地址选择从机模块发送读数据和主机读标记。
本发明一个较佳实施例中,进一步包括,
发送写数据时:所述主机模块在发送写数据的同时,发送写标记给所述AHB总线仲裁模块,当主机发送写标记位宽等于从机接收写标记位宽时,所述AHB总线仲裁模块根据写数据的地址选择从机模块接收该写数据和写标记;
请求读数据时:所述从机模块在发送读数据的同时,发送读标记给所述AHB总线仲裁模块,当从机发送读标记位宽等于主机接收读标记位宽时,所述AHB总线仲裁模块根据请求读数据的地址选择从机模块发送读数据和读标记。
本发明的有益效果:
(1)现有技术下的标记压缩方式,从标记输入到标记输出由纯组合逻辑完成,路径较长,延迟较大,无法在高频时钟下实现。
本发明基于AHB总线的标记压缩系统,由标记模块和基于目录搜索的存储模块实现可以高频工作的标记压缩,压缩后的标记由标记模块直接输出,保证该路径上没有任何组合逻辑,标记传输不会延时,时序容易收敛。
(2)本申请通过在标准AHB总线上添加写标记HWID和读标记HRID,解决了片上系统中主机模块需要根据读回数据的产生源头做判断,决定读回数据在主机模块内处理方式的问题。
(3)本发明基于AHB总线的片上系统,在主机模块和从机模块标记位宽不同的传输链路上使用标记压缩系统压缩主机标记或者解压缩从机标记,允许从机模块根据自身的实际设计资源选择标记输入/输出位宽,解决从机模块由于自身资源受限无法实现与主机模块同样位宽的标记输入/输出接口问题。
附图说明
图1现有技术中基于AHB总线的片上系统的结构框图;
图2是本发明优选实施例中标记压缩模块的工作原理图;
图3是本发明优选实施例中基于AHB总线的片上系统的结构框图。
10-标记模块,20-基于目录搜索的存储模块,30-主机模块,40-从机模块,50-AHB总线仲裁模块。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,以使本领域的技术人员可以更好地理解本发明并能予以实施,但所举实施例不作为对本发明的限定。
实施例
本实施例公开一种基于AHB总线的标记压缩系统,参照图2所示,该标记压缩系统包括标记模块10和基于目录搜索的存储模块20。上述标记模块10用于产生第一标记;上述基于目录搜索的存储模块20以第一标记为目录、第二标记为数据存储信息;其支持以上述第一标记为索引输入时,搜索输出上述第二标记;上述第一标记的位宽小于第二标记的位宽,上述第一标记用作从机读写数据的标记,上述第二标记用作主机读写数据的标记。
本实施例技术方案中,上述标记模块优选使用预先内置的FIFO模块。
写数据时:FIFO模块产生第一写标记给从机,该第一写标记直接作为压缩后的写标记给到从机使用,同时该第一写标记给到基于目录搜索的存储模块20。主机产生第二写标记给到基于目录搜索的存储模块20,基于目录搜索的存储模块20以第一写标记为目录、第二写标记为数据存储信息;当以第一写标记为索引在基于目录搜索的存储模块20内搜索时,输出结果为第二写标记。以此实现第一写标记和第二写标记的压缩。
读数据时:FIFO模块回收从机发送的第一读标记,同时该第一读标记给到基于目录搜索的存储模块20,以该第一读标记为索引在基于目录搜索的存储模块20内搜索时,输出结果为第二读标记,该第二读标记给到主机读数据使用。以此实现第一读标记和第二读标记的解压缩。
此处,上述FIFO模块为预先内置FIFO,即复位后,FIFO内部有预先设定的值,以三位第一标记为例,FIFO内部预先设定的值从000到111,FIFO会提供空信号供基于目录搜索的存储模块20使用,FIFO在复位后即为满态。
上述基于目录搜索的存储模块20还用于判断上述FIFO模块是否为空,当上述FIFO模块为空时,产生反馈信号给上述主机,主机根据该反馈信号选择等待一段时间后重新发送数据;如果不为空,产生出栈信号给上述FIFO模块。
参照图2所示,上述标记压缩系统的工作流程为:
(1)主机发送第二写标记HWIDS,基于目录搜索的存储模块20先判断FIFO是否已空,如果FIFO已空,产生反馈信号HRESP给上述主机,主机将根据反馈信号HRESP选择等待一段时间后重新发送数据。如果FIFO未空,则提供出栈信号给FIFO,同时将主机发送的第二写标记HWIDS作为数据,将FIFO此时的第一写标记HWIDM作为目录进行存储。
(2)基于目录搜索的存储模块20将FIFO此时的第一写标记HWIDM作为目录记录的同时,将第一写标记HWIDM发送给从机作为压缩后的标记使用。
(3)从机发送第一读标记HRIDM,FIFO将第一读标记HRIDM作为数据压入FIFO内部。
(4)基于目录搜索的存储模块20将第一读标记HRIDM作为索引,找出对应的数据作为第二读标记HRIDS,该第二读标记HRIDS解压后的标记送给主机使用。
以上,本发明基于AHB总线的标记压缩系统,由标记模块和基于目录搜索的存储模块实现可以高频工作的标记压缩,压缩后的标记由标记模块直接输出,保证该路径上没有任何组合逻辑,标记传输不会延时,时序容易收敛。
在本申请的第二中实施方案中,还公开一种基于AHB总线的片上系统(SoC),参照图3所示,该片上系统包括主机模块30、多个从机模块40和AHB总线仲裁模块50,上述AHB总线仲裁模块50包含上述标记压缩系统;上述从机模块40的标记位宽小于主机模块30的标记位宽时,上述AHB总线仲裁模块50使用上述标记压缩系统压缩主机模块30的标记、解压缩从机模块40的标记。当从机模块40的标记位宽与主机模块30的标记位宽相同时,主机模块30和从机模块40直接连通。
本实施例的其中第一种技术方案中,从机模块40的标记位宽小于主机模块30的标记位宽,其发送写数据和请求写数据的过程如下,
发送写数据时:上述主机模块30在发送写数据的同时,发送主机写标记HWIDS给上述AHB总线仲裁模块50,上述标记压缩系统压缩上述主机写标记HWIDS产生从机写标记HWIDM,上述AHB总线仲裁模块50根据写数据的地址选择从机模块40接收该写数据和从机写标记HWIDM;
请求读数据时:上述从机模块40在发送读数据的同时,发送从机读标记HRIDM给上述AHB总线仲裁模块,上述标记压缩系统解压缩上述从机读标记HRIDM产生主机读标记HRIDS,上述AHB总线仲裁模块50根据请求读数据的地址选择从机模块40发送读数据和主机读标记HRIDS。
本实施例的其中第二种技术方案中,从机模块40的标记位宽与主机模块30的标记位宽相同,其发送写数据和请求写数据的过程如下,
发送写数据时:上述主机模块30在发送写数据的同时,发送写标记给上述AHB总线仲裁模块50,上述AHB总线仲裁模块50根据写数据的地址选择从机模块40接收该写数据和写标记;
请求读数据时:上述从机模块40在发送读数据的同时,发送读标记给上述AHB总线仲裁模块50,上述AHB总线仲裁模块50根据请求读数据的地址选择从机模块40发送读数据和读标记。
以上,本发明基于AHB总线的片上系统,该系统相对于标准的AHB总线系统,添加了HWID和HRID用于在主机模块与从机模块之间传输数据标记,在主机模块和从机模块标记位宽不同的传输链路上使用标记压缩系统压缩主机标记或者解压缩从机标记,允许从机模块根据自身的实际设计资源选择标记输入/输出位宽,解决从机模块由于自身资源受限无法实现与主机模块同样位宽的标记输入/输出接口问题。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例,本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换,均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
Claims (7)
1.一种基于AHB总线的标记压缩系统,其特征在于:包括,
标记模块,用于产生第一标记;
基于目录搜索的存储模块,以第一标记为目录、第二标记为数据存储信息;其支持以所述第一标记为索引输入时,搜索输出所述第二标记;
所述第一标记的位宽小于第二标记的位宽,所述第一标记用作从机读写数据的标记,所述第二标记用作主机读写数据的标记。
2.如权利要求1所述的基于AHB总线的标记压缩系统,其特征在于:所述标记模块为预先内置的FIFO模块。
3.如权利要求2所述的基于AHB总线的标记压缩系统,其特征在于:所述基于目录搜索的存储模块还用于判断所述FIFO模块是否为空,当所述FIFO模块为空时,产生反馈信号HRESP给所述主机;否则,产生出栈信号给所述FIFO模块。
4.一种基于AHB总线的片上系统,包括主机模块、从机模块和AHB总线仲裁模块,其特征在于:所述AHB总线仲裁模块包含有如权利要求1-3任一项所述的标记压缩系统;所述从机模块的标记位宽小于主机模块的标记位宽时,所述AHB总线仲裁模块使用所述标记压缩系统压缩主机模块的标记、解压缩从机模块的标记。
5.如权利要求4所述的基于AHB总线的片上系统,其特征在于:所述主机模块为一个,所述从机模块为一个或者多个。
6.如权利要求5所述的基于AHB总线的片上系统,其特征在于:
发送写数据时:所述主机模块在发送写数据的同时,发送主机写标记给所述AHB总线仲裁模块,当主机发送写标记位宽大于从机接收写标记位宽时,所述标记压缩系统压缩所述主机发送写标记产生从机接收写标记,所述AHB总线仲裁模块根据写数据的地址选择从机模块接收该写数据和从机写标记;
请求读数据时:所述从机模块在发送读数据的同时,发送从机读标记给所述AHB总线仲裁模块,当从机发送读标记位宽小于主机接收读标记位宽时,所述标记压缩系统解压缩所述从机发送读标记产生主机接收读标记,所述AHB总线仲裁模块根据请求读数据的地址选择从机模块发送读数据和主机读标记。
7.如权利要求5所述的基于AHB总线的片上系统,其特征在于:
发送写数据时:所述主机模块在发送写数据的同时,发送写标记给所述AHB总线仲裁模块,当主机发送写标记位宽等于从机接收写标记位宽时,所述AHB总线仲裁模块根据写数据的地址选择从机模块接收该写数据和写标记;
请求读数据时:所述从机模块在发送读数据的同时,发送读标记给所述AHB总线仲裁模块,当从机发送读标记位宽等于主机接收读标记位宽时,所述AHB总线仲裁模块根据请求读数据的地址选择从机模块发送读数据和读标记。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911423334.9A CN111159070B (zh) | 2019-12-31 | 2019-12-31 | 基于ahb总线的标记压缩系统和片上系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911423334.9A CN111159070B (zh) | 2019-12-31 | 2019-12-31 | 基于ahb总线的标记压缩系统和片上系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111159070A CN111159070A (zh) | 2020-05-15 |
CN111159070B true CN111159070B (zh) | 2023-09-19 |
Family
ID=70560600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911423334.9A Active CN111159070B (zh) | 2019-12-31 | 2019-12-31 | 基于ahb总线的标记压缩系统和片上系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111159070B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114448943B (zh) * | 2021-12-28 | 2024-01-19 | 汉威科技集团股份有限公司 | 一种基于通用地址总线的设备物理地址快速检索方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1132876A (zh) * | 1994-12-09 | 1996-10-09 | 日本电气株式会社 | 输入/输出设备和处理设备之间的总线仲裁 |
CN104199892A (zh) * | 2014-08-26 | 2014-12-10 | 上海爱数软件有限公司 | 一种基于压缩合并异步更新的索引读写方法 |
CN106469127A (zh) * | 2015-08-21 | 2017-03-01 | 深圳市中兴微电子技术有限公司 | 一种数据访问装置及方法 |
-
2019
- 2019-12-31 CN CN201911423334.9A patent/CN111159070B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1132876A (zh) * | 1994-12-09 | 1996-10-09 | 日本电气株式会社 | 输入/输出设备和处理设备之间的总线仲裁 |
CN104199892A (zh) * | 2014-08-26 | 2014-12-10 | 上海爱数软件有限公司 | 一种基于压缩合并异步更新的索引读写方法 |
CN106469127A (zh) * | 2015-08-21 | 2017-03-01 | 深圳市中兴微电子技术有限公司 | 一种数据访问装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111159070A (zh) | 2020-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111984562B (zh) | 寄存器突发访问控制的方法、电子设备及存储介质 | |
CN110704351A (zh) | 基于axi总线的主机设备数据传输扩展方法 | |
US8825922B2 (en) | Arrangement for processing trace data information, integrated circuits and a method for processing trace data information | |
CN105637524B (zh) | 硬件平台中的资产管理设备和方法 | |
CN112148651B (zh) | 一种增强型rapidio互联装置及设备 | |
JP2021507363A (ja) | シリアル通信装置 | |
US20060236001A1 (en) | Direct memory access controller | |
CN111159070B (zh) | 基于ahb总线的标记压缩系统和片上系统 | |
CN103222286B (zh) | 路由交换装置、网络交换系统和路由交换方法 | |
US11704348B2 (en) | Search result output method, search result output method, and non-transitory computer-readable storage medium for storing program | |
US7995567B2 (en) | Apparatus and method for network control | |
CN101261611A (zh) | 一种外围设备间的数据传输装置和传输方法 | |
CN110633225B (zh) | 实体存储对照表产生装置及方法 | |
CN115913816A (zh) | 一种主从设备间通讯的通讯转换装置及方法 | |
CN113485951B (zh) | 一种基于fpga的dma读操作实现方法、fpga设备以及通信系统 | |
CN116185929A (zh) | 主从设备间通讯的通讯转换装置 | |
WO2018099241A1 (zh) | 磁盘阵列控制器、数据处理方法及其装置 | |
KR100591243B1 (ko) | 온-칩 직렬 주변장치 버스 시스템 및 그 운용방법 | |
CN105260335A (zh) | 扩展光接口的数据处理系统及方法 | |
US20100138577A1 (en) | Apparatus and method for writing bitwise data in system on chip | |
JP6305644B2 (ja) | アーキテクチャ生成装置およびアーキテクチャ生成プログラム | |
US8108574B2 (en) | Apparatus and methods for translation of data formats between multiple interface types | |
TWI819428B (zh) | 處理器設備 | |
US11983443B2 (en) | Multi-access memory modules | |
CN109976670B (zh) | 支持数据保护功能的串行非易失性存储控制器设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |